CN106783993B - 具有衬底内复合介质层结构的氮化镓异质结场效应管 - Google Patents
具有衬底内复合介质层结构的氮化镓异质结场效应管 Download PDFInfo
- Publication number
- CN106783993B CN106783993B CN201710033229.9A CN201710033229A CN106783993B CN 106783993 B CN106783993 B CN 106783993B CN 201710033229 A CN201710033229 A CN 201710033229A CN 106783993 B CN106783993 B CN 106783993B
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- dielectric constant
- constant region
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 93
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 150000001875 compounds Chemical class 0.000 title claims abstract description 65
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 29
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 32
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- -1 aluminum gallium nitrides Chemical class 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种具有衬底内复合介质层结构的氮化镓异质结场效应管，涉及微电子领域。本发明基于现有典型氮化镓基异质结场效应管结构，在其背部衬底内设置由高介电常数介质区域和低介电常数介质区域构成的复合基质层，通过合理控制高介电常数介质区域和低介电常数介质区域形成复合交界面的参数以改善栅极和漏极之间二维电子气沟道电场分布的均匀性，进而实现提高器件耐压能力；本发明还能够克服现有技术采用表面场板结构限制器件的高频应用及开关特性的不足，减小了芯片面积与成本；同时，本发明所采用的复合介质层为电绝缘介质材料，能够有效地降低衬底与欧姆接触之间的泄露电流，从而进一步提高器件的击穿电压，以保证器件的安全性和稳定性。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种具有衬底内复合介质层结构的氮化镓异质结场效应管。
背景技术
氮化镓基异质结场效应管(GaN HFET)不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓材料可以与氮化镓铝(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。
现有技术典型的氮化镓基异质结场效应管(GaN HFET)结构如图1所示，主要包括衬底，氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，铝镓氮(AlGaN)势垒层以及在铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中：源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与铝镓氮(AlGaN)势垒层形成肖特基接触。对于普通氮化镓基异质结场效应管(GaN HFET)而言，当器件承受耐压时，由于栅极和漏极之间沟道二维电子气不能够完全耗尽，使得沟道电场主要集中在栅极边缘，导致器件在较低的漏极电压下便被击穿。故而，如何能够有效提高沟道电场分布的均匀性，进而提高器件的击穿电压，使得器件工作于高压环境下成为研究中所要解决的技术问题。此外，由于衬底低的击穿电场与禁带宽度，可能导致欧姆接触与衬底之间的泄漏电流增大，使得器件无法正常工作。因此，降低器件的泄露电流同样亟待解决。
现有技术通常采用表面场板结构对电场分布进行改善，比如D.Visalli发表的《Limitations of Field Plate Effect Due to the Silicon Substrate in AlGaN/GaN/AlGaN DHFETs》(《AlGaN/GaN/AlGaN双异质结场效应管中硅衬底造成的场板效应的局限性》)。基于场板结构能够有效耗尽二维电子气，进而扩展栅极与漏极之间的耗尽区域，从而使得栅极与漏极之间的电场分布更加均匀，以此达到提高击穿电压的目的，最终解决沟道电场主要集中在栅极漏边缘的问题。然而，场板结构不仅无法完全耗尽栅极与漏极之间的沟道二维电子气，而且并不能克服器件存在泄漏电流的不足，这样使得氮化镓材料的耐压优势不能充分发挥；此外，场板结构会引入额外的栅源或栅漏电容，限制了器件在高频领域的使用。
现有技术通常采用衬底去除技术来降低器件欧姆接触与衬底之间的泄漏电流，从而避免器件的提前击穿。Nicolas等人采用了硅衬底去除技术，将栅漏间距为15μm的氮化镓基异质结场效应管(GaN HFET)的击穿电压从750V提高到1900V。然而，采用衬底去除技术会使得器件热学特性下降，基于自热效应引起的迁移率降低导致跨导与饱和电流下降，导通电阻也随之增大。
综上所述，亟需一种具有高耐压、高可靠性的氮化镓基异质结场效应管。
发明内容
鉴于上文所述，为解决上述技术问题，本发明提出一种具有衬底内复合介质层结构的氮化镓异质结场效应管，耐压效果良好。
为实现上述目的，本发明采用如下技术方案：
一种具有衬底内复合介质层结构的氮化镓异质结场效应管，包括衬底，设于所述衬底上的氮化镓缓冲层，设于所述氮化镓缓冲层上的氮化镓沟道层以及设于所述氮化镓沟道层上的氮化镓铝势垒层，所述氮化镓铝势垒层上形成有源极、漏极和栅极；所述衬底内设置有复合介质层，所述复合介质层的顶面与氮化镓缓冲层的底面相接触；所述复合介质层由相互接触设置的高介电常数介质区域和低介电常数介质区域组成，所述高介电常数介质区域和低介电常数介质区域形成接触面的方向包括与氮化镓沟道层相垂直的方向。
本发明的总技术方案是在传统氮化镓异质结场效应管的衬底内设置由不同介电常数部分构成的复合介质层，以此来调控栅极与漏极之间二维电子气沟道的电场分布。进一步地，本发明中复合介质层位于与氮化镓铝势垒层上栅极和漏极之间的区域相对应的衬底中，所述复合介质层的顶面与氮化镓缓冲层的底面相接触。
根据本发明具体实施例，复合介质层的一端与栅极的漏边沿对齐，所述复合介质层的另一端与漏极的栅边沿对齐；在垂直方向上，所述复合介质层的厚度小于或者等于所述衬底的厚度。
进一步地，定义本发明中高介电常数介质区域和低介电常数介质区域的所用材料的介电常数分别为Kh和Kl，则Kh和Kl的关系满足：2≤2Kl≤Kh≤200。
本发明高介电常数介质区域和低介电常数介质区域接触面形成复合界面，垂直于所述复合界面处的电场分布不连续，其中，高介电常数介质区域内电场强度较低，低介电常数介质区域内电场密度较高；而为使得上述复合界面垂直处电场强度能够产生横向电场强度跃变，进而影响到器件中二维电子气沟道区域内电场分布，本技术方案将高介电常数介质区域材料和低介电常数介质区域的复合界面的方向设置为与二维电子气沟道即氮化镓沟道层相垂直的方向。基于此，本发明栅极与漏极之间二维电子气沟道内的电场分布受上述影响，类似在其中引入一个新的电场尖峰，使得栅极的漏边缘处峰值电场降低，而远离栅极靠近漏极处的电场抬高，基于此，本发明降低了栅极边缘的电场集中程度，进而提升了栅极与漏极之间的沟道电场分布均匀度，最终实现了提高器件耐压能力的目的。
具体地，本发明中高介电常数介质区域或者低介电常数介质区域的数量为一个、两个或者多个；
为更好实现本发明，采用多个高介电常数介质区域或者低介电常数介质区域以增加与二维电子气沟道垂直方向上的复合界面数，从而充分利用上述电场调制作用使得沟道电场分布趋于理想状态分布，以达到更高的耐压能力，进一步地，多个高介电常数介质区域所用材料的介电常数可以相同也可以不同；多个低介电常数介质区域所用材料的介电常数可以相同也可以不同。
其中，多个不同材料的高介电常数介质区域之间相互间隔设置或者紧密接触设置。
其中，多个不同材料的低介电常数介质区域之间相互间隔设置或者紧密接触设置。
进一步地，本发明还包括设置于源极与栅极之间以及栅极与漏极之间的钝化层。
相比现有技术，本发明具有如下有益效果：
1、本发明结构设计合理，通过在衬底内设置由高介电常数介质区域和低介电常数介质区域组成的复合介质层，基于合理控制与二维电子气沟道垂直的复合交界面进而调控二维电子气沟道内电场分布，从而大幅度提升器件的耐压水平；二维电子气沟道内电场的调制效果取决于复合介质层内高介电常数介质区域和低介电常数介质区域形成复合交界面的结构参数及位置参数；此外，本发明还能够克服现有技术采用表面场板结构限制器件的高频应用及开关特性的不足，减小了芯片面积与成本。
2、本发明所采用的复合介质层为电绝缘介质材料，因此相比于现有技术栅极和漏极势垒层下方的衬底材料，能够有效地降低衬底与欧姆接触之间的泄露电流，进而进一步提高器件的击穿电压，以保证器件的安全性和稳定性。
附图说明
图1为现有技术典型氮化镓基异质结场效应管的结构示意图；
图2为基于现有衬底去除技术的氮化镓基异质结场效应管的结构示意图；
图3为本发明所提供的氮化镓异质结场效应管的结构示意图；
图4为本发明的一个具体实施实例所提供氮化镓异质结场效应管的结构示意图；
图5为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的击穿特性对比；
图6为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的沟道电场分布对比；
图7为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的输出特性对比。
具体实施方式
以下结合说明书附图和具体实施例对本发明进行详细的阐述：
实施例：
如图1所示，现有技术典型氮化镓基异质结场效应管GaN HFET，包括衬底107，设于所述衬底107上的氮化镓缓冲层106，设于所述氮化镓缓冲层106上的氮化镓沟道层105以及设于所述氮化镓沟道层105上的氮化镓铝势垒层104，所述氮化镓铝势垒层104上形成有源极101、漏极102和栅极103，其中：源极101与漏极102均与氮化镓铝势垒层104形成欧姆接触，栅极103与氮化镓铝势垒层104形成肖特基接触，所述源极101与栅极103之间以及栅极103与漏极102之间设置有钝化层108。
如图2所示，基于现有衬底去除技术的氮化镓基异质结场效应管，包括衬底207，设于所述衬底207上的氮化镓缓冲层206，设于所述氮化镓缓冲层206上的氮化镓沟道层205以及设于所述氮化镓沟道层205上的氮化镓铝势垒层204，所述氮化镓铝势垒层204上形成有源极201、漏极202和栅极203，其中：源极201与漏极202均与氮化镓铝势垒层204形成欧姆接触，栅极203与氮化镓铝势垒层204形成肖特基接触，所述源极201与栅极203之间以及栅极203与漏极202之间设置有钝化层208；其中，位于栅极203的漏边沿与漏极202的栅边沿之间的衬底通过刻蚀去除。
如图3所示，本发明提供了一种新型氮化镓基异质结场效应管的器件结构
一种具有衬底内复合介质层结构的氮化镓异质结场效应管，包括：衬底307，设于所述衬底307上的氮化镓缓冲层306，设于所述氮化镓缓冲层306上的氮化镓沟道层305以及设于所述氮化镓沟道层305上的氮化镓铝势垒层304，所述氮化镓铝势垒层304上形成有源极301、漏极302和栅极303，其中：源极301与漏极302均与氮化镓铝势垒层304形成欧姆接触，栅极303与氮化镓铝势垒层304形成肖特基接触，所述源极301与栅极303之间以及栅极303与漏极302之间设置有钝化层308；
所述衬底307内设置有复合介质层，所述复合介质层的顶面与氮化镓缓冲层306的底面相接触；所述复合介质层由相互接触设置的高介电常数介质区域309和低介电常数介质区域310组成，所述高介电常数介质区域309和低介电常数介质区域310形成接触面的方向包括与氮化镓沟道层305相垂直的方向；
进一步地，所述复合介质层位于与氮化镓铝势垒层304上栅极303和漏极302之间的区域相对应的衬底中，具体为：复合介质层的一端与栅极303的漏边沿对齐，所述复合介质层的另一端与漏极302的栅边沿对齐；在垂直方向上，所述复合介质层的厚度小于或者等于所述衬底307的厚度。
以下结合说明书附图3详述本发明的原理：
高介电常数介质区域309和低介电常数介质区域310的接触面形成复合界面，垂直于所述复合界面处的电场分布不连续，其中，高介电常数介质区域309内电场强度较低，低介电常数介质区域内310电场密度较高；而为使得上述复合界面垂直处电场强度能够产生有效的横向电场强度跃变，以此影响到器件中栅极303与漏极302之间的二维电子气沟道区域内电场分布，本技术方案应将高介电常数介质区域309和低介电常数介质区域310形成的有效复合界面的方向设置为与二维电子气沟道(即氮化镓沟道层305)相垂直的方向。基于此，本发明栅极302与漏极302之间的二维电子气沟道内的电场分布受上述影响，类似在其中引入一个新的电场尖峰，使得栅极302的漏边缘处峰值电场降低，而远离栅极303靠近漏极302处的电场抬高，从而使得电场分布更加均匀。因此，本发明通过合理设置高介电常数介质区域309和低介电常数介质区域310能够降低栅极303边缘的电场集中程度，进而提升了栅极303与漏极301之间的沟道电场分布均匀度，最终实现了提高器件耐压能力的目的。
根据图3可以看出：本发明中低介电常数介质区域310设置在高介电常数介质区域309内部，在垂直方向上，所述低介电常数介质区域310的厚度小于或者等于所述高介电常数介质区域309的厚度。根据本领域技术人员能够得知：所述高介电常数介质区域309设置在低介电常数介质区域310内部同样可以实现上述电场调制的作用。
进一步地，本发明采用在高介电常数介质区域309内部设置多个低介电常数介质区域310的方式，实现在栅极303和漏极302之间增加与二维电子气沟道相垂直方向上的复合界面数的目的；作为优选实施方式，通过合理设置多个低介电常数介质区域310在高介电常数介质区域309内部所形成复合交界面的位置参数和结构参数，能够使得引入的多个电场尖峰将栅极与漏极之间的整个沟道电场拉平，从而使得沟道电场分布趋于理想状态分布，以达到更高的耐压能力。
其中，多个低介电常数介质区域310所用材料的介电常数可以相同也可以不同。
其中，多个不同材料的低介电常数介质区域310之间可以是相互间隔设置，也可以是紧密接触设置。
作为优选实施方式，所述复合介质层的材料选择诸如SiO2、SiO2的氟化物的高热导率材料。
图4为本发明具有衬底内复合介质层结构的氮化镓异质结场效应管的一个具体实施例，包括衬底407，设于所述衬底407上的氮化镓缓冲层406，设于所述氮化镓缓冲层406上的氮化镓沟道层405以及设于所述氮化镓沟道层405上的氮化镓铝势垒层404，所述氮化镓铝势垒层404上形成有源极401、漏极402和栅极403，其中：源极401与漏极402均与氮化镓铝势垒层404形成欧姆接触，栅极403与氮化镓铝势垒层404形成肖特基接触，所述源极401与栅极403之间以及栅极403与漏极402之间设置有钝化层408；
所述衬底407内设置有复合介质层，所述复合介质层的顶面与氮化镓缓冲层306的底面相接触；所述复合介质层位于与氮化镓铝势垒层(304)上栅极(303)和漏极(302)之间的区域相对应的衬底中，具体为：复合介质层的一端与栅极303的漏边沿对齐，所述复合介质层的另一端与漏极302的栅边沿对齐；在垂直方向上，所述复合介质层的厚度小于或者等于所述衬底307的厚度；
所述复合介质层由相互接触设置的高介电常数介质区域409和低介电常数介质区域410组成，并且设置所述高介电常数介质区域409和低介电常数介质区域410的复合交界面方向包括与氮化镓沟道层405相垂直的方向；具体地，在所述高介电常数介质区域409的内部垂直设置有四个低介电常数介质区域410，本实施例中所述低介电常数介质区域410的形状为长方体，根据本领域技术人员可知，所述低介电常数介质区域410的形状可以为任何合适的形状；在垂直方向上，本实施例中所述低介电常数介质区域410的厚度可以小于也可以等于所述高介电常数介质区域309的厚度。
本实施例器件复合介质层结构的制作方法具体如下：首先将器件背部相对应于栅极与漏极之间的衬底部分刻蚀形成凹槽，然后在所述凹槽内先淀积形成高介电常数介质区域409，然后在所述高介电常数介质区域409的内部刻蚀形成四个深度一致的长方体区域，并在这四个长方体区域内进行沉积分别形成如图4所示的第一低介电常数介质区域4101、第二低介电常数介质区域4102、第三低介电常数介质区域4103和第四低介电常数介质区域4104。根据本领域技术人员可知，多个低介电常数介质区域410的厚度根据实际需要可以相同也可以不同。
为更好体现本发明的优点，将图2所示基于现有衬底去除技术得到的氮化镓基异质结场效应管作为对比实施例，与本发明本发明图4所示的实施例进行对比；图2所示器件相比本发明图4所示实施例除了没有设置复合介质层以外，其余参数均与图4所示实施例保持一致。具体器件仿真结构参数如下文表1所示：
表1器件仿真结构参数
图5为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的击穿特性对比；图6为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的沟道电场分布对比。从图5的结果可以看出：本发明实施例器件的击穿电压值为678V，而作为对比实施例的基于现有衬底去除技术的GaN HFET器件的击穿电压值为354V，通过上述对比可以得出：采用本发明结构能够大幅度提高器件击穿电压。而根据图6的仿真结果能够看出：本发明设置于衬底内的复合介质层结构有效地调制了栅极与漏极之间二维电子气沟道的电场分布，进而实现提升器件击穿电压的目的，使得具有本发明结构的器件在高压环境工作下具有更高的稳定性与可靠性。
图7为本发明实施例与基于现有衬底去除技术的氮化镓异质结场效应管的输出特性对比。从图7中可以看出：本发明实施例采用高热导率(3200W/m·K)的高介电常数介质材料AlN时，在栅压为0V的情况下，饱和漏极电流为580mA/mm，作为对比实施例的器件的饱和漏极电流则为428mA/mm，由此说明：基于本发明设置于衬底内的复合介质层结构，采用具有良好的热导率的材料，能够进一步提升器件的热学特性与直流特性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种具有衬底内复合介质层结构的氮化镓异质结场效应管，包括衬底(307)，设于所述衬底(307)上的氮化镓缓冲层(306)，设于所述氮化镓缓冲层(306)上的氮化镓沟道层(305)以及设于所述氮化镓沟道层(305)上的氮化镓铝势垒层(304)，所述氮化镓铝势垒层(304)上形成有源极(301)、漏极(302)和栅极(303)，其特征在于，所述衬底(307)内设置有复合介质层，所述复合介质层的顶面与氮化镓缓冲层(306)的底面相接触；所述复合介质层由相互接触设置的高介电常数介质区域(309)和低介电常数介质区域(310)组成，所述高介电常数介质区域(309)和低介电常数介质区域(310)形成接触面的方向包括与氮化镓沟道层(305)相垂直的方向；所述复合介质层位于与氮化镓铝势垒层(304)上栅极(303)和漏极(302)之间的区域相对应的衬底(307)中。
2.根据权利要求1所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，定义高介电常数介质区域(309)和低介电常数介质区域(310)的所用材料的介电常数分别为Kh和Kl，则Kh和Kl的关系满足：2≤2Kl≤Kh≤200。
3.根据权利要求1所 述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，高介电常数介质区域(309)或者低介电常数介质区域(310)的数量为一个、两个或者多个。
4.根据权利要求3所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，多个高介电常数介质区域(309)所用材料的介电常数相同或者不同。
5.根据权利要求3所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，多个低介电常数介质区域(310)所用材料的介电常数相同或者不同。
6.根据权利要求4所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，多个不同材料的高介电常数介质区域(309)之间相互间隔设置或者紧密接触设置。
7.根据权利要求5所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，多个不同材料的低介电常数介质区域(310)之间相互间隔设置或者紧密接触设置。
8.根据权利要求1至7任一项所述的一种具有衬底内复合介质层结构的氮化镓异质结场效应管，其特征在于，还包括设置于源极(301)与栅极(303)之间以及栅极(303)与漏极(302)之间的钝化层(308)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710033229.9A CN106783993B (zh) | 2017-01-18 | 2017-01-18 | 具有衬底内复合介质层结构的氮化镓异质结场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710033229.9A CN106783993B (zh) | 2017-01-18 | 2017-01-18 | 具有衬底内复合介质层结构的氮化镓异质结场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783993A CN106783993A (zh) | 2017-05-31 |
| CN106783993B true CN106783993B (zh) | 2019-08-02 |
Family
ID=58946216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710033229.9A Active CN106783993B (zh) | 2017-01-18 | 2017-01-18 | 具有衬底内复合介质层结构的氮化镓异质结场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783993B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110880534B (zh) * | 2019-11-29 | 2022-01-11 | 电子科技大学 | 一种具有复合缓冲层的氮化镓异质结场效应晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067662A (ja) * | 2008-09-09 | 2010-03-25 | Nec Corp | 半導体装置及びその製造方法 |
| CN104347701A (zh) * | 2014-09-10 | 2015-02-11 | 电子科技大学 | 一种具有复合钝化层结构的场效应晶体管 |
| CN104465770A (zh) * | 2013-09-24 | 2015-03-25 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
-
2017
- 2017-01-18 CN CN201710033229.9A patent/CN106783993B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067662A (ja) * | 2008-09-09 | 2010-03-25 | Nec Corp | 半導体装置及びその製造方法 |
| CN104465770A (zh) * | 2013-09-24 | 2015-03-25 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN104347701A (zh) * | 2014-09-10 | 2015-02-11 | 电子科技大学 | 一种具有复合钝化层结构的场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783993A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6522102B2 (ja) | 電界効果ダイオード及びその製造方法 | |
| CN102386223B (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN101320751B (zh) | Hemt器件及其制造方法 | |
| CN106910724A (zh) | 一种半导体器件 | |
| CN109920854A (zh) | Mosfet器件 | |
| CN105140302B (zh) | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 | |
| CN104347701B (zh) | 一种具有复合钝化层结构的场效应晶体管 | |
| CN106981514B (zh) | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 | |
| CN104201201A (zh) | 一种用于GaN基HEMT器件的自适应偏置场板 | |
| CN106920844A (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN103227199B (zh) | 半导体电子器件 | |
| CN108598149A (zh) | 一种GaN基HEMT器件 | |
| CN104299999A (zh) | 一种具有复合栅介质层的氮化镓基异质结场效应晶体管 | |
| JP2011210801A (ja) | 電力半導体装置 | |
| CN106876455A (zh) | 一种低关断损耗双槽栅soi‑ligbt器件结构 | |
| CN108878524A (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| WO2022127165A1 (zh) | P型栅hemt器件 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN106783993B (zh) | 具有衬底内复合介质层结构的氮化镓异质结场效应管 | |
| CN102709322B (zh) | 高阈值电压氮化镓增强型晶体管结构及制备方法 | |
| KR20140105056A (ko) | 반도체 소자 및 그 제조방법 | |
| CN103762234B (zh) | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN110473914A (zh) | 一种SiC-MOS器件的制备方法 | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| CN107706238A (zh) | Hemt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |