JP2002368231A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002368231A JP2002368231A JP2001173541A JP2001173541A JP2002368231A JP 2002368231 A JP2002368231 A JP 2002368231A JP 2001173541 A JP2001173541 A JP 2001173541A JP 2001173541 A JP2001173541 A JP 2001173541A JP 2002368231 A JP2002368231 A JP 2002368231A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- junction
- manufacturing
- waveform
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】逆バイアス時のブレイクダウンを防止すると共
に、小型で大きな電流容量を得ることが実現できる半導
体装置の構造及び製造方法を提供することを目的とす
る。 【解決手段】半導体基板表面を波形にすることにより、
基板の表面積を拡大することが可能となり、これにより
大幅に電流容量を得ることができる。更には表面が波形
なことより逆バイアス時の電界集中がなくなり、ブレイ
クダウンによる耐圧低下の防止や破壊に強い極めて小型
の実装構造を得ることができ、微小半導体チップの実装
に最適の半導体装置及び製造方法が実現される。
に、小型で大きな電流容量を得ることが実現できる半導
体装置の構造及び製造方法を提供することを目的とす
る。 【解決手段】半導体基板表面を波形にすることにより、
基板の表面積を拡大することが可能となり、これにより
大幅に電流容量を得ることができる。更には表面が波形
なことより逆バイアス時の電界集中がなくなり、ブレイ
クダウンによる耐圧低下の防止や破壊に強い極めて小型
の実装構造を得ることができ、微小半導体チップの実装
に最適の半導体装置及び製造方法が実現される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法、特にチップ面積を小さいまま接合面積を増や
せる半導体装置及びその製造方法に関する。
製造方法、特にチップ面積を小さいまま接合面積を増や
せる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、図１０（Ａ）に示
すように下側のシリコン基板にリンをドープしたシリコ
ン基板（Ｎ型）７０、その上側のシリコンにボロンをド
ープした拡散層（Ｐ型）７１、周端は絶縁膜７３で覆わ
れており前記シリコン基板（Ｎ型）７０と拡散層（Ｐ
型）７１の間には平坦なＰＮ接合の構造をしていた。従
って、可変容量ダイオードのようにこのＰＮ接合を逆バ
イアスして用いる場合も、空乏層８２は平坦に広がる。
すように下側のシリコン基板にリンをドープしたシリコ
ン基板（Ｎ型）７０、その上側のシリコンにボロンをド
ープした拡散層（Ｐ型）７１、周端は絶縁膜７３で覆わ
れており前記シリコン基板（Ｎ型）７０と拡散層（Ｐ
型）７１の間には平坦なＰＮ接合の構造をしていた。従
って、可変容量ダイオードのようにこのＰＮ接合を逆バ
イアスして用いる場合も、空乏層８２は平坦に広がる。
【０００３】また図１０（Ｂ）のように下側にシリコン
基板８０、その上側にモリブデン８１、周端は絶縁膜８
３で覆われており前記シリコン基板８０とモリブデン８
１の間には平坦に広がっているショットキー接合の構造
をしていた。従って、逆バイアスして空乏層８２を作る
場合も平坦にしか広がらない。この構造では半導体装置
の電流容量の性能を上げるためにＰＮ接合面積を増やす
には半導体チップを大きくすることが必要条件であっ
た。しかしながら電流容量を上げるためにチップサイズ
を大きくしてしまうと、最終的な半導体装置のサイズま
でもが大きくなってしまい小型化には不向きという問題
点があった。更に製造コストまでもが大きくなってしま
うという問題点も発生していた。その問題点を解決する
ために、図６に示すような半導体装置の表面を異方性エ
ッチングにより矩形にしたものが開発された。構造とし
ては図６（Ａ）に示すようにリンをドープしたシリコン
基板（Ｎ型）５０とボロンをドープした拡散層（Ｐ型）
５１とを有し、周端はシリコン酸化膜５３で覆い、シリ
コン基板（Ｎ型）５０と拡散層（Ｐ型）５１の間には凹
凸状の接合面積が増加したＰＮ接合の構造をしていた。
逆バイアスして空乏層５２を作る場合でも空乏層５２は
凹凸状に広がっているまた図６（Ｂ）に示すように前記
矩形はストライプ状もしくは格子状に形成されており、
（図ではストライプ状）矩形にされた表面の中心は平坦
な作りをしており電極５４が形成された構造をしてい
た。また前記拡散層（Ｐ型）５１のかわりにショットキ
ー金属としてモリブデンを利用してショットキー接合を
形成している。構造はＰＮ接合と近似しているので説明
を省略する。
基板８０、その上側にモリブデン８１、周端は絶縁膜８
３で覆われており前記シリコン基板８０とモリブデン８
１の間には平坦に広がっているショットキー接合の構造
をしていた。従って、逆バイアスして空乏層８２を作る
場合も平坦にしか広がらない。この構造では半導体装置
の電流容量の性能を上げるためにＰＮ接合面積を増やす
には半導体チップを大きくすることが必要条件であっ
た。しかしながら電流容量を上げるためにチップサイズ
を大きくしてしまうと、最終的な半導体装置のサイズま
でもが大きくなってしまい小型化には不向きという問題
点があった。更に製造コストまでもが大きくなってしま
うという問題点も発生していた。その問題点を解決する
ために、図６に示すような半導体装置の表面を異方性エ
ッチングにより矩形にしたものが開発された。構造とし
ては図６（Ａ）に示すようにリンをドープしたシリコン
基板（Ｎ型）５０とボロンをドープした拡散層（Ｐ型）
５１とを有し、周端はシリコン酸化膜５３で覆い、シリ
コン基板（Ｎ型）５０と拡散層（Ｐ型）５１の間には凹
凸状の接合面積が増加したＰＮ接合の構造をしていた。
逆バイアスして空乏層５２を作る場合でも空乏層５２は
凹凸状に広がっているまた図６（Ｂ）に示すように前記
矩形はストライプ状もしくは格子状に形成されており、
（図ではストライプ状）矩形にされた表面の中心は平坦
な作りをしており電極５４が形成された構造をしてい
た。また前記拡散層（Ｐ型）５１のかわりにショットキ
ー金属としてモリブデンを利用してショットキー接合を
形成している。構造はＰＮ接合と近似しているので説明
を省略する。
【０００４】半導体装置の表面を矩形にすることによっ
て、従来と同じチップサイズにおいても１．５倍以上に
実効表面積が増大し電流容量もそれに比例して１．５倍
以上に上げることを可能にすることができた。
て、従来と同じチップサイズにおいても１．５倍以上に
実効表面積が増大し電流容量もそれに比例して１．５倍
以上に上げることを可能にすることができた。
【０００５】この半導体装置の製造方法の一実施例を図
７から図９を参照して説明する。
７から図９を参照して説明する。
【０００６】第１工程：図７（Ａ）（Ｂ）（Ｃ）参照 図７（Ａ）に示すようにまず基板としてあらかじめシリ
コンにリンをドープしたシリコン基板（Ｎ型）５０を用
意して、その表面にシリコン酸化膜５３を形成してシリ
コン基板５０の周端に残るようにエッチングをする。更
にその上面にレジスト５５を塗布し露光して、ストライ
プ状に残るように現像する。
コンにリンをドープしたシリコン基板（Ｎ型）５０を用
意して、その表面にシリコン酸化膜５３を形成してシリ
コン基板５０の周端に残るようにエッチングをする。更
にその上面にレジスト５５を塗布し露光して、ストライ
プ状に残るように現像する。
【０００７】次に図７（Ｂ）に示すようにＣＦ系ガスを
用いて異方性ドライエッチングをする。この際レジスト
５５が覆われていないシリコン基板５０は、ドライエッ
チングをすることによってある深さの溝を形成する。
用いて異方性ドライエッチングをする。この際レジスト
５５が覆われていないシリコン基板５０は、ドライエッ
チングをすることによってある深さの溝を形成する。
【０００８】次に図７（Ｃ）に示すようにシリコン基板
５０上に残った基板上のレジストを除去する。 第２工程：図８（Ａ）（Ｂ）（Ｃ）参照 図８（Ａ）に示すようにイオン注入法により基板上にボ
ロンイオンを注入する。この際にシリコン酸化膜５３は
マスクとしての働きもするので、酸化膜５３で覆われて
いない基板５０上にイオン化したボロンが注入される。
５０上に残った基板上のレジストを除去する。 第２工程：図８（Ａ）（Ｂ）（Ｃ）参照 図８（Ａ）に示すようにイオン注入法により基板上にボ
ロンイオンを注入する。この際にシリコン酸化膜５３は
マスクとしての働きもするので、酸化膜５３で覆われて
いない基板５０上にイオン化したボロンが注入される。
【０００９】すると図８（Ｂ）に示すように基板（Ｎ
型）５０の上に拡散層（Ｐ型）５１が形成される。
型）５０の上に拡散層（Ｐ型）５１が形成される。
【００１０】最後に図８（Ｃ）に示すように基板（Ｎ
型）５０と拡散層（Ｐ型）５１の間に凹凸状のＰＮ接合
を有する半導体装置が完成する。なお点線は空乏層５２
の広がりを示している。
型）５０と拡散層（Ｐ型）５１の間に凹凸状のＰＮ接合
を有する半導体装置が完成する。なお点線は空乏層５２
の広がりを示している。
【００１１】またショットキー接合の製法は基板を異方
性エッチングするまでの工程はＰＮ構造の工程と同じな
ので説明は省略する。図９（Ａ）に示すように矩形化さ
れたシリコン基板の上面にシリコン酸化膜６３をマスク
としてモリブデン６１をスパッタリング法を用いて被着
させる。
性エッチングするまでの工程はＰＮ構造の工程と同じな
ので説明は省略する。図９（Ａ）に示すように矩形化さ
れたシリコン基板の上面にシリコン酸化膜６３をマスク
としてモリブデン６１をスパッタリング法を用いて被着
させる。
【００１２】最後に図９（Ｂ）に示すように前記シリコ
ン基板６０とモリブデン６１との間に凹凸状のショット
キー接合の構造を有した半導体装置が完成する。点線は
空乏層６２の広がりを示している。
ン基板６０とモリブデン６１との間に凹凸状のショット
キー接合の構造を有した半導体装置が完成する。点線は
空乏層６２の広がりを示している。
【００１３】
【発明が解決しようとする課題】しかしながら上述した
従来の半導体装置および製造方法においてはまだ問題点
がある。それは基板表面を矩形にしたことによる逆バイ
アス時のブレイクダウンである。矩形の断面形状の接合
面では角の部分に電界集中がおこり、印加電圧を上げて
いくと平面部が臨界電界に達するまえに角の部分が臨界
電界に達してしまいブレイクダウンしてしまい、耐圧が
低くなってしまったり、破壊に弱くなってしまう。
従来の半導体装置および製造方法においてはまだ問題点
がある。それは基板表面を矩形にしたことによる逆バイ
アス時のブレイクダウンである。矩形の断面形状の接合
面では角の部分に電界集中がおこり、印加電圧を上げて
いくと平面部が臨界電界に達するまえに角の部分が臨界
電界に達してしまいブレイクダウンしてしまい、耐圧が
低くなってしまったり、破壊に弱くなってしまう。
【００１４】
【課題を解決するための手段】本発明は上述した問題点
に鑑みてなされたものであり、一導電型の半導体基板表
面に波形領域を形成し、前記波形領域に対応する形状の
ＰＮ接合あるいはショットキー接合を形成し、前記ＰＮ
接合あるいはショットキー接合の実効面積を増加させる
ことを特徴とする。また一導電型の半導体基板を異方性
エッチングして凹凸領域を形成する工程と、前記半導体
基板を等方性エッチングして前記凹凸領域を波形領域に
する工程と、前記半導体基板に、逆導電型の不純物を導
入して波形のＰＮ接合を形成する工程とを備えることを
特徴とする。
に鑑みてなされたものであり、一導電型の半導体基板表
面に波形領域を形成し、前記波形領域に対応する形状の
ＰＮ接合あるいはショットキー接合を形成し、前記ＰＮ
接合あるいはショットキー接合の実効面積を増加させる
ことを特徴とする。また一導電型の半導体基板を異方性
エッチングして凹凸領域を形成する工程と、前記半導体
基板を等方性エッチングして前記凹凸領域を波形領域に
する工程と、前記半導体基板に、逆導電型の不純物を導
入して波形のＰＮ接合を形成する工程とを備えることを
特徴とする。
【００１５】
【発明の実施の形態】図１を参照して本発明の半導体装
置の説明をする。図１（Ａ）は本発明の断面図、図１
（Ｂ）は本発明の上面図を示している．図１（Ａ）に示
すように、リンをドープしたシリコン基板（Ｎ型）３０
とその表面にボロンをドープした拡散層（Ｐ型）３１と
周端を覆う絶縁膜３３とを有し、シリコン基板（Ｎ型）
３０と拡散層（Ｐ型）３１の間には波形に広がっている
ＰＮ接合を有している。点線は逆バイアスされたときの
空乏層３２の広がりを示している。本発明の最大の特徴
はシリコン基板３０の上面、すなわち拡散層（Ｐ型）３
１との接触する部分が波形をしていることである。その
ことにより従来と同様に電流容量を十分に得ることがで
きる表面積を確保することが可能であり、更に逆バイア
ス時に起こる角での電界集中をＰＮ接合の波型形状によ
り回避することができる。
置の説明をする。図１（Ａ）は本発明の断面図、図１
（Ｂ）は本発明の上面図を示している．図１（Ａ）に示
すように、リンをドープしたシリコン基板（Ｎ型）３０
とその表面にボロンをドープした拡散層（Ｐ型）３１と
周端を覆う絶縁膜３３とを有し、シリコン基板（Ｎ型）
３０と拡散層（Ｐ型）３１の間には波形に広がっている
ＰＮ接合を有している。点線は逆バイアスされたときの
空乏層３２の広がりを示している。本発明の最大の特徴
はシリコン基板３０の上面、すなわち拡散層（Ｐ型）３
１との接触する部分が波形をしていることである。その
ことにより従来と同様に電流容量を十分に得ることがで
きる表面積を確保することが可能であり、更に逆バイア
ス時に起こる角での電界集中をＰＮ接合の波型形状によ
り回避することができる。
【００１６】また図１（Ｂ）に示すように前記波形はス
トライプ状もしくは格子状（図示せず）に形成されるこ
とを特徴とする。
トライプ状もしくは格子状（図示せず）に形成されるこ
とを特徴とする。
【００１７】さらに中心部は取り出し電極３６を形成す
るためにフラットな部分を設ける。
るためにフラットな部分を設ける。
【００１８】本発明の半導体装置の製造方法の一実施例
を図２から図５を参照して説明する。
を図２から図５を参照して説明する。
【００１９】第１工程：図２（Ａ）（Ｂ）（Ｃ）参照 図２（Ａ）に示すようにまず基板としてあらかじめシリ
コンにリン（Ｐ）をドープしたシリコン基板（Ｎ型）３
０を用意して、その上面にシリコン酸化膜３３を形成し
てシリコン基板３０の周端に残るようにエッチングをす
る。更にその表面にレジスト３５を塗布し露光して、ス
トライプ状に残るように現像する。
コンにリン（Ｐ）をドープしたシリコン基板（Ｎ型）３
０を用意して、その上面にシリコン酸化膜３３を形成し
てシリコン基板３０の周端に残るようにエッチングをす
る。更にその表面にレジスト３５を塗布し露光して、ス
トライプ状に残るように現像する。
【００２０】次に図２（Ｂ）に示すようにＣＦ系ガスを
用いて異方性・ドライエッチングをする。この際レジス
ト３５が覆われていないシリコン基板３０は、ドライエ
ッチングをすることによってある深さの溝３４を形成す
る。
用いて異方性・ドライエッチングをする。この際レジス
ト３５が覆われていないシリコン基板３０は、ドライエ
ッチングをすることによってある深さの溝３４を形成す
る。
【００２１】次に図２（Ｃ）に示すようにシリコン基板
３０上に残ったレジスト３５を除去する。 第２工程：図３（Ａ）（Ｂ）参照 図３（Ａ）に示すようにフッ酸と硝酸とヨード入り氷酢
酸を用いて等方性エッチングを行い、角張っている部分
に丸みを帯びるようにする。等方性エッチングとしてス
ピンエッチング法で行う。周知ではあるがスピンエッチ
ング法はウエーハを支持台に真空吸引あるいは機械的に
チャッキングし、回転させながら前記薬液をスプレーし
てエッチングを行う。等方性エッチングを行うことによ
り上面が矩形の時と同様に電流容量を十分に得ることが
できる表面積を確保することが可能であると共に表面が
矩形の際の逆バイアス時に起こる角での電界集中を角が
丸みを帯びてるため回避することを可能にすることがで
きる。
３０上に残ったレジスト３５を除去する。 第２工程：図３（Ａ）（Ｂ）参照 図３（Ａ）に示すようにフッ酸と硝酸とヨード入り氷酢
酸を用いて等方性エッチングを行い、角張っている部分
に丸みを帯びるようにする。等方性エッチングとしてス
ピンエッチング法で行う。周知ではあるがスピンエッチ
ング法はウエーハを支持台に真空吸引あるいは機械的に
チャッキングし、回転させながら前記薬液をスプレーし
てエッチングを行う。等方性エッチングを行うことによ
り上面が矩形の時と同様に電流容量を十分に得ることが
できる表面積を確保することが可能であると共に表面が
矩形の際の逆バイアス時に起こる角での電界集中を角が
丸みを帯びてるため回避することを可能にすることがで
きる。
【００２２】すると図３（Ｂ）に示すような溝３４より
凹凸状のシリコン基板３０表面は波型の形状となる。
凹凸状のシリコン基板３０表面は波型の形状となる。
【００２３】第３工程：図４（Ａ）（Ｂ）（Ｃ）参照 図４（Ａ）に示すようにイオン注入法により基板表面上
にボロンを注入する。この際に周端のシリコン酸化膜３
３はマスクとしての働きをするので、酸化膜３３で覆わ
れていない基板３０表面にイオン化したボロンが注入さ
れる。イオン注入法は横方向の広がりをきちんと抑えな
がらも深い拡散層が作れるので本発明の製造工程に適し
ている。この際に拡散層（Ｐ型）３１により形成される
ＰＮ接合も波型となる。
にボロンを注入する。この際に周端のシリコン酸化膜３
３はマスクとしての働きをするので、酸化膜３３で覆わ
れていない基板３０表面にイオン化したボロンが注入さ
れる。イオン注入法は横方向の広がりをきちんと抑えな
がらも深い拡散層が作れるので本発明の製造工程に適し
ている。この際に拡散層（Ｐ型）３１により形成される
ＰＮ接合も波型となる。
【００２４】すると図４（Ｂ）に示すようにシリコン基
板（Ｎ型）３０の上に拡散層（Ｐ型）３１が形成され
る。
板（Ｎ型）３０の上に拡散層（Ｐ型）３１が形成され
る。
【００２５】図４（Ｃ）に示すように逆バイアスした際
にシリコン基板（Ｎ型）３０と拡散層（Ｐ型）３１の間
に空乏層３２が均一に形成されＰＮ接合の構造をした半
導体装置が完成する。拡散層（Ｐ型）３１にはオーミッ
ク接触したアルミニウムのスパッターで形成された取り
出し電極３５が設けられている。
にシリコン基板（Ｎ型）３０と拡散層（Ｐ型）３１の間
に空乏層３２が均一に形成されＰＮ接合の構造をした半
導体装置が完成する。拡散層（Ｐ型）３１にはオーミッ
ク接触したアルミニウムのスパッターで形成された取り
出し電極３５が設けられている。
【００２６】この波型をした半導体装置に逆バイアスを
かけても従来の半導体装置のような平面部よりも先に角
が臨界電圧に達っしてしまう問題を解決することがで
き、逆バイアス時での破壊に非常に強いＰＮ接合の構造
をした半導体装置が完成する。
かけても従来の半導体装置のような平面部よりも先に角
が臨界電圧に達っしてしまう問題を解決することがで
き、逆バイアス時での破壊に非常に強いＰＮ接合の構造
をした半導体装置が完成する。
【００２７】またショットキー接合の製法は波型の基板
を形成するまではＰＮ接合と同じ工程なので説明は省略
する。
を形成するまではＰＮ接合と同じ工程なので説明は省略
する。
【００２８】図５（Ａ）に示すように等方性エッチング
され表面が波型化されたシリコン基板４０の上面にモリ
ブデン、チタンあるいはニッケル４１をスパッターによ
り被着させる。
され表面が波型化されたシリコン基板４０の上面にモリ
ブデン、チタンあるいはニッケル４１をスパッターによ
り被着させる。
【００２９】最後に図５（Ｂ）に示すように逆バイアス
した際に前記シリコン基板４０とモリブデン、チタンあ
るいはニッケル４１との間に空乏層４２が均一に広がり
ショットキー接合の構造をした半導体装置が完成する。
モリブデン、チタンあるいはニッケル４１にはオーミッ
ク接触したアルミニウムのスパッターで形成された取り
出し電極４４が設けられている。
した際に前記シリコン基板４０とモリブデン、チタンあ
るいはニッケル４１との間に空乏層４２が均一に広がり
ショットキー接合の構造をした半導体装置が完成する。
モリブデン、チタンあるいはニッケル４１にはオーミッ
ク接触したアルミニウムのスパッターで形成された取り
出し電極４４が設けられている。
【００３０】
【発明の効果】本発明によれば、半導体装置の表面を波
状にしてＰＮ接合あるいはショットキー障壁も波型に形
成したことによりチップサイズを変えずに実効面積を拡
大することができ、そのことにより電流容量を大幅に向
上できることが可能となった。更には、半導体装置の表
面が矩形の際、逆バイアス時に起きていた角での電界集
中を表面を波状に形成したことにより防止することがで
き、耐圧が低くなってしまったり、破壊に弱くなってし
まうという問題を解決することが可能となった。
状にしてＰＮ接合あるいはショットキー障壁も波型に形
成したことによりチップサイズを変えずに実効面積を拡
大することができ、そのことにより電流容量を大幅に向
上できることが可能となった。更には、半導体装置の表
面が矩形の際、逆バイアス時に起きていた角での電界集
中を表面を波状に形成したことにより防止することがで
き、耐圧が低くなってしまったり、破壊に弱くなってし
まうという問題を解決することが可能となった。
【図１】本発明の半導体装置を説明する断面図（Ａ）、
上面図（Ｂ）である。
上面図（Ｂ）である。
【図２】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図３】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図４】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図５】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図６】従来の半導体装置を説明する図である。
【図７】従来の半導体装置の製造方法を説明する図であ
る。
る。
【図８】従来の半導体装置の製造方法を説明する図であ
る。
る。
【図９】従来の半導体装置の製造方法を説明する図であ
る。
る。
【図１０】従来の半導体装置を説明する図である。
Claims (9)
- 【請求項１】 一導電型の半導体基板表面に波形領域を
形成し、前記波形領域に対応する形状のＰＮ接合あるい
はショットキー接合を形成し、前記ＰＮ接合あるいはシ
ョットキー接合の接合面積を前記波形領域に沿って広げ
ることを特徴とする半導体装置。 - 【請求項２】前記ＰＮ接合を逆バイアスしたときに前記
波形領域に沿って均一に空乏層を広げることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記波形領域はストライプ状に形成され
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記波形領域は格子状に形成されること
を特徴とする請求項１に記載の半導体装置。 - 【請求項５】 前記波形領域の中央に平坦な取り出し領
域を設けたことを特徴とする請求項１に記載の半導体装
置。 - 【請求項６】 一導電型の半導体基板を異方性エッチン
グして凹凸領域を形成する工程と、 前記半導体基板を等方性エッチングして前記凹凸領域を
波形領域にする工程と、 前記半導体基板に、逆導電型の不純物を導入して前記波
形領域に沿ってＰＮ接合を形成する工程とを具備するこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】 前記逆導電型不純物はイオン注入により
導入することを特徴とする請求項６に記載の半導体装置
の製造方法。 - 【請求項８】 一導電型の半導体基板を異方性エッチン
グして凹凸領域を形成する工程と、 前記半導体基板を等方性エッチングして前記凹凸領域を
波形領域に変換する工程と、 前記半導体基板に、金属層を付着して波形のショットキ
ー接合を前記波形領域に沿って形成する工程とを具備す
ることを特徴とする半導体装置の製造方法 - 【請求項９】 前記金属層としてＭｏ、ＴｉあるいはＮ
ｉを用いることを特徴とする請求項８に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173541A JP2002368231A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173541A JP2002368231A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368231A true JP2002368231A (ja) | 2002-12-20 |
Family
ID=19014983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173541A Pending JP2002368231A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368231A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289824A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Motor Corp | 半導体装置 |
| JP2014041920A (ja) * | 2012-08-22 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| CN105590850A (zh) * | 2014-10-23 | 2016-05-18 | 无锡华润华晶微电子有限公司 | 一种肖特基二极管的制作方法 |
| CN105590966A (zh) * | 2014-10-23 | 2016-05-18 | 无锡华润华晶微电子有限公司 | 一种肖特基二极管 |
| CN105870078A (zh) * | 2016-06-12 | 2016-08-17 | 浙江明德微电子股份有限公司 | 一种有效增加pn结结面积的芯片结构及其制造方法 |
| CN106169507A (zh) * | 2015-05-18 | 2016-11-30 | 丰田自动车株式会社 | 异质结半导体装置以及制造异质结半导体装置的方法 |
| JP2017201724A (ja) * | 2017-08-09 | 2017-11-09 | ローム株式会社 | ショットキバリアダイオード |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| CN111599805A (zh) * | 2020-04-26 | 2020-08-28 | 成都吉莱芯科技有限公司 | 高通流能力的单向esd保护器件及其制作方法 |
| WO2022138050A1 (ja) * | 2020-12-24 | 2022-06-30 | 国立研究開発法人産業技術総合研究所 | 放射線検出センサおよび放射線イメージ検出器 |
| CN118099227A (zh) * | 2024-04-23 | 2024-05-28 | 中国科学院宁波材料技术与工程研究所 | 具有斜面沟槽集成的氧化镓功率二极管 |
-
2001
- 2001-06-08 JP JP2001173541A patent/JP2002368231A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7999347B2 (en) | 2008-05-27 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2009289824A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Motor Corp | 半導体装置 |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
| JP2014041920A (ja) * | 2012-08-22 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| CN105590850A (zh) * | 2014-10-23 | 2016-05-18 | 无锡华润华晶微电子有限公司 | 一种肖特基二极管的制作方法 |
| CN105590966A (zh) * | 2014-10-23 | 2016-05-18 | 无锡华润华晶微电子有限公司 | 一种肖特基二极管 |
| CN106169507A (zh) * | 2015-05-18 | 2016-11-30 | 丰田自动车株式会社 | 异质结半导体装置以及制造异质结半导体装置的方法 |
| JP2016219538A (ja) * | 2015-05-18 | 2016-12-22 | トヨタ自動車株式会社 | ヘテロ接合半導体装置及びその製造方法 |
| CN105870078A (zh) * | 2016-06-12 | 2016-08-17 | 浙江明德微电子股份有限公司 | 一种有效增加pn结结面积的芯片结构及其制造方法 |
| JP2017201724A (ja) * | 2017-08-09 | 2017-11-09 | ローム株式会社 | ショットキバリアダイオード |
| CN111599805A (zh) * | 2020-04-26 | 2020-08-28 | 成都吉莱芯科技有限公司 | 高通流能力的单向esd保护器件及其制作方法 |
| WO2022138050A1 (ja) * | 2020-12-24 | 2022-06-30 | 国立研究開発法人産業技術総合研究所 | 放射線検出センサおよび放射線イメージ検出器 |
| CN118099227A (zh) * | 2024-04-23 | 2024-05-28 | 中国科学院宁波材料技术与工程研究所 | 具有斜面沟槽集成的氧化镓功率二极管 |
| CN118099227B (zh) * | 2024-04-23 | 2024-07-30 | 中国科学院宁波材料技术与工程研究所 | 具有斜面沟槽集成的氧化镓功率二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5810522B2 (ja) | 異種材料接合型ダイオード及びその製造方法 | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP2002368231A (ja) | 半導体装置及びその製造方法 | |
| CN111081759A (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPWO2008044801A1 (ja) | 半導体装置及びその製造方法 | |
| JP4607266B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6307244B1 (en) | Schottky barrier semiconductor device | |
| JP2002185016A (ja) | 半導体装置及びその製造方法 | |
| JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
| TWI759131B (zh) | 反向傳導絕緣閘雙極電晶體的製造方法 | |
| JP4401453B2 (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| CN110690280B (zh) | 一种可控硅器件及其制备方法 | |
| JP3917202B2 (ja) | 半導体装置の製法 | |
| JP2001267326A (ja) | 半導体装置及びその製造方法 | |
| CN111261710A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| JP2003068753A (ja) | 半導体装置及びその製造方法 | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| JP5015313B2 (ja) | 半導体モジュール | |
| JP4170228B2 (ja) | 高電圧ヘテロ接合バイポーラトランジスタの有効なエッジ終端を生成するためのイオン注入および浅いエツチング | |
| JP3255698B2 (ja) | 高安定ツェナーダイオード | |
| JP3307359B2 (ja) | 半導体装置及び半導体製造方法 | |
| JPH098062A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |