JPWO2008044801A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2008044801A1
JPWO2008044801A1 JP2008538787A JP2008538787A JPWO2008044801A1 JP WO2008044801 A1 JPWO2008044801 A1 JP WO2008044801A1 JP 2008538787 A JP2008538787 A JP 2008538787A JP 2008538787 A JP2008538787 A JP 2008538787A JP WO2008044801 A1 JPWO2008044801 A1 JP WO2008044801A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor layer
type semiconductor
trench
mesa groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008538787A
Other languages
English (en)
Inventor
岡田　喜久雄
喜久雄 岡田
亀山　工次郎
工次郎 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of JPWO2008044801A1 publication Critical patent/JPWO2008044801A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

本発明は、半導体装置及びその製造方法にかかるものである。従来技術に係る半導体装置では、耐圧を上げるとチップサイズが大きくなっていた。本発明に係る半導体装置では、コレクタ領域（２）とベース領域（３）とによるｐｎ接合部（５）の端が、トレンチからなるメサ溝（６）により形成される。このため、耐圧を上げるべく、メサ溝６を深く形成しても、チップサイズは大きくならない。

Description

本発明は、半導体装置及びその製造方法に関し、特に、チップサイズを大きくせずに高耐圧化を達成できるメサ構造の半導体装置及びその製造方法に関する。
例えば、ダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等に代表される半導体装置において、第１８図に示すように、半導体基板１０１上に形成された低濃度ｎ型半導体層１０２ａと、低濃度ｎ型半導体層１０２ａ上に形成された高濃度ｐ型半導体層１０３ａとからなるｐｎ接合のように、曲率部１０５ａが存在すると、逆方向電圧が印加されたときに、平坦部１０５ｂよりも曲率部１０５ａに電界が集中し易くなる。このため、曲率部１０５ａにおいて、設計耐圧を下回る電圧で、アバランシェ降伏が発生してしまう。そこで、これまで、高耐圧化を図るべく、様々な耐圧構造が考案されてきた。
以下において、従来技術に係る耐圧構造について、トランジスタを例にして説明する。以下、第１９図及び第２０図に示されるように、トランジスタは、ｎ＋型の半導体基板１０１上に形成されたｎ−型のコレクタ領域１０２と、コレクタ領域１０２の主表面に形成されたｐ型のベース領域１０３と、ベース領域１０３の主表面に形成されたｎ＋型のエミッタ領域１０４とから構成され、表面には熱酸化膜１０７が形成され、さらに、各領域に接続するコレクタ電極１０９、ベース電極１１０、及びエミッタ電極１１１が設けられた構造とする。
先ず、従来技術に係る耐圧構造の一例として、ガードリング構造について説明する。第１９図は、ガードリング構造のトランジスタを示す。トランジスタの構造については、上述した通りである。そして、ガードリング構造においては、ベース領域１０３の外周側に、ｐ型のガードリング１０６ａが設けられる。この結果、空乏層は水平方向に伸ばされ、ｐｎ接合の曲率部１０５ａにおける電界が緩和される。
次に、従来技術に係る耐圧構造の他の例として、メサ構造について説明する。第２０図は、メサ構造のトランジスタを示す。トランジスタの構造については、上述した通りである。そして、メサ構造においては、ベース領域１０３とコレクタ領域１０２とからなるｐｎ接合部に曲率部１０５ａが形成されないように、ベース領域１０３の周囲に、ｐｎ接合部を越えるようなメサ溝１０６が形成され、このメサ溝１０６にパッシベーション膜１０８が覆われる。この結果、ｐｎ接合は、平坦部１０５ｂのみからなるため、局部的な電界集中が発生しなくなる。
関連した技術文献としては、例えば日本特開２００３−３４７３０６号公報が知られている。
しかし、従来技術に係る耐圧構造では、高耐圧化に応じて、素子のサイズを大きくする必要があった。
具体的に説明すると、第１９図に示すように、ガードリング構造では、高耐圧化に応じて、ガードリング１０６ａの本数を増やし、ｐｎ接合の近傍に形成される空乏層を水平方向に伸ばす必要がある。つまり、ガードリング構造を適用すると、素子のサイズは、動作領域よりも、周辺領域となるガードリング１０６ａの分だけ大幅に大きくなっていた。
一方、第２０図に示すように、メサ構造では、ｐｎ接合の近傍に形成される空乏層が、メサ溝１０６の下側を潜り抜けて、素子の端に露出されないように、メサ溝１０６は、少なくとも、ｐｎ接合よりも空乏層の広がりの分だけ深く形成される必要がある。特に、高耐圧化に応じて、コレクタ領域１０２の不純物濃度を低くして、ｐｎ接合の近傍に形成される空乏層をコレクタ領域１０２側にさらに広げることが必要となる。かかる場合、メサ溝１０６は、空乏層のさらなる広がりに対応させて、より深く形成される必要がある。ところが、従来技術に係るメサ構造では、メサ溝１０６は、等方性エッチングにより形成されていた。このため、メサ溝１０６の深さに応じて、メサ溝１０６の径も広がってしまい、素子のサイズが、動作領域よりも大きくなっていた。例えば、メサ溝１０６が、その深さが１００μｍとなるように形成されると、その径も横方向へ１００μｍ広がっていた。
また、空乏層は、メサ溝１０６に対して直角となるように形成される。このため、従来技術に係るメサ構造では、ベース領域１０３の端部で電界が集中していた。ここで、ベース領域１０３は、高濃度のｐ型不純物が添加されている。このため、かかるメサ構造では、高耐圧化に限界があった。
上記に鑑み、本発明に係る半導体装置は、半導体基板と、該半導体基板上に設けられ、第１の側面および該第１の側面より内側の第２の側面を有する第１導電型半導体層と、該第１導電型半導体層上に設けられ、第３の側面を有する第２導電型半導体層と、を具備し、前記第１導電型半導体層と前記第２導電型半導体層により形成されるｐｎ接合部を含む動作領域は、前記第２の側面および前記第３の側面を一つの端面とし、該端面は前記ｐｎ接合部に対して実質的に垂直な面となることを特徴とするものである。
また、本発明に係る半導体装置の製造方法は、半導体基板上に第１導電型半導体層を設けた基板を用意し、前記第１導電型半導体層上に第２導電型半導体層を形成して、動作領域を形成する工程と、該動作領域の外周端に位置し、前記第２導電型半導体層の表面から前記第１導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程と、前記トレンチ内を絶縁膜で被覆する工程と、を有することを特徴とするものである。
本発明では、異方性エッチングで形成したトレンチ、またはトレンチ側壁と底部によってメサ溝が形成されているため、メサ溝の深さを深くしても、素子サイズと動作領域との差を一定にできる。
また、空乏層は、メサ溝に対して直角となるように広がるが、本発明では、メサ溝が、ｐｎ接合部分に対して垂直であるため、空乏層の内部電界がメサ溝の側壁に対して平行方向に形成され、ベース領域の端部で電界が集中することが避けられる。
また、本発明に係る半導体装置の製造方法では、メサ溝は、熱酸化膜に覆われ、且つメサ溝をパッシベーション膜で埋め込むため、メサ溝がトレンチであっても、パッシベーション膜の被覆性は問題とならない。
また、パッシベーション膜は、トレンチ形成後にトレンチ内に熱硬化性樹脂ペーストを注入（ディスペンス）して塗布されるため、微細化したメサ溝であっても、トレンチ内に良好に熱硬化性樹脂ペーストを注入することができる。
また、熱硬化性樹脂ペーストを採用することにより、ガラスペーストをスピンコートする場合と比較して、乾燥、露光および現像の工程を省略でき、製造工程を簡略化することができる。
また、トレンチの上部肩部分のみ曲率をもって緩やかに変化するように形成することにより、耐圧を下げずに、パッシベーション膜を容易に被覆できる。つまり、トレンチの上部型部分のみ曲率をもって緩やかに広がる形状であるので、熱硬化性樹脂ペーストの注入が容易となる。
また、トレンチ形成後にウェットエッチングを行うことにより、ダメージ層を除去することができる。これにより、トレンチ（メサ溝）側壁でのリーク電流を防止し、トレンチを被覆する熱酸化膜またはパッシベーション膜の被覆性を向上させることができる。
更に、ウェットエッチングの条件を適宜選択することにより、トレンチの上部肩部分のみ曲率を持って緩やかに変化するように形成できる。すなわち、ダメージ層の除去と、トレンチの上部肩部分の丸める処理とを同じウエットエッチング工程で行うことができる。
第１図（Ａ）は、本発明の第１の実施形態に係る半導体装置の断面を示す図であり、第１図（Ｂ）は、本発明の第１の実施形態に係る半導体装置の平面を示す図であり第２図は、本発明の第２の実施形態に係る半導体装置の断面を示す図であり、第３図は、本発明の第３の実施形態に係る半導体装置の断面を示す図であり、第４図は、従来技術に係るメサ構造の耐圧を説明するための図であり、第５図は、従来技術に係るメサ構造の耐圧を説明するための図であり、第６図は、本発明に係るメサ構造の耐圧を説明するための図であり、第７図は、メサ角度と耐圧との関係を説明するための図であり、第８図は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第９図（Ａ）は、本発明に係る半導体装置の製造方法の工程の一断面を示す図であり、第９図（Ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１０図（Ａ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１０図（Ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１１図（Ａ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１１図（Ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１２図は、本発明の第２の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１３図は、本発明の第３の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１４図（Ａ）は、本発明の第３の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１４図（Ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１５図（Ａ）は、本発明の第３の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１５図（Ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法の工程を示す側面図であり、第１６図は、本発明の第３の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第１７図は、本発明の第２の実施形態に係る半導体装置の製造方法の他の例の断面を示す図であり、第１８図は、従来技術に係る半導体装置の断面を示す図であり、第１９図は、従来技術に係る半導体装置の断面を示す図であり、第２０図は、従来技術に係る半導体装置の断面を示す図である。
 符号の説明
１ 半導体基板 １０１ 半導体基板
２ 第１導電型半導体層（コレクタ領域） １０２ コレクタ領域
３ 第２導電型半導体層（ベース領域） １０２ａ 低濃度ｎ型半導体層
４ エミッタ領域 １０３ ベース領域
５ ｐｎ接合部 １０３ａ 高濃度ｐ型半導体層
６ メサ溝 １０４ エミッタ領域
７ 熱酸化膜 １０５ａ 曲率部
８ パッシベーション膜 １０５ｂ 平端部
９ コレクタ電極 １０６ メサ溝
１０ ベース電極 １０６ａ ガードリング
１１ エミッタ電極 １０７ 熱酸化膜
１２ 上部肩部 １０８ パッシベーション膜
１３ パッシベーション膜
１４ メサ角
１５ 電界集中部
１６ 熱酸化膜
１７ フォトレジスト膜
１８ 電極材料
１９ 樹脂
２０ アイランド
２１ ろう材
以下、本発明に係る半導体装置及びその製造方法について、図面を参照して詳細に説明する。なお、以下においては、半導体装置がバイポーラトランジスタである場合を例にして説明するが、半導体装置がダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ＧａｔｅＢｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であっても、本発明は同様に適用できる。つまり、半導体基板の主面と平行なｐｎ接合を有し、半導体基板の主面に対して垂直方向（膜厚方向）に電流経路が形成されるいわゆるディスクリートの能動素子が設けられる動作領域を有し、且つ高耐圧が要求されるような半導体装置であれば、本発明は同様に適用できる。
先ず、第１図を参照して、第１の実施形態に係る半導体装置の構造について説明する。第１図（Ａ）は半導体装置の断面図であり、第１図（Ｂ）は半導体装置の平面図である。尚第１図（Ｂ）においては、動作領域およびメサ溝の位置関係を概略的に示したものであり、表面の電極や動作領域の詳細は省略した。
第１図（Ａ）および第１図（Ｂ）を参照して、本実施形態の半導体装置は、半導体基板１と、第１導電型半導体層２と、第２導電型半導体層３と、ｐｎ接合部５と、第１の側面Ｓ１と、第２の側面Ｓ２と、第３の側面Ｓ３と、動作領域ＡＲとから構成される。
半導体基板１は、例えばｎ＋型シリコン半導体基板であり、その上に第１導電型半導体層（例えばｎ−型半導体層）２および第２導電型半導体層（例えばｐ型半導体層）３が積層され、ｎ−型半導体層２およびｐ型半導体層３によりｐｎ接合部５が形成される。
ｎ−型半導体層２は、第１の側面Ｓ１と、第１の側面Ｓ１より内側に設けられた第２の側面Ｓ２を有する。またｐ型半導体層３は、第３の側面Ｓ３を有する。また、第２の側面Ｓ２および第３の側面Ｓ３は、連続した平坦面でありすなわち一つの端面Ｅを構成する。
本実施形態の動作領域ＡＲは、ｐｎ接合部５を含んだｐ型半導体層３とｎ−型半導体層２の一部、および必要に応じてｐ型半導体層３表面に設けられた不純物拡散領域からなる。そして動作領域ＡＲは、ｐｎ接合部５に対して実質的に垂直な端面Ｅを有する。尚、実際には半導体基板１も電流経路となり、半導体装置の動作に寄与するが、ここでは端面Ｅで区画された領域を動作領域ＡＲとする。
より具体的に説明すると、バイポーラトランジスタは、ｎ＋型の半導体基板１上に形成されたｎ−型半導体層からなるコレクタ領域２と、コレクタ領域２の主表面に形成されたｐ型半導体層からなるベース領域３と、ベース領域３の主表面に形成されたｎ＋型のエミッタ領域４とから構成され、さらに、各領域に接続するコレクタ電極９、ベース電極１０、及びエミッタ電極１１が設けられる。尚、第１図では動作領域ＡＲの概略として、トランジスタの基本的な単位構成（セル）を示したが、実際には図示のセルが複数配置される。またｎ＋型半導体基板１もコレクタ領域の一部として機能する。
第１図（Ｂ）の如く、動作領域ＡＲの外周にメサ溝６が設けられる。メサ溝６は、ベース領域３とコレクタ領域２とからなるｐｎ接合部５に曲率部が形成されないように、ベース領域３外周に、ｐｎ接合部５よりも深くなるように形成される。
メサ溝６は、その側壁および底部によってベース領域（ｐ型半導体層）３およびコレクタ領域（ｎ−型半導体層）２の一部をメサ形状に区画または分離する溝であり、本実施形態では、異方性ドライエッチングにより形成したトレンチである。つまり第２の側面Ｓ２および第３の側面Ｓ３からなる端面Ｅは、メサ溝６の側壁である。
この結果、動作領域ＡＲのｐｎ接合部５は、平坦部のみからなる端面Ｅに対して実質的に垂直な面となる（第１図（Ａ）参照）。従って、バイポーラトランジスタに逆方向電圧を印加した際にｐｎ接合部５から広がる空乏層の内部電界は、ｐｎ接合部５の終端部付近においても端面Ｅに沿ってほぼ平行な方向に形成されるため、局部的な電界集中が発生しなくなる。
ここで、メサ溝６は、少なくともｐｎ接合部５を越える深さが要求されるが、本実施形態では、メサ溝６は、アスペクト比が高いトレンチにより形成されているため、メサ溝６を深くしても、メサ溝６の開口径は広がらない。つまり、エミッタ領域４、ベース領域３及びコレクタ領域２からなり端面Ｅで区画された動作領域ＡＲと、第１の側面Ｓ１を有するチップのチップサイズとの差を一定値に保つことができる。具体的には、メサ溝６は、例えば幅５０μｍ、深さ１００μｍ程度で形成される。
そして、ここではメサ溝６は、熱酸化膜７より覆われている。また、メサ溝６に、熱酸化膜７の上からパッシベーション膜８が埋め込まれている。パッシベーション膜８として、例えば、ポリイミドなどの熱硬化性樹脂が用いられる。なお、所望の耐圧に応じて、メサ溝６に熱酸化膜７を覆わず、直接にパッシベーション膜８を埋め込んでもよい。
次に、第２図を参照して、第２の実施形態に係る半導体装置の構造について説明する。
本実施形態と第１の実施形態とは、基本構造は同一であるが、異なる点は、メサ溝６に囲まれた動作領域ＡＲの外側の周辺領域が除かれて、各素子が分離されている点である。
前述したように、本発明では、メサ溝６は、トレンチにより形成されている。このため、メサ溝６の深さは、半導体基板１の機械的強度が保たれさえすれば、チップサイズによらず自由に設計可能である。このため、空乏層が、メサ溝６を確実に越えない深さまで、メサ溝６を深く形成することができ、十分な耐圧が得られる。
また、メサ溝６に埋め込まれたパッシベーション膜８によって、メサ溝の端部が露出することを確実に防止できる。
そして、斯かる形状であれば、第１の側面Ｓ１を有するチップのチップサイズは、端面Ｅを有する動作領域ＡＲのサイズとほぼ同等となるため、微細化に適している。
次に、第３図を参照して、第３の実施形態に係る半導体装置の構造について説明する。
本実施形態も、第１の実施形態と基本構造は同一であるが、異なる点は、メサ溝６の上部肩部１２のみが、曲率をもって緩やかに広がるように形成されている点である。
したがって、トレンチで形成することで微細化を実現したメサ溝６であっても、メサ溝６の開口部のみが広がるためパッシベーション膜８の塗布が容易となる。つまり本実施形態では、メサ溝６を覆うパッシベーション膜８の被覆性が向上するため、第１及び第２の実施形態と異なり、メサ溝６には、熱酸化膜７が形成されずに、直接パッシベーション膜８を被覆できる。なお、図示しないが、本実施形態においても、第２の実施形態と同様に、メサ溝６の部分で、各素子が分離されてもよい。
なお、本実施形態におけるメサ溝６は、上部肩部１２を除く箇所では、第１及び第２の実施形態と同様に、トレンチ形状であり、メサ溝６の深さによらず、その開口径は一定に保たれる。
また、第３の実施形態において、第１の実施形態と同様にメサ溝６の内壁に熱酸化膜７を形成してもよい。
続いて、以上述べてきた第１乃至第３の実施形態に係る半導体装置について、その耐圧特性について説明する。
第４図に示す如く、順メサ構造（ｐ型半導体層３の主面に対して垂直な面と、メサ溝６の側壁とでなす角であるメサ角１４ａが０°を大きく超える場合）では、ベース領域３の端部に電界集中部１５ａが発生する。ここで、ベース領域３は、高濃度のｐ型不純物が添加されているため、電界強度が強くなってしまう。そして、メサ溝６の表面（熱酸化膜７又はパッシベーション膜８）には、この電界と同等な電界がかかるため、耐圧が下がってしまう。
一方、第５図に示す如く、逆メサ構造（メサ角１４ｂが０°より低い場合）では、コレクタ領域２の端部で電界集中部１５ｂが発生する。ここで、ｐｎ接合部５の近傍に形成される空乏層をコレクタ領域２側に広げて耐圧を上げるべく、コレクタ領域２は、不純物濃度が低く形成される。このため、電界集中部１５ｂにおける電界強度は、順メサ構造の電界集中部１５ａよりも低くなる。そして、メサ溝６の表面（熱酸化膜７又はパッシベーション膜８）には、この電界と同等な電界がかかるため、順メサ構造よりも逆メサ構造では耐圧が高くなる。
また、第６図に示す如く、メサ溝６がトレンチで形成され、メサ角１４ｃが０°近傍である場合では、ｐｎ接合部５の端部で電界集中部１５ｃが発生する。そして、メサ溝６の表面（熱酸化膜７又はパッシベーション膜８）には、この電界と同等な電界がかかる。
ここで、この場合の電界強度を測定すると、逆メサ構造の電界集中部１４ｂにおける電界強度とほぼ同等であることがわかった。すなわち、本実施形態に係る半導体装置では、逆メサ構造と同等の耐圧が得られる。
以上をまとめると、メサ角度と耐圧との関係は、第７図のように示される。このように、メサ角１４が０°を境界として、耐圧に大きな変化が見られる。すなわち、耐圧を上げるには、少なくても電界集中部１５がベース領域３に集中しないようにすればよい。
そして、この条件を満たすには、メサ溝６は、深さ方向に全て急峻になる必要はなく、少なくともｐｎ接合部５において、メサ角１４が０°となればよい。すなわち、第６図の如くｐｎ接合部５を含む動作領域ＡＲの端面Ｅが、少なくともｐｎ接合部５に対して実質的に垂直（好適にはメサ角１４が０°）の場合には、ｐｎ接合部５から広がる空乏層内部の電界は、メサ溝６の側壁に沿ってほぼ平行な方向に形成される。つまりベース領域３での電界集中を緩和して、耐圧を向上させることができる。
したがって、第３の実施形態に係る半導体装置では、メサ溝６の上部肩部１２が曲率をもって緩やかに広がっているが、ｐｎ接合部５に対して端面Ｅが実質的に垂直であるためその耐圧は、第１及び第２の実施形態と同等である。さらに、第３の実施形態に係る半導体装置では、メサ溝６が熱酸化膜７でなくポリイミドなどのパッシベーション膜８により直接覆われるため、パッシベーション膜８の材料を変えることで、耐圧を自由に設計できる。
更にエッチングのダメージを受けることなどにより、ｐ型半導体層（ベース領域）３はｎ−型半導体層（コレクタ領域）２に比べて外部要因の影響で反転しやすい場合がある。そのような場合は、ｐ型半導体層３の第３の側面Ｓ３付近の不純物濃度を若干高めておこくとよい。
続いて、第１の実施形態に係る半導体装置の製造方法について説明する。
第１工程（第８図）：半導体基板上に第１導電型半導体層を設けた基板を用意し、第１導電型半導体層上に第２導電型半導体層を形成して動作領域を形成する工程。
先ず、第８図に示すように、２００μｍ程度の厚さのｎ＋型の半導体基板１上に、例えばエピタキシャル成長などによりｎ−型半導体層を積層し、コレクタ領域２を形成する。なお、コレクタ領域２の必要とされる膜厚によっては、コレクタ領域２は、イオン注入により形成されてもよい。ここで、コレクタ領域２は、ｐｎ接合部５の近傍に形成される空乏層をコレクタ領域２側に広げて耐圧を上げるべく不純物濃度を低くする必要がある。そして、コレクタ領域２上にｐ型半導体層からなるベース領域３を形成する。なお、ベース領域３のｐｎ接合部５近傍における電界強度を下げるべく、ベース領域３は、ｐｎ接合部５近傍では不純物濃度が低くなるように形成されてもよい。その後、ベース領域３の所定領域にｎ型不純物をイオン注入して、エミッタ領域４を形成する。
これにより、コレクタ領域２の一部、ベース領域３、エミッタ領域４からなる動作領域ＡＲを形成する。尚、図示は省略するが、動作領域ＡＲの表面には動作領域ＡＲを形成するために設けられた絶縁膜等が適宜残存している。
また、ｎ＋型半導体基板１もコレクタ領域として機能するが、以下ｎ−型半導体層をコレクタ領域２と称して説明する。
次に、第９図（Ａ）に示すように、全面に熱酸化膜１６を形成し、ベース電極１０及びエミッタ電極１１に対応する位置に開口部を有したフォトレジスト膜１７ａを形成する。そして、フォトレジスト膜１７ａをマスクに熱酸化膜１６をエッチングする。その後、フォトレジスト膜１７ａを除去する。
第９図（Ｂ）を参照して、全面にＡｌ等の電極材料１８をスパッタ法等により堆積し、全面に新たなフォトレジスト膜１７ｂを形成する。その後フォトレジスト膜１７ｂを、ベース電極１０及びエミッタ電極１１に対応する位置に残存するようにパターニングし、フォトレジスト膜１７ｂをマスクに電極材料１８をエッチングして、ベース電極１０及びエミッタ電極１１を形成する。
第２工程（第１０図）：動作領域の外周端に位置し、第２導電型半導体層の表面から第１導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程。
まず、第１０図（Ａ）を参照して、フォトレジスト膜１７ｂを除去した後新たにフォトレジスト膜１７ｃを形成し、動作領域ＡＲの周囲に開口部を有するようにフォトレジスト膜１７ｃパターンニングする。その後、フォトレジスト膜１７ｃをマスクにしてエッチングを行い、フォトレジスト膜１７ｃの開口部から露出した熱酸化膜１６を除去する。
次に、第１０図（Ｂ）に示すように、フォトレジスト膜１７ｃおよび熱酸化膜１６をマスクにして、ｐ型半導体層３およびｎ−型半導体層２を異方性エッチングしてトレンチを掘り、メサ溝６を形成する。
メサ溝６は動作領域ＡＲの外周端に位置し、動作領域ＡＲをメサ形状に区画または分離する。すなわちメサ溝６の側壁は動作領域ＡＲの端面となる（第１図参照）。
異方性エッチングとして、例えば、ＣＦ系及びＨＢｒ系ガスによるドライエッチングが使用される。ここで、メサ溝６は、少なくともｐｎ接合部５をよりも深く、且つ、空乏層がメサ溝５を越えないように深く形成される。本実施形態では、メサ溝６は、ほぼ垂直に掘られるため、メサ溝６を深く形成しても、チップサイズは、動作領域ＡＲとほぼ同等となる。
なお、メサ溝６が、ドライエッチングにより形成されていると、メサ溝６の表面が荒れている場合が多い。そして、このメサ溝６の表面が荒れていると、リーク電流を引き起こす原因となる。そこで、メサ溝６の表面に対してウェットエッチングを行い、荒れた表面だけを取り除く。なお、このウェットエッチングでは、メサ溝６のうち、少なくともｐｎ接合部５の近傍における形状は殆ど形状が変化しない。つまり、ウェットエッチングを行っても、メサ溝６とｐｎ接合部５との成す角は実質的に９０度が保たれる。ウェットエッチングの際、メサ溝６の上部近傍ではメサ溝６の深さ方向によるエッチングの進行速度が大きく異なるが、メサ溝６のｐｎ接合部５の近傍ではエッチング液に晒される度合に差異は殆どなくエッチングの進行速度は実質同等だからである。
第３工程（第１１図）：トレンチ内を絶縁膜で被覆する工程。
まず第１１図（Ａ）の如く、フォトレジスト膜１７ｃを除去し、全面に熱酸化膜７を形成する。これにより、トレンチ７内壁に熱酸化膜７が形成される。
更に、第１１図（Ｂ）の如く、熱酸化膜７が覆われたメサ溝６を埋め込むように、パッシベーション膜８を形成する。
その後、第１図に示すように、半導体基板の裏面側からＡｌ等のコレクタ電極９を形成して、第１の実施形態に係る半導体装置が完成する。
以上、本実施形態に係る半導体装置の製造方法では、メサ溝６は、トレンチにより形成されているため、チップサイズを大きくすることなくメサ溝６をｐｎ接合部５よりも深く形成することができる。
続いて、第２の実施形態に係る半導体装置の製造方法について説明する。
先ず、第１の実施形態に係る半導体装置の製造方法と同様の第１工程から第３工程を経て、第１図に示す構造を形成する。
次に、第１２図に示すように、メサ溝６に対応してダイシングラインＤＳでダイシングを行い、メサ溝６で各素子を分離する。この場合、チップサイズが動作領域ＡＲのサイズと同程度になる。なお、第２の実施形態では、空乏層が下側からメサ溝６をこえると、チップ端に露出してしまう。したがって、本実施形態では、メサ溝６は、空乏層の広がりを考慮して深く形成される必要がある。この点、本発明では、メサ溝６がトレンチにより形成されているため、メサ溝６の深さを深くしても、チップサイズは大きくならない。
続いて、第３の実施形態に係る半導体装置の製造方法について説明する。
先ず、第１の実施形態に係る半導体装置の製造方法と同様の第１の工程を経た後、第２工程（第１０図参照）において異方性ドライエッチングによりトレンチを形成する。
これにより第１３図に示す構造を形成する。なお、本実施形態では、この時点においては、メサ溝６は、所望の深さよりも浅くなるように形成される。
次に、第１４図（Ａ）の如く、メサ溝６の上部肩部１２近傍に開口部を有した新たなフォトレジスト膜１７ｄを形成する。その後、フォトレジスト膜１７ｄをマスクにエッチングを行い、上部肩部１２近傍の熱酸化膜１６のみ除去する。
次に、第１４図（Ｂ）の如くフォトレジスト膜１７ｄおよび熱酸化膜１６をマスクにして、追加の異方性エッチングを行う。すると、メサ溝６は、所望の深さに形成されると共に、メサ溝６の上部肩部１２では、エッチング速度が速いために、この部分は、曲率をもって緩やかに形成される。なお、この場合にも、メサ溝６の表面の荒れた部分を除去すべく、ウェットエッチングを追加してもよい。
次に、第３工程において、トレンチ内に絶縁膜を形成する。
すなわち第１５図（Ａ）を参照して、フォトレジスト膜１７ｄを除去し、パッシベーション膜８を塗布する。本実施形態では、トレンチ（メサ溝６）に沿ってトレンチ内に熱硬化性樹脂ペースト８ａを注入塗布し、パッシベーション膜を形成する。
第１５図（Ｂ）はウエハＷに対する熱硬化性樹脂ペーストの注入塗布を示す概略図である。尚、熱硬化性樹脂ペーストの塗布方法を示すものであり、ウエハＷとノズルＮの大きさの縮尺は実際とは異なっている。
このようにウエハＷの上方に、所定のギャップＧ（例えば４０μｍ程度）を設けて配置したディスペンサー（不図示）を配置し、ディスペンサー内に熱硬化性樹脂ペースト８ａを充填する。そしてノズルＮをトレンチに沿って移動させながら、所定の圧力でトレンチ内に熱硬化性樹脂ペースト８ａを注入し、塗布（ディスペンス塗布）する。トレンチは、基板の平面パターンにおいて、例えば格子状またはストライプ状に形成されており、これに沿ってノズルＮを移動させる。
熱硬化性樹脂ペーストは、例えば熱硬化性ポイミドペーストである。熱硬化性樹脂ペースト８ａの粘度は例えば１２０Ｐａ・ｓ程度である。
その後第１６図の如く、熱硬化を行い、メサ溝６内に埋め込まれたパッシベーション膜８を形成する。更にｎ＋型半導体基板１の裏面に金属層を形成してコレクタ電極９を形成し、第３図に示す構造を得る。
本実施形態のメサ溝６はトレンチにより形成され、微細化が図られている。このようなメサ溝６の場合に、従来の如くガラスペーストをスピンコートにより塗布（ペースト塗布）すると、特にメサ溝６が深い場合には内部の塗布が不十分となり、パッシベーション膜としての機能を十分に果たせない場合がある。また、ガラスペーストをスピンコートする方法では、塗布後に乾燥、露光、現像の工程が必要となり、製造工程も複雑となる。
しかし、本実施形態では、トレンチに沿って熱硬化性樹脂ペーストを注入しながら塗布するため（第１５図参照）、微細化され且つ深いメサ溝６であっても、内部まで十分に塗布することができる。
更に、熱硬化性樹脂ペーストはディスペンス塗布後に熱硬化を行うのみでよいので、従来のガラスペーストをスピンコートする場合と比較して、製造工程数を低減することができる。
更に、メサ溝６の上部肩部１２が曲率をもって緩やかに形成されている。このため、メサ溝６内部へのディスペンス塗布が更に容易となり、メサ溝６においても、パッシベーション膜８は、良好に被覆される。
尚、第３の実施形態の他の製造方法として、メサ溝６の上部肩部１２は、ダメージ層除去のウェットエッチングの条件を適宜選択することによっても、曲率をもって緩やかに形成することができる。
すなわち、第３の実施形態の第２工程において、トレンチの幅に開口したマスクを設けて異方性エッチングを行い、所望の深さのトレンチを形成する。これにより第１３図に示す構造が得られるが、この場合トレンチの深さは、所望のメサ溝６の深さまでエッチングする。
その後、トレンチ内のダメージ層を除去するウェットエッチングを行う。このとき、ウェットエッチングの条件を適宜選択することにより、第１４図の如く、メサ溝６の上部肩部１２を所定の曲率をもった形状に形成することができる。つまり、メサ溝６の上部肩部１２は、メサ溝６の底部よりエッチング液に晒され易く、エッチングが進行するため、所定の曲率を持った形状に形成される。
この方法では、追加の異方性エッチングを行うことなく、ダメージ層の除去と、メサ溝６の上部肩部１２の丸め処理を同一のウェットエッチング工程で行うことができる。
以上、本実施形態に係る半導体装置の製造方法では、メサ溝６の上部肩部１２が曲率をもって緩やかに形成される。このため、メサ溝６は、パッシベーション膜８が良好に被覆されるため、第１の実施形態の如く熱酸化膜７で覆われなくてもよい。さらに、メサ溝６は、ｐｎ接合部５近傍においては、第１及び第２の実施形態に係る半導体装置と同様に、メサ角が０°となっているため、ｐｎ接合部５の端部での電界集中を抑制できる。
尚、図示は省略するが、上記に示した第３の実施形態の製造方法において、第１の実施形態の第１１図（Ａ）の如く、トレンチ（メサ溝６）形成後に熱酸化膜７を形成し、その後熱硬化性樹脂ペースト１３をディスペンス塗布してもよい。
また、第３の実施形態に係る半導体装置は、以下に示すように形成されてもよい。
すなわち、先ず、第１の実施形態に係る半導体装置の製造方法と同様の第１の工程を経て、第２工程において、第１０図（Ａ）に示す構造を形成する。
次に、第１０図（Ｂ）に示すように、熱酸化膜１６およびフォトレジスト膜１７ｃをマスクにして、ベース領域３をボッシュプロセスによりエッチングする。ここで、ボッシュプロセスとは、主にＳＦ６ガスを用いたプラズマエッチング工程と、主にＣ４Ｆ８ガスを用いたプラズマデポジション工程とを交互に繰り返すことにより、高い選択比を保持し、高異方性エッチングを可能にする手法であり、これにより基板を垂直に深くエッチングすることができる。ここで、図示しないが、ボッシュプロセスでは、メサ溝６の内壁面に波状の荒れた形状が生じている。このような、ボッシュプロセスにより形成されたメサ溝６に対して、さらにドライエッチングを行い、メサ溝の内壁を平坦化する。このとき、メサ溝６の上部型部１２のエッチング速度が速いため、メサ溝６の上部肩部１２では、エッチング速度が速いために、この部分は、曲率をもって緩やかに形成される。
その後、第３の実施形態に係る半導体装置の製造方法と同様の第３工程を行う。
以上、ボッシュプロセスを用いることで、メサ角を０°にさらに近づくため、微細化、高耐圧化に好適である。しかも、ボッシュプロセスにより形成されたメサ溝６に対して、さらにドライエッチングを行うことで、メサ溝６の内壁が平坦化され、且つメサ溝６の上部肩部１２が、曲率をもって緩やかに形成されるため、パッシベーション膜８の被覆性が向上する。
また、第２の実施形態では、第１７図に示す如く、樹脂１９がポッティングされて、半導体装置がモールドされると、樹脂１９は、メサ溝６の部分では、パッシベーションとして機能するため、メサ溝６だけを覆うパッシベーション膜８を形成する工程を不要にすることができる。なお、第１７図において、コレクタ電極９は、ろう材２１により、アイランド部２０に搭載されていが、アイランド部２０の形状は、半導体装置の種類に応じて適宜変更される。そして、ベース電極１０及びエミッタ電極１１は、例えば、不図示のワイヤ等により、リードに接続される。
尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく請求の範囲によって示され、さらに請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記各実施形態では、半導体装置がバイポーラトランジスタである場合を例にして説明した。しかしながら、本発明はこれに限定されず、半導体装置がダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴであっても、本発明は同様に適用できる。つまり、半導体基板の膜厚方向に対してｐｎ接合を有し、且つ高耐圧が要求されるような半導体装置であれば、本発明は同様に適用できる。
尚、ＭＯＳＦＥＴの場合の動作領域ＡＲは、ｎ＋型半導体基板１の上に設けられこれと共にドレイン領域を構成するｎ−型半導体層２とチャネル領域となるｐ型半導体層３を有し、これらのｐｎ接合部５とチャネル領域３に形成されたＭＯＳトランジスタのセルから構成される。
また、ダイオードの場合の動作領域ＡＲは、カソードとなるｎ−型半導体層２とアノードとなるｐ型半導体層３およびこれらのｐｎ接合部５から構成される。
また、第１及び第２実施形態では、メサ溝６は、熱酸化膜７及びパッシベーション膜８に覆われていた。しかしながら、本発明はこれに限定されず、所望の耐圧に応じて、メサ溝６は、熱酸化膜７にのみ覆われていてもよい。
また、図１（Ｂ）に示すように、上記実施形態では、メサ溝６は平面視で矩形をなすように形成されていた。しかしながら、本発明はこれに限定されない。例えば、平面視において、メサ溝６の４角が曲率をもって形成されていてもよい。

Claims (12)

  1. 半導体基板と、
    該半導体基板上に設けられ、第１の側面および該第１の側面より内側の第２の側面を有する第１導電型半導体層と、
    該第１導電型半導体層上に設けられ、第３の側面を有する第２導電型半導体層と、を具備し、
    前記第１導電型半導体層と前記第２導電型半導体層により形成されるｐｎ接合部を含む動作領域は、前記第２の側面および前記第３の側面を一つの端面とし、該端面は前記ｐｎ接合部に対して実質的に垂直な面となることを特徴とする半導体装置。
  2. 前記端面は、前記第２導電型半導体層の表面付近において湾曲して該第２導電型半導体層の表面に連続することを特徴とする請求の範囲第１項に記載の半導体装置。
  3. 前記端面は、パッシベーション膜により覆われていることを特徴とする請求の範囲第１項に記載の半導体装置。
  4. 前記端面は、前記第２導電型半導体層の表面から前記第１導電型半導体層に達する深さに設けられたトレンチの側壁であることを特徴とする請求の範囲第１項から請求の範囲第３項のいずれかに記載の半導体装置。
  5. 半導体基板上に第１導電型半導体層を設けた基板を用意し、前記第１導電型半導体層上に第２導電型半導体層を形成して、動作領域を形成する工程と、
    該動作領域の外周端に位置し、前記第２導電型半導体層の表面から前記第１導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程と、
    前記トレンチ内を絶縁膜で被覆する工程と、を有することを特徴とする半導体装置の製造方法。
  6. 前記トレンチの表面を取り除くために、ウェットエッチングを行うことを特徴とする請求の範囲第５項に記載の半導体装置の製造方法。
  7. 前記ウェットエッチングにより、前記トレンチの上部肩部分が曲率をもって緩やかに広がるように加工することを特徴とする請求の範囲第６項に記載の半導体装置の製造方法。
  8. 前記トレンチに対して、さらに異なる異方性エッチングを行い、前記トレンチの上部肩部分が曲率をもって緩やかに広がるように加工する工程を有することを特徴とする請求の範囲第５項または請求の範囲第６項に記載の半導体装置の製造方法。
  9. 前記絶縁膜は、熱処理により形成された熱酸化膜であることを特徴とする請求の範囲第５項に記載の半導体装置の製造方法。
  10. 前記絶縁膜は、パッシベーション膜であり該パッシベーション膜を前記トレンチを覆うように形成する工程を有することを特徴とする請求の範囲第５項または請求の範囲第９項に記載の半導体装置の製造方法。
  11. 少なくても前記トレンチを覆うように、樹脂によりモールドする工程を有することを特徴とする請求の範囲第９項に記載の半導体装置の製造方法。
  12. 前記トレンチに沿って熱硬化性樹脂ペーストを注入塗布し、前記パッシベーション膜を形成することを特徴とする請求の範囲第１０項に記載の半導体装置の製造方法。
JP2008538787A 2006-10-13 2007-10-12 半導体装置及びその製造方法 Pending JPWO2008044801A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006280556 2006-10-13
JP2006280556 2006-10-13
PCT/JP2007/070399 WO2008044801A1 (fr) 2006-10-13 2007-10-12 Dispositif semiconducteur et procédé de fabrication de celui-ci

Publications (1)

Publication Number Publication Date
JPWO2008044801A1 true JPWO2008044801A1 (ja) 2010-02-18

Family

ID=39282985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538787A Pending JPWO2008044801A1 (ja) 2006-10-13 2007-10-12 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20100044839A1 (ja)
JP (1) JPWO2008044801A1 (ja)
WO (1) WO2008044801A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080893A (ja) * 2011-09-21 2013-05-02 Toshiba Corp 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2010062377A (ja) * 2008-09-04 2010-03-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP6317694B2 (ja) * 2015-03-16 2018-04-25 株式会社東芝 半導体装置
US10020362B2 (en) 2015-09-04 2018-07-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN106098791A (zh) * 2016-06-16 2016-11-09 杭州赛晶电子有限公司 U型蚀刻直角台面硅二极管及其硅芯和制备方法
JP2019153742A (ja) * 2018-03-06 2019-09-12 サンケン電気株式会社 半導体装置
US20210233873A1 (en) * 2018-11-19 2021-07-29 Mitsubishi Electric Corporation Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108538A (ja) * 1985-10-31 1987-05-19 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体集積回路構造体
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JPH098274A (ja) * 1995-06-26 1997-01-10 Rohm Co Ltd 半導体装置およびその製法
JPH09501270A (ja) * 1993-08-09 1997-02-04 クリー・リサーチ・インコーポレイテッド 炭化ケイ素サイリスタ
JP2006100694A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd メサ型半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772577A (en) * 1972-02-10 1973-11-13 Texas Instruments Inc Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making
JPH1140797A (ja) * 1997-05-19 1999-02-12 Matsushita Electron Corp 半導体装置及びその製造方法
US20060063338A1 (en) * 2004-09-20 2006-03-23 Lsi Logic Corporation Shallow trench isolation depth extension using oxygen implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108538A (ja) * 1985-10-31 1987-05-19 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体集積回路構造体
JPH09501270A (ja) * 1993-08-09 1997-02-04 クリー・リサーチ・インコーポレイテッド 炭化ケイ素サイリスタ
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JPH098274A (ja) * 1995-06-26 1997-01-10 Rohm Co Ltd 半導体装置およびその製法
JP2006100694A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd メサ型半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080893A (ja) * 2011-09-21 2013-05-02 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20100044839A1 (en) 2010-02-25
WO2008044801A1 (fr) 2008-04-17

Similar Documents

Publication Publication Date Title
JPWO2008044801A1 (ja) 半導体装置及びその製造方法
US9818860B2 (en) Silicon carbide semiconductor device and method for producing the same
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5671966B2 (ja) 半導体装置の製造方法および半導体装置
JP6885101B2 (ja) 半導体装置
US20210028305A1 (en) Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area
JP6911941B2 (ja) 半導体装置
US20180026129A1 (en) Trench Edge Termination Structure for Power Semiconductor Devices
JP2008182054A (ja) 半導体装置
JP2001168327A (ja) 半導体装置とそれを用いたパワースイッチング駆動システム
JP2010062377A (ja) 半導体装置及びその製造方法
US10026833B2 (en) Semiconductor device and semiconductor device manufacturing method
US9059147B1 (en) Junction barrier schottky (JBS) with floating islands
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
CN111200008A (zh) 超结器件及其制造方法
JP4274771B2 (ja) 半導体装置
CN104733301A (zh) 用于制造具有斜切边缘终止的半导体器件的方法
TW201635537A (zh) 半導體裝置
JP2003086800A (ja) 半導体装置及びその製造方法
US9406745B2 (en) Method of manufacturing super junction for semiconductor device
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP2004039655A (ja) 半導体装置
US20170012136A1 (en) Semiconductor device and manufacturing method thereof
KR102050551B1 (ko) 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법
JP2008283030A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131217