JPH10294473A - 面実装型半導体装置及びその製造方法 - Google Patents
面実装型半導体装置及びその製造方法Info
- Publication number
- JPH10294473A JPH10294473A JP9100023A JP10002397A JPH10294473A JP H10294473 A JPH10294473 A JP H10294473A JP 9100023 A JP9100023 A JP 9100023A JP 10002397 A JP10002397 A JP 10002397A JP H10294473 A JPH10294473 A JP H10294473A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- electrode
- semiconductor
- lead electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】半田を用いてリード電極を形成する面実装型半
導体装置において、リード電極の電界効果による電界集
中により、耐圧低下，リーク電流の増大が生じる。 【解決手段】リード電極２２の電位が半導体表面の電界
集中を起こさないよう、引出部以外のリード電極周辺部
が半導体ペレットより小さくなる形状とし、引出部のリ
ード電極と半導体ペレットの間隔ｔi としては、その間
に介在する樹脂４０と基板半導体およびリード電極で構
成されるＭＩＳ構造のしきい値電圧が定格耐圧以上とな
るよう、広くした構造とする。 【効果】阻止状態での電圧−電流特性がハードになり、
高耐圧，低リーク電流、かつ高信頼の面実装型半導体装
置が得られる。
導体装置において、リード電極の電界効果による電界集
中により、耐圧低下，リーク電流の増大が生じる。 【解決手段】リード電極２２の電位が半導体表面の電界
集中を起こさないよう、引出部以外のリード電極周辺部
が半導体ペレットより小さくなる形状とし、引出部のリ
ード電極と半導体ペレットの間隔ｔi としては、その間
に介在する樹脂４０と基板半導体およびリード電極で構
成されるＭＩＳ構造のしきい値電圧が定格耐圧以上とな
るよう、広くした構造とする。 【効果】阻止状態での電圧−電流特性がハードになり、
高耐圧，低リーク電流、かつ高信頼の面実装型半導体装
置が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に高耐圧で高信頼を有する面実装型半導体装置に
関する。
り、特に高耐圧で高信頼を有する面実装型半導体装置に
関する。
【０００２】
【従来の技術】メサ型半導体装置（少なくとも１個のｐ
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）を高耐圧化
するために従来から種々の技術が提案されている。
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）を高耐圧化
するために従来から種々の技術が提案されている。
【０００３】例えば、メサ型の半導体装置の高耐圧化に
関する従来技術として、特開昭60−186071号公報に記載
された技術が知られている。この従来技術は、メサ溝内
壁をガラスで被覆した半導体装置の製造方法において、
メサ溝を形成した後に熱処理等により、ｐｎ接合部を当
初の位置より移動させることにより、高耐圧が得られる
とされている。
関する従来技術として、特開昭60−186071号公報に記載
された技術が知られている。この従来技術は、メサ溝内
壁をガラスで被覆した半導体装置の製造方法において、
メサ溝を形成した後に熱処理等により、ｐｎ接合部を当
初の位置より移動させることにより、高耐圧が得られる
とされている。
【０００４】さらに、メサ型の半導体装置の高耐圧化に
関する他の従来技術として、特開平7−221049 号公報に
記載された技術が知られている。この従来技術は、一定
の幅内に隣接する２つのメサ溝の中間に凸状の部分を設
け、この凸状の部分が半導体基板の表面よりも低くなる
ようにエッチングにより形成することにより、ダイシン
グ時にガラス内部にクラックが入らないようにでき、信
頼性と高耐圧化が図れるものとされている。
関する他の従来技術として、特開平7−221049 号公報に
記載された技術が知られている。この従来技術は、一定
の幅内に隣接する２つのメサ溝の中間に凸状の部分を設
け、この凸状の部分が半導体基板の表面よりも低くなる
ようにエッチングにより形成することにより、ダイシン
グ時にガラス内部にクラックが入らないようにでき、信
頼性と高耐圧化が図れるものとされている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、ダイオードに逆バイアス電圧が印加される
阻止状態において、メサ部分の半導体端面での電界集中
による耐圧低下やリーク電流増大に関する問題について
は考慮されていなかった。
来技術では、ダイオードに逆バイアス電圧が印加される
阻止状態において、メサ部分の半導体端面での電界集中
による耐圧低下やリーク電流増大に関する問題について
は考慮されていなかった。
【０００６】本発明の目的は、従来の半導体装置の問題
点を解決した面実装型半導体装置を提供することにあ
る。
点を解決した面実装型半導体装置を提供することにあ
る。
【０００７】本発明の目的を具体的に言えば、高い逆方
向電圧が印加された阻止状態でのリーク電流が低減で
き、高耐圧が可能な面実装半導体装置を提供することに
ある。
向電圧が印加された阻止状態でのリーク電流が低減で
き、高耐圧が可能な面実装半導体装置を提供することに
ある。
【０００８】
【課題を解決するための手段】かかる目的を達成するた
めに本発明は、一対の主表面を有し、第１導電型の半導
体基板となる第１半導体領域の一方の主表面から基板と
反対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される半導体基体において、第２半導体領域
の露出面に第１電極が形成され、第３半導体領域の露出
面に第２電極が形成され、第１電極に半田を介して第１
リード電極が接続され、第２電極に半田を介して第２リ
ード電極が接続され、一方の主表面から見た第１リード
電極と半導体基体の重なる部分の面積が半導体基体の面
積より小さくなるようにし、半導体基体端面で第１リー
ド電極による電界効果で電界集中を防止するようにした
ものである。
めに本発明は、一対の主表面を有し、第１導電型の半導
体基板となる第１半導体領域の一方の主表面から基板と
反対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される半導体基体において、第２半導体領域
の露出面に第１電極が形成され、第３半導体領域の露出
面に第２電極が形成され、第１電極に半田を介して第１
リード電極が接続され、第２電極に半田を介して第２リ
ード電極が接続され、一方の主表面から見た第１リード
電極と半導体基体の重なる部分の面積が半導体基体の面
積より小さくなるようにし、半導体基体端面で第１リー
ド電極による電界効果で電界集中を防止するようにした
ものである。
【０００９】さらに、第１リード電極として、一方の主
表面から見た第１リード電極と半導体基体のｐｎ接合面
の重なる部分の面積が半導体基体のｐｎ接合面の面積よ
り小さくしたり、一方の主表面から見た第１リード電極
と４角形の形を有する半導体基体の一辺の第１リード電
極の引出部の重なる部分以外の３辺が半導体基体の周囲
より内部にあるようにしたり、あるいは一方の主表面か
ら見た第１リード電極の引出部と４角形の形を有する半
導体基体の一辺とが重なる部分以外の３辺において、第
１リード電極の外周が少なくとも半導体基体のｐｎ接合
終端部より内部にある箇所を有するようにしたものであ
る。
表面から見た第１リード電極と半導体基体のｐｎ接合面
の重なる部分の面積が半導体基体のｐｎ接合面の面積よ
り小さくしたり、一方の主表面から見た第１リード電極
と４角形の形を有する半導体基体の一辺の第１リード電
極の引出部の重なる部分以外の３辺が半導体基体の周囲
より内部にあるようにしたり、あるいは一方の主表面か
ら見た第１リード電極の引出部と４角形の形を有する半
導体基体の一辺とが重なる部分以外の３辺において、第
１リード電極の外周が少なくとも半導体基体のｐｎ接合
終端部より内部にある箇所を有するようにしたものであ
る。
【００１０】また、第１リード電極と半導体基体の周辺
部が重なる部分において、半導体基体端面で第１リード
電極による電界効果で電界集中が生じるのを一層確実に
防止するように、半導体基体の第１リード電極とメサ部
の第１半導体領域との間の絶縁物中の電圧降下を大きく
し、第１リード電極、該絶縁物とメサ部の第１半導体領
域構造でのしきい値電圧が半導体装置の定格耐圧以上と
なるようにしたものである。
部が重なる部分において、半導体基体端面で第１リード
電極による電界効果で電界集中が生じるのを一層確実に
防止するように、半導体基体の第１リード電極とメサ部
の第１半導体領域との間の絶縁物中の電圧降下を大きく
し、第１リード電極、該絶縁物とメサ部の第１半導体領
域構造でのしきい値電圧が半導体装置の定格耐圧以上と
なるようにしたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１２】（実施例１）図１は本発明の面実装型半導
体装置の一実施例を示す断面図である。図において、１
はシリコン基板として用いた面方位が（１１１）、抵抗
率が３５〜４５Ωcmのｎ型半導体領域であり、一方の主
表面には表面不純物濃度が１×１０19／cm2 以上のＢ
（ボロン）を４０±５μｍの深さにイオン打ち込み法あ
るいはボロンナイトライドを拡散源とした熱拡散法によ
る高不純物濃度のｐ+ 型半導体領域２が形成され、他方
の主表面には表面不純物濃度が１×１０20／cm2 以上の
Ｐ（リン）を４５±１０μｍの深さにイオン打ち込み法
あるいは次亜塩素酸リンを用いた高不純物濃度のｎ+ 型
半導体領域３が形成され、一方の主表面から所定の領域
にｐｎ接合が露出するよう通常の熱酸化とホトリソグラ
フィにより一方の主表面の酸化膜の一部を除去した後、
Ｕ０１エッチャントで約６０μｍエッチングしｐ+ 型半
導体領域２とｎ型半導体領域１からなるｐｎ接合が露出
するようにメサ溝が設けられ、このメサ部にスクリーン
印刷法によりペースト状の鉛系ガラス（主成分：Ｐｂ
Ｏ，ＳｉＯ2 ，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガ
ラス焼成として酸素雰囲気中で７８０〜８５０℃、４０
分の熱処理をしたガラス被膜５が形成されている。ま
た、アノード層となるｐ+ 型半導体領域２にはアノード
電極２０が、カソード層となるｎ+ 型半導体領域３には
カソード電極３０がそれぞれガラス被膜５が形成された
後に、無電解ニッケルめっきあるいはＣｒ−Ｎｉ−Ａｇ
蒸着によりオーミック接触して形成されている。
体装置の一実施例を示す断面図である。図において、１
はシリコン基板として用いた面方位が（１１１）、抵抗
率が３５〜４５Ωcmのｎ型半導体領域であり、一方の主
表面には表面不純物濃度が１×１０19／cm2 以上のＢ
（ボロン）を４０±５μｍの深さにイオン打ち込み法あ
るいはボロンナイトライドを拡散源とした熱拡散法によ
る高不純物濃度のｐ+ 型半導体領域２が形成され、他方
の主表面には表面不純物濃度が１×１０20／cm2 以上の
Ｐ（リン）を４５±１０μｍの深さにイオン打ち込み法
あるいは次亜塩素酸リンを用いた高不純物濃度のｎ+ 型
半導体領域３が形成され、一方の主表面から所定の領域
にｐｎ接合が露出するよう通常の熱酸化とホトリソグラ
フィにより一方の主表面の酸化膜の一部を除去した後、
Ｕ０１エッチャントで約６０μｍエッチングしｐ+ 型半
導体領域２とｎ型半導体領域１からなるｐｎ接合が露出
するようにメサ溝が設けられ、このメサ部にスクリーン
印刷法によりペースト状の鉛系ガラス（主成分：Ｐｂ
Ｏ，ＳｉＯ2 ，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガ
ラス焼成として酸素雰囲気中で７８０〜８５０℃、４０
分の熱処理をしたガラス被膜５が形成されている。ま
た、アノード層となるｐ+ 型半導体領域２にはアノード
電極２０が、カソード層となるｎ+ 型半導体領域３には
カソード電極３０がそれぞれガラス被膜５が形成された
後に、無電解ニッケルめっきあるいはＣｒ−Ｎｉ−Ａｇ
蒸着によりオーミック接触して形成されている。
【００１３】１００はこのような構成を有するｎ型半導
体領域１，ｐ+ 型半導体領域２，ｎ+ 型半導体領域３，
アノード電極２０、及びカソード電極３０，ガラス被膜
５からなる半導体ペレットである。
体領域１，ｐ+ 型半導体領域２，ｎ+ 型半導体領域３，
アノード電極２０、及びカソード電極３０，ガラス被膜
５からなる半導体ペレットである。
【００１４】アノード電極２０に第１半田２１を介し
て、第１リード電極となるアノード側リード電極２２が
接続され、カソード電極３０に第２半田３１を介して、
第２リード電極となるカソード側リード電極３２が接続
されている。４０は半導体ペレット１００を完全にモー
ルドするためのエポキシ系の樹脂である。
て、第１リード電極となるアノード側リード電極２２が
接続され、カソード電極３０に第２半田３１を介して、
第２リード電極となるカソード側リード電極３２が接続
されている。４０は半導体ペレット１００を完全にモー
ルドするためのエポキシ系の樹脂である。
【００１５】図２は本発明の面実装型半導体装置による
第１実施例を示す一方の主表面から見た平面図である。
図中の符号の意味は図１で説明したのと同様であり、こ
こでは説明を省略する。アノード電極２０，アノード側
リード電極２２，カソード側リード電極３２，ガラス被
膜５、さらに第１半導体領域と第２半導体領域からなる
ｐｎ接合端７を示している。なお、第１リード電極２２
の内、アノード電極２０のほぼ中央部では、半田を用い
たアノード電極２０との接続を容易にするため、下に凸
の形状をした箇所を２２ａで示し、上部に位置する箇所
を２２ｂで示している。
第１実施例を示す一方の主表面から見た平面図である。
図中の符号の意味は図１で説明したのと同様であり、こ
こでは説明を省略する。アノード電極２０，アノード側
リード電極２２，カソード側リード電極３２，ガラス被
膜５、さらに第１半導体領域と第２半導体領域からなる
ｐｎ接合端７を示している。なお、第１リード電極２２
の内、アノード電極２０のほぼ中央部では、半田を用い
たアノード電極２０との接続を容易にするため、下に凸
の形状をした箇所を２２ａで示し、上部に位置する箇所
を２２ｂで示している。
【００１６】なお、図２では樹脂４０を省略している
が、図２のＡ−Ａ′部で示した箇所の断面の概略図が図
１に相当する。面実装型半導体装置の主ｐｎ接合の端部
７は４角曲率を有する４角形となっており、ガラス被膜
５の下に位置している。
が、図２のＡ−Ａ′部で示した箇所の断面の概略図が図
１に相当する。面実装型半導体装置の主ｐｎ接合の端部
７は４角曲率を有する４角形となっており、ガラス被膜
５の下に位置している。
【００１７】次に、図１及び図２に示した構成の面実装
型半導体装置の特長について述べる。アノード側リード
電極２２が負、カソード側電極３２が正となる逆バイア
ス電圧が印加されると、ｎ型半導体領域１とｐ+ 型半導
体領域２からなるｐｎ接合が逆バイアスされ、空乏層は
ほとんど不純物濃度の低いｎ型半導体領域１に拡がる。
しかしながら、アノード側リード電極２２がｎ型半導体
領域１に対して負の電位を有しているので、この空乏層
はアノード側リード電極２２の電位による電界効果作用
により、特にｎ型半導体領域１のメサ部、すなわちガラ
スに接するｎ型半導体領域表面での拡がりが顕著とな
る。
型半導体装置の特長について述べる。アノード側リード
電極２２が負、カソード側電極３２が正となる逆バイア
ス電圧が印加されると、ｎ型半導体領域１とｐ+ 型半導
体領域２からなるｐｎ接合が逆バイアスされ、空乏層は
ほとんど不純物濃度の低いｎ型半導体領域１に拡がる。
しかしながら、アノード側リード電極２２がｎ型半導体
領域１に対して負の電位を有しているので、この空乏層
はアノード側リード電極２２の電位による電界効果作用
により、特にｎ型半導体領域１のメサ部、すなわちガラ
スに接するｎ型半導体領域表面での拡がりが顕著とな
る。
【００１８】この結果、半導体ペレット端部におけるｎ
型半導体領域１の角の部分で電界が集中し、耐圧低下や
リーク電流が増大する問題があったが、図１及び図２に
示したように、アノード側リード電極２２の左側の引出
部２２ｂ以外の引出部２２ｂの端部を半導体ペレットの
内側、さらにｐｎ接合端７の内側になるよう形成するこ
とにより、上記の電界効果作用による電界集中を極めて
低減でき、さらに引出部２２ｂを金属（Ｍ）、ペレット
端部のｎ型半導体領域１と引出部２２ｂの間に介在する
樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領
域１を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖ
thが定格耐圧ＢＶ以上になるよう、引出部２２ｂとｎ型
半導体領域１間の距離を長くすることにより、引出部２
２ｂの引出部での電界効果作用による電界集中をも低減
でき、高耐圧かつ低リーク電流を有する面実装型半導体
装置を得ることができた。具体的には、発明者らはガラ
ス被膜５として鉛系ガラスを５０μｍ、第１リード電極
とガラス被膜５との間に介在する樹脂４０を２６０μｍ
の厚さとすることにより、上記ＭＩＳ構造におけるフラ
ットバンド電圧は約１００Ｖの値を示し、しきい値電圧
として約４２０Ｖの値が得られ、定格耐圧４００Ｖよ
り、しきい値電圧の値を大きくすることができ、アノー
ド側電極２２の電界効果による悪影響を受けず、極めて
良好な阻止特性を得ることができた。
型半導体領域１の角の部分で電界が集中し、耐圧低下や
リーク電流が増大する問題があったが、図１及び図２に
示したように、アノード側リード電極２２の左側の引出
部２２ｂ以外の引出部２２ｂの端部を半導体ペレットの
内側、さらにｐｎ接合端７の内側になるよう形成するこ
とにより、上記の電界効果作用による電界集中を極めて
低減でき、さらに引出部２２ｂを金属（Ｍ）、ペレット
端部のｎ型半導体領域１と引出部２２ｂの間に介在する
樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領
域１を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖ
thが定格耐圧ＢＶ以上になるよう、引出部２２ｂとｎ型
半導体領域１間の距離を長くすることにより、引出部２
２ｂの引出部での電界効果作用による電界集中をも低減
でき、高耐圧かつ低リーク電流を有する面実装型半導体
装置を得ることができた。具体的には、発明者らはガラ
ス被膜５として鉛系ガラスを５０μｍ、第１リード電極
とガラス被膜５との間に介在する樹脂４０を２６０μｍ
の厚さとすることにより、上記ＭＩＳ構造におけるフラ
ットバンド電圧は約１００Ｖの値を示し、しきい値電圧
として約４２０Ｖの値が得られ、定格耐圧４００Ｖよ
り、しきい値電圧の値を大きくすることができ、アノー
ド側電極２２の電界効果による悪影響を受けず、極めて
良好な阻止特性を得ることができた。
【００１９】さらに、ガラス被膜５を５０μｍ、上記第
１リード電極とガラス被膜５との間に介在する樹脂４０
を１１０μｍの厚さとすることにより、上記ＭＩＳ構造
におけるフラットバンド電圧は約４２Ｖの値を示し、し
きい値電圧として約２１６Ｖの値が得られ、同様にしき
い値電圧を定格耐圧２００Ｖより大きくでき、極めて良
好な阻止特性を得ることができた。
１リード電極とガラス被膜５との間に介在する樹脂４０
を１１０μｍの厚さとすることにより、上記ＭＩＳ構造
におけるフラットバンド電圧は約４２Ｖの値を示し、し
きい値電圧として約２１６Ｖの値が得られ、同様にしき
い値電圧を定格耐圧２００Ｖより大きくでき、極めて良
好な阻止特性を得ることができた。
【００２０】以上述べたように、アノード側リード電極
引出部２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体
領域１と引出部２２ｂの間に介在する樹脂４０とガラス
被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体
（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧
ＢＶ以上になるようにすれば、高耐圧かつ低リーク電流
を有する面実装型半導体装置を得ることができることを
確認した。
引出部２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体
領域１と引出部２２ｂの間に介在する樹脂４０とガラス
被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体
（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧
ＢＶ以上になるようにすれば、高耐圧かつ低リーク電流
を有する面実装型半導体装置を得ることができることを
確認した。
【００２１】さらに、上記のアノード側リード電極２２
とメサ部のｎ型半導体領域１表面との距離ｔi に関して
述べる。アノード側リード電極２２の電界効果による悪
影響を受けず、極めて良好な阻止特性を得るためには、
上記の距離ｔi が上記ＭＩＳ構造のしきい値電圧Ｖthが
定格耐圧ＢＶ以上になるようにすれば良いが、アノード
側リード電極２２と等電位にあるアノード電極２０との
電界効果も考慮する必要がある。すなわち、本発明に示
したメサ型の半導体装置では、アノード電極２０が最も
広くなる可能性としては、表面に露出するｐ+ 型半導体
領域２の横方向寸法であり、言い替えればペレット端部
のｎ型半導体領域１とアノード電極２０の横方向の距離
が最も短くなる距離はメサ部の横方向寸法である。本発
明のメサ型半導体装置の構造では、ガラス被膜５の厚
さ、上記樹脂４０の厚さがいかなる値を有していても、
アノード電極２０の端部と最短距離となるｎ型半導体領
域１表面の距離は上記メサ部の横方向寸法であるため、
アノード電極２０と等電位にあるアノード側リード電極
２２との電界効果を防止するためには、アノード側リー
ド電極２２とメサ部のｎ型半導体領域１表面との距離ｔ
i として、少なくともメサ部の横方向寸法以上あれば一
層効果的となることが明らかである。このように、種々
の定格電圧を有する面実装型半導体装置に対して、アノ
ード側リード電極２２とメサ部のｎ型半導体領域１表面
との距離ｔi をメサ部の横方向寸法以上とすることによ
り、リーク電流を低減できることを見出した。
とメサ部のｎ型半導体領域１表面との距離ｔi に関して
述べる。アノード側リード電極２２の電界効果による悪
影響を受けず、極めて良好な阻止特性を得るためには、
上記の距離ｔi が上記ＭＩＳ構造のしきい値電圧Ｖthが
定格耐圧ＢＶ以上になるようにすれば良いが、アノード
側リード電極２２と等電位にあるアノード電極２０との
電界効果も考慮する必要がある。すなわち、本発明に示
したメサ型の半導体装置では、アノード電極２０が最も
広くなる可能性としては、表面に露出するｐ+ 型半導体
領域２の横方向寸法であり、言い替えればペレット端部
のｎ型半導体領域１とアノード電極２０の横方向の距離
が最も短くなる距離はメサ部の横方向寸法である。本発
明のメサ型半導体装置の構造では、ガラス被膜５の厚
さ、上記樹脂４０の厚さがいかなる値を有していても、
アノード電極２０の端部と最短距離となるｎ型半導体領
域１表面の距離は上記メサ部の横方向寸法であるため、
アノード電極２０と等電位にあるアノード側リード電極
２２との電界効果を防止するためには、アノード側リー
ド電極２２とメサ部のｎ型半導体領域１表面との距離ｔ
i として、少なくともメサ部の横方向寸法以上あれば一
層効果的となることが明らかである。このように、種々
の定格電圧を有する面実装型半導体装置に対して、アノ
ード側リード電極２２とメサ部のｎ型半導体領域１表面
との距離ｔi をメサ部の横方向寸法以上とすることによ
り、リーク電流を低減できることを見出した。
【００２２】（実施例２）図３，図４はそれぞれ本発明
の面実装半導体装置の第２実施例を示す断面図及び平面
図である。図３及び図４において、図１及び図２に示し
た符号と同一のものは説明を省略する。なお、図４では
樹脂４０を省略しているが、図４のＢ−Ｂ′部で示した
箇所の断面の概略図が図３に相当する。図３において、
アノード電極２０に第１半田２１を介して、アノード側
リード電極２２が接続されているが、図１と異なるとこ
ろはアノード側リード電極２２の形状である。すなわ
ち、図３に示すようにアノード側リード電極２２のほぼ
半導体ペレット１００の上部に位置するところで、３つ
の水平面を有し、アノード電極２０の中央部で最も低い
位置にあり、半導体ペレットの外周部と重なる箇所で最
も高い位置にあることである。一方の主表面から見た形
状としては、図４に示したように、アノード電極２０の
中央部で最も低い位置にある円形をしたアノード側リー
ド電極の部分２２ａ，半導体ペレットの外周部と重なる
箇所で最も高い位置にあるところをアノード側リード電
極の引出部２２ｂ，その中間の水平面の高さを有する箇
所をアノード側リード電極の部分２２ｃとした。この構
造においても、図１及び図２で説明したのと同様の電気
的な作用効果が得られるだけでなく、使用する第１半田
２１の量が少なくてすみ、アノード側リード電極の部分
２２ａ，アノード側リード電極の部分２２ｃとアノード
電極２０との接着強度を高めることができる。
の面実装半導体装置の第２実施例を示す断面図及び平面
図である。図３及び図４において、図１及び図２に示し
た符号と同一のものは説明を省略する。なお、図４では
樹脂４０を省略しているが、図４のＢ−Ｂ′部で示した
箇所の断面の概略図が図３に相当する。図３において、
アノード電極２０に第１半田２１を介して、アノード側
リード電極２２が接続されているが、図１と異なるとこ
ろはアノード側リード電極２２の形状である。すなわ
ち、図３に示すようにアノード側リード電極２２のほぼ
半導体ペレット１００の上部に位置するところで、３つ
の水平面を有し、アノード電極２０の中央部で最も低い
位置にあり、半導体ペレットの外周部と重なる箇所で最
も高い位置にあることである。一方の主表面から見た形
状としては、図４に示したように、アノード電極２０の
中央部で最も低い位置にある円形をしたアノード側リー
ド電極の部分２２ａ，半導体ペレットの外周部と重なる
箇所で最も高い位置にあるところをアノード側リード電
極の引出部２２ｂ，その中間の水平面の高さを有する箇
所をアノード側リード電極の部分２２ｃとした。この構
造においても、図１及び図２で説明したのと同様の電気
的な作用効果が得られるだけでなく、使用する第１半田
２１の量が少なくてすみ、アノード側リード電極の部分
２２ａ，アノード側リード電極の部分２２ｃとアノード
電極２０との接着強度を高めることができる。
【００２３】（実施例３）図５は本発明の面実装半導体
装置の第３実施例を示す平面図である。図５において、
図２に示した符号と同一のものは説明を省略する。図２
では、アノード側リード電極２２の左側の引出部２２ｂ
以外のアノード側リード電極２２の端部を半導体ペレッ
トの内側、さらにｐｎ接合端７の内側になるよう形成す
ることにより、半導体ペレット端部での電界効果作用に
よる電界集中を極めて低減できることを説明したが、本
発明の効果はこれに限られることはなく、図５に示した
ように、アノード側リード電極２２の左側の引出部２２
ｂ以外のアノード側リード電極２２の端部を半導体ペレ
ットの内側となっていても、半導体ペレット端部での電
界効果作用による電界集中を低減することができる。
装置の第３実施例を示す平面図である。図５において、
図２に示した符号と同一のものは説明を省略する。図２
では、アノード側リード電極２２の左側の引出部２２ｂ
以外のアノード側リード電極２２の端部を半導体ペレッ
トの内側、さらにｐｎ接合端７の内側になるよう形成す
ることにより、半導体ペレット端部での電界効果作用に
よる電界集中を極めて低減できることを説明したが、本
発明の効果はこれに限られることはなく、図５に示した
ように、アノード側リード電極２２の左側の引出部２２
ｂ以外のアノード側リード電極２２の端部を半導体ペレ
ットの内側となっていても、半導体ペレット端部での電
界効果作用による電界集中を低減することができる。
【００２４】（実施例４）図６は本発明の面実装半導体
装置の第４実施例を示す平面図である。図６において、
図４に示した符号と同一のものは説明を省略する。図４
では、アノード側リード電極２２の左側の引出部２２ｂ
以外のアノード側リード電極２２の端部を半導体ペレッ
トの内側、さらにｐｎ接合端７の内側になるよう形成す
ることにより、半導体ペレット端部での電界効果作用に
よる電界集中を極めて低減でき、アノード電極２０の中
央部で最も低い位置にある円形をしたアノード側リード
電極の部分２２ａ，半導体ペレットの外周部と重なる箇
所で最も高い位置にあるところをアノード側リード電極
２２ｂ、その中間の水平面の高さを有する箇所をアノー
ド側リード電極２２ｃとすることにより、使用する第１
半田２１の量が少なくてすみ、アノード側リード電極の
部分２２ａ，アノード側リード電極の部分22ｃとアノー
ド電極２０との接着強度を高めることができることを説
明したが、本発明の効果はこれに限られることはなく、
図６に示したように、アノード側リード電極２２の左側
の引出部２２ｂ以外のアノード側リード電極２２の端部
を半導体ペレットの内側となっていても、半導体ペレッ
ト端部での電界効果作用による電界集中を低減すること
ができる。
装置の第４実施例を示す平面図である。図６において、
図４に示した符号と同一のものは説明を省略する。図４
では、アノード側リード電極２２の左側の引出部２２ｂ
以外のアノード側リード電極２２の端部を半導体ペレッ
トの内側、さらにｐｎ接合端７の内側になるよう形成す
ることにより、半導体ペレット端部での電界効果作用に
よる電界集中を極めて低減でき、アノード電極２０の中
央部で最も低い位置にある円形をしたアノード側リード
電極の部分２２ａ，半導体ペレットの外周部と重なる箇
所で最も高い位置にあるところをアノード側リード電極
２２ｂ、その中間の水平面の高さを有する箇所をアノー
ド側リード電極２２ｃとすることにより、使用する第１
半田２１の量が少なくてすみ、アノード側リード電極の
部分２２ａ，アノード側リード電極の部分22ｃとアノー
ド電極２０との接着強度を高めることができることを説
明したが、本発明の効果はこれに限られることはなく、
図６に示したように、アノード側リード電極２２の左側
の引出部２２ｂ以外のアノード側リード電極２２の端部
を半導体ペレットの内側となっていても、半導体ペレッ
ト端部での電界効果作用による電界集中を低減すること
ができる。
【００２５】（実施例５）図７は本発明の面実装半導体
装置の第５実施例を示す段面図である。図７において、
図１に示した符号と同一のものは説明を省略する。図７
において、アノード電極２０に第１半田２１を介して、
アノード側のアノード側リード電極２２が接続されてい
るが、図１と異なるところはアノード側リード電極２２
の形状である。すなわち、図７に示すようにアノード側
リード電極２２の周辺部が半導体ペレット１００の外側
に位置していることである。図１及び図５では、アノー
ド側リード電極２２の左側の引出部以外のアノード側リ
ード電極２２の端部を半導体ペレットの内側や、さらに
ｐｎ接合端の内側になるよう形成することにより、半導
体ペレット端部での電界効果作用による電界集中を極め
て低減できることを説明したが、本発明の効果はこれに
限られることはなく、図７に示すように、アノード側リ
ード電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導
体領域１とアノード側リード電極の引出部２２ｂの間に
介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型
半導体領域１を半導体（Ｓ）としたＭＩＳ構造のしきい
値電圧Ｖthが定格耐圧ＢＶ以上になるよう、アノード側
リード電極２２ｂとｎ型半導体領域１間の距離を長くす
ることにより、アノード側リード電極２２ｂの引出部で
の電界効果作用による電界集中をも低減できることは言
うまでもない。
装置の第５実施例を示す段面図である。図７において、
図１に示した符号と同一のものは説明を省略する。図７
において、アノード電極２０に第１半田２１を介して、
アノード側のアノード側リード電極２２が接続されてい
るが、図１と異なるところはアノード側リード電極２２
の形状である。すなわち、図７に示すようにアノード側
リード電極２２の周辺部が半導体ペレット１００の外側
に位置していることである。図１及び図５では、アノー
ド側リード電極２２の左側の引出部以外のアノード側リ
ード電極２２の端部を半導体ペレットの内側や、さらに
ｐｎ接合端の内側になるよう形成することにより、半導
体ペレット端部での電界効果作用による電界集中を極め
て低減できることを説明したが、本発明の効果はこれに
限られることはなく、図７に示すように、アノード側リ
ード電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導
体領域１とアノード側リード電極の引出部２２ｂの間に
介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型
半導体領域１を半導体（Ｓ）としたＭＩＳ構造のしきい
値電圧Ｖthが定格耐圧ＢＶ以上になるよう、アノード側
リード電極２２ｂとｎ型半導体領域１間の距離を長くす
ることにより、アノード側リード電極２２ｂの引出部で
の電界効果作用による電界集中をも低減できることは言
うまでもない。
【００２６】（実施例６）図８は本発明の面実装半導体
装置の第６実施例を示す段面図である。図８において、
図７に示した符号と同一のものは説明を省略する。図８
において、アノード電極２０に第１半田２１を介して、
アノード側のリード電極２２が接続されているが、図７
と異なるところはアノード側リード電極２２の形状であ
る。すなわち、図８に示すようにアノード側リード電極
２２が半導体ペレット１００の内側で最も低く、半導体
ペレット１００の外に向かう方向に、半導体ペレット１
００との間隔が拡がるよう傾斜を有していることであ
る。このような傾斜を有するアノード側リード電極２２
とすることにより、図７で説明した同様の効果が達成で
きる。
装置の第６実施例を示す段面図である。図８において、
図７に示した符号と同一のものは説明を省略する。図８
において、アノード電極２０に第１半田２１を介して、
アノード側のリード電極２２が接続されているが、図７
と異なるところはアノード側リード電極２２の形状であ
る。すなわち、図８に示すようにアノード側リード電極
２２が半導体ペレット１００の内側で最も低く、半導体
ペレット１００の外に向かう方向に、半導体ペレット１
００との間隔が拡がるよう傾斜を有していることであ
る。このような傾斜を有するアノード側リード電極２２
とすることにより、図７で説明した同様の効果が達成で
きる。
【００２７】（実施例７）図９は本発明の面実装半導体
装置の第７実施例を示す段面図である。図９において、
図３に示した符号と同一のものは説明を省略する。図３
において、アノード電極２０に第１半田２１を介して、
アノード側リード電極２２が接続されているが、図３と
異なるところはアノード側リード電極２２の形状であ
る。すなわち、図９に示すようにアノード側リード電極
２２のほぼ半導体ペレット１００の上部に位置するとこ
ろで、３つの水平面を有し、アノード電極２０の中央部
で最も低い位置にあり、半導体ペレットの外周部と重な
る箇所で最も高い位置にあることである。さらに、図７
に示したのと同様に、アノード側リード電極２２の周辺
部が半導体ペレット１００の外側に位置していることで
ある。図１や図３では、アノード側リード電極２２の左
側の引出部以外のアノード側リード電極２２の端部を半
導体ペレットの内側や、さらにｐｎ接合端の内側になる
よう形成することにより、半導体ペレット端部での電界
効果作用による電界集中を極めて低減できることを説明
したが、本発明の効果はこれに限られることはなく、図
７でも説明したが図９に示すように、アノード側リード
電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領
域１とアノード側リード電極２２ｂの間に介在する樹脂
４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１
を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが
定格耐圧ＢＶ以上になるよう、アノード側リード電極２
２ｂとｎ型半導体領域１間の距離ｔi を長くすることに
より、あるいはｔi としてメサ部の横方向寸法以上に長
くすることにより、アノード側リード電極22ｂの引出部
での電界効果作用による電界集中をも低減できることは
言うまでもない。
装置の第７実施例を示す段面図である。図９において、
図３に示した符号と同一のものは説明を省略する。図３
において、アノード電極２０に第１半田２１を介して、
アノード側リード電極２２が接続されているが、図３と
異なるところはアノード側リード電極２２の形状であ
る。すなわち、図９に示すようにアノード側リード電極
２２のほぼ半導体ペレット１００の上部に位置するとこ
ろで、３つの水平面を有し、アノード電極２０の中央部
で最も低い位置にあり、半導体ペレットの外周部と重な
る箇所で最も高い位置にあることである。さらに、図７
に示したのと同様に、アノード側リード電極２２の周辺
部が半導体ペレット１００の外側に位置していることで
ある。図１や図３では、アノード側リード電極２２の左
側の引出部以外のアノード側リード電極２２の端部を半
導体ペレットの内側や、さらにｐｎ接合端の内側になる
よう形成することにより、半導体ペレット端部での電界
効果作用による電界集中を極めて低減できることを説明
したが、本発明の効果はこれに限られることはなく、図
７でも説明したが図９に示すように、アノード側リード
電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領
域１とアノード側リード電極２２ｂの間に介在する樹脂
４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１
を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが
定格耐圧ＢＶ以上になるよう、アノード側リード電極２
２ｂとｎ型半導体領域１間の距離ｔi を長くすることに
より、あるいはｔi としてメサ部の横方向寸法以上に長
くすることにより、アノード側リード電極22ｂの引出部
での電界効果作用による電界集中をも低減できることは
言うまでもない。
【００２８】（実施例８）図１０は本発明の面実装半導
体装置の第８実施例を示す段面図である。図１０におい
て、図１に示した符号と同一のものは説明を省略する。
図１で、本発明による高耐圧，低リーク電流の面実装型
半導体装置の動作の詳細を述べたが、図１０では図１に
示した半導体ペレット１００を具体的に面実装型に組み
立てた段面構造の概要を示している。半導体ペレット１
００の下部に位置するカソード電極３０はカソード側リ
ード電極３２上に第２半田３１を介して接続され、アノ
ード側リード電極２２は半導体ペレット１００の上部に
位置するアノード電極２０と第１半田２１を介して接続
されている。このように、半導体ペレット１００はアノ
ード側リード電極２２とカソード側リード電極３２との
間に挟まれた構造となっており、半導体ペレット１００
の全てを完全に覆うように樹脂４０でモールドされてい
る。
体装置の第８実施例を示す段面図である。図１０におい
て、図１に示した符号と同一のものは説明を省略する。
図１で、本発明による高耐圧，低リーク電流の面実装型
半導体装置の動作の詳細を述べたが、図１０では図１に
示した半導体ペレット１００を具体的に面実装型に組み
立てた段面構造の概要を示している。半導体ペレット１
００の下部に位置するカソード電極３０はカソード側リ
ード電極３２上に第２半田３１を介して接続され、アノ
ード側リード電極２２は半導体ペレット１００の上部に
位置するアノード電極２０と第１半田２１を介して接続
されている。このように、半導体ペレット１００はアノ
ード側リード電極２２とカソード側リード電極３２との
間に挟まれた構造となっており、半導体ペレット１００
の全てを完全に覆うように樹脂４０でモールドされてい
る。
【００２９】樹脂４０の中にあるカソード側リード電極
３２は水平に形成され、樹脂４０の外部では、下方に折
り曲げられ樹脂の下部にカソード側リード電極３２の先
端が存在するように形成されている。また、樹脂４０の
中にあるアノード側リード電極２２は、樹脂４０の内部
においてカソード側リード電極３２が樹脂４０の内部に
ある水平面と同一の水平面となる箇所を有するように形
成されている。すなわち、アノード側リード電極２２と
カソード側リード電極３２は同一の水平面で樹脂４０か
ら外に出る構造となっている。さらに、アノード側リー
ド電極２２はカソード側リード電極３２と同様に、樹脂
４０の外部では下方に折り曲げられ樹脂の下部にアノー
ド側リード電極２２の先端が存在するように形成されて
いる。こうすることにより、アノード側リード電極２２
とカソード側リード電極の樹脂４０の外部にある箇所を
同一平面に形成することができる。図１０に示した半導
体ペレット１００，アノード側リード電極２２、及びカ
ソード側リード電極３２の構成とすることにより、高耐
圧，低リーク電流、かつ高信頼の面実装型半導体装置を
得ることができる。
３２は水平に形成され、樹脂４０の外部では、下方に折
り曲げられ樹脂の下部にカソード側リード電極３２の先
端が存在するように形成されている。また、樹脂４０の
中にあるアノード側リード電極２２は、樹脂４０の内部
においてカソード側リード電極３２が樹脂４０の内部に
ある水平面と同一の水平面となる箇所を有するように形
成されている。すなわち、アノード側リード電極２２と
カソード側リード電極３２は同一の水平面で樹脂４０か
ら外に出る構造となっている。さらに、アノード側リー
ド電極２２はカソード側リード電極３２と同様に、樹脂
４０の外部では下方に折り曲げられ樹脂の下部にアノー
ド側リード電極２２の先端が存在するように形成されて
いる。こうすることにより、アノード側リード電極２２
とカソード側リード電極の樹脂４０の外部にある箇所を
同一平面に形成することができる。図１０に示した半導
体ペレット１００，アノード側リード電極２２、及びカ
ソード側リード電極３２の構成とすることにより、高耐
圧，低リーク電流、かつ高信頼の面実装型半導体装置を
得ることができる。
【００３０】図１１は本発明の図１０に示した第８実施
例を例にとった製造工程図を示す。図１１では図１０に
示した第８実施例を例にした製造工程のみ示している
が、本発明はこれに限らず、図３，図７，図８さらに図
９に示した半導体ペレット100，アノード側リード電極
２２、及びカソード側リード電極３２の構成を適用でき
ることは言うまでもない。図１１において、図１０に示
した符号と同一のものは説明を省略する。
例を例にとった製造工程図を示す。図１１では図１０に
示した第８実施例を例にした製造工程のみ示している
が、本発明はこれに限らず、図３，図７，図８さらに図
９に示した半導体ペレット100，アノード側リード電極
２２、及びカソード側リード電極３２の構成を適用でき
ることは言うまでもない。図１１において、図１０に示
した符号と同一のものは説明を省略する。
【００３１】まず、図１１（ａ）に示すように、カソー
ド側リード電極３２上に第２半田３１を形成し、その上
に半導体ペレット１００のカソード電極３０が位置する
ように配置し、熱処理をして、カソード側リード電極３
２とカソード電極３０を第２半田３１を介して接続す
る。図１１（ａ）では図示していないが、半導体ペレッ
ト１００が配置されるカソード側リード電極３２上は、
第２半田が横方向にずれないように上に凸の円状あるい
は角状の形状をしている。
ド側リード電極３２上に第２半田３１を形成し、その上
に半導体ペレット１００のカソード電極３０が位置する
ように配置し、熱処理をして、カソード側リード電極３
２とカソード電極３０を第２半田３１を介して接続す
る。図１１（ａ）では図示していないが、半導体ペレッ
ト１００が配置されるカソード側リード電極３２上は、
第２半田が横方向にずれないように上に凸の円状あるい
は角状の形状をしている。
【００３２】次に、図１１（ｂ）に示すように半導体ペ
レット１００のアノード電極２０上に第１半田２１を形
成し、その上にアノード側リード電極２２を配置し、熱
処理をして、アノード側リード電極２２とアノード電極
２０を第１半田２１を介して接続する。
レット１００のアノード電極２０上に第１半田２１を形
成し、その上にアノード側リード電極２２を配置し、熱
処理をして、アノード側リード電極２２とアノード電極
２０を第１半田２１を介して接続する。
【００３３】最後に、図１１（ｃ）に示すように、半導
体ペレット１００の全てを完全に覆うように樹脂４０で
モールドし、樹脂４０の外部に出ているアノード側リー
ド電極２２とカソード側リード電極３２を加工し、樹脂
４０の下部にそれぞれの先端が位置するように形成す
る。なお、図示していないが、樹脂４０でモールドした
後で、樹脂４０の外部に出ているアノード側リード電極
２２とカソード側リード電極３２に、半田を形成してお
くと、例えば、プリント基板に半田で接続する場合、接
続が容易になる利点がある。
体ペレット１００の全てを完全に覆うように樹脂４０で
モールドし、樹脂４０の外部に出ているアノード側リー
ド電極２２とカソード側リード電極３２を加工し、樹脂
４０の下部にそれぞれの先端が位置するように形成す
る。なお、図示していないが、樹脂４０でモールドした
後で、樹脂４０の外部に出ているアノード側リード電極
２２とカソード側リード電極３２に、半田を形成してお
くと、例えば、プリント基板に半田で接続する場合、接
続が容易になる利点がある。
【００３４】（実施例９）図１２は本発明の面実装型半
導体装置による第９実施例を示す断面図である。図１２
において、図１０に示した符号と同一のものは説明を省
略する。６はシリコン酸化膜等の絶縁膜であり、ガラス
被膜５とｐ+ 型半導体領域２及びｎ型半導体領域１の表
面との間に介在して形成されている。このように図１０
に対してシリコン酸化膜６を付加することにより、半導
体表面の界面準位を低減することが可能となり、半導体
表面を流れる表面発生電流の低減を図ることができる。
導体装置による第９実施例を示す断面図である。図１２
において、図１０に示した符号と同一のものは説明を省
略する。６はシリコン酸化膜等の絶縁膜であり、ガラス
被膜５とｐ+ 型半導体領域２及びｎ型半導体領域１の表
面との間に介在して形成されている。このように図１０
に対してシリコン酸化膜６を付加することにより、半導
体表面の界面準位を低減することが可能となり、半導体
表面を流れる表面発生電流の低減を図ることができる。
【００３５】（実施例１０）図１３は本発明の面実装型
半導体装置による第１０実施例を示す断面図である。図
１３において、図１０に示した符号と同一のものは説明
を省略する。４は高不純物濃度のｎ+ 型半導体領域であ
り、ガラス被覆半導体装置のチップ周辺に、ｐ+ 型半導
体領域２を取り囲むようにｎ型半導体領域１に隣接して
形成されている。こうすることにより、主ｐｎ接合から
延びる空乏層がチップ端部にまで延びるのを防止できる
だけでなく、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。
半導体装置による第１０実施例を示す断面図である。図
１３において、図１０に示した符号と同一のものは説明
を省略する。４は高不純物濃度のｎ+ 型半導体領域であ
り、ガラス被覆半導体装置のチップ周辺に、ｐ+ 型半導
体領域２を取り囲むようにｎ型半導体領域１に隣接して
形成されている。こうすることにより、主ｐｎ接合から
延びる空乏層がチップ端部にまで延びるのを防止できる
だけでなく、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。
【００３６】（実施例１１）図１４は本発明の面実装型
半導体装置による第１１実施例を示す断面図である。図
１４において、図１２及び図１３に示した符号と同一の
ものは説明を省略する。図１３に示した高不純物濃度の
ｎ+ 型半導体領域４及び図１２に示したシリコン酸化膜
６を併合することにより、主ｐｎ接合から延びる空乏層
がチップ端部にまで延びることによるリーク電流増大を
防止でき、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
半導体装置による第１１実施例を示す断面図である。図
１４において、図１２及び図１３に示した符号と同一の
ものは説明を省略する。図１３に示した高不純物濃度の
ｎ+ 型半導体領域４及び図１２に示したシリコン酸化膜
６を併合することにより、主ｐｎ接合から延びる空乏層
がチップ端部にまで延びることによるリーク電流増大を
防止でき、ダイシング時にガラスを切らなくてすむの
で、ガラスのクラックの発生による耐圧不良を低減でき
る効果がある。さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
【００３７】以上詳述した本発明の各実施例を用いた面
実装型半導体装置及びその製造方法によれば、高耐圧，
低リーク電流、かつ高信頼の面実装型半導体装置を歩留
まり良く製造することができた。
実装型半導体装置及びその製造方法によれば、高耐圧，
低リーク電流、かつ高信頼の面実装型半導体装置を歩留
まり良く製造することができた。
【００３８】すなわち、面実装型半導体装置の耐圧は、
約８００±１００Ｖであり、リーク電流も逆方向印加電
圧が４００Ｖで１０ｎＡ以下となり、極めて阻止特性の
優れた面実装型半導体装置及びその製造方法であること
を確認した。さらに、高温逆バイアス試験（ＤＣ４００
Ｖ，接合温度１５０℃，時間１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高信
頼性を示すことを確認した。
約８００±１００Ｖであり、リーク電流も逆方向印加電
圧が４００Ｖで１０ｎＡ以下となり、極めて阻止特性の
優れた面実装型半導体装置及びその製造方法であること
を確認した。さらに、高温逆バイアス試験（ＤＣ４００
Ｖ，接合温度１５０℃，時間１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高信
頼性を示すことを確認した。
【００３９】
【発明の効果】このようにして、本発明によれば、高耐
圧でリーク電流が少ない高信頼の面実装型半導体装置が
得られる。
圧でリーク電流が少ない高信頼の面実装型半導体装置が
得られる。
【図１】本発明の面実装型半導体装置による第１実施例
の断面図。
の断面図。
【図２】本発明の面実装型半導体装置による第１実施例
の平面図。
の平面図。
【図３】本発明の面実装型半導体装置による第２実施例
の断面図。
の断面図。
【図４】本発明の面実装型半導体装置による第２実施例
の平面図。
の平面図。
【図５】本発明の面実装型半導体装置による第３実施例
の平面図。
の平面図。
【図６】本発明の面実装型半導体装置による第４実施例
の平面図。
の平面図。
【図７】本発明の面実装型半導体装置による第５実施例
の断面図。
の断面図。
【図８】本発明の面実装型半導体装置による第６実施例
の断面図。
の断面図。
【図９】本発明の面実装型半導体装置による第７実施例
の断面図。
の断面図。
【図１０】本発明の面実装型半導体装置による第８実施
例の断面図。
例の断面図。
【図１１】本発明の面実装型半導体装置による第８実施
例の製造工程図。
例の製造工程図。
【図１２】本発明の面実装型半導体装置による第９実施
例の断面図。
例の断面図。
【図１３】本発明の面実装型半導体装置による第１０実
施例の断面図。
施例の断面図。
【図１４】本発明の面実装型半導体装置による第１１実
施例の断面図。
施例の断面図。
１…ｎ型半導体領域、２…ｐ+ 型半導体領域、３，４…
ｎ+ 型半導体領域、５…ガラス被膜、６…シリコン酸化
膜、７…ｐｎ接合端、２０…アノード電極、２１…第１
半田、２２…アノード側リード電極、３０…カソード電
極、３１…第２半田、３２…カソード側リード電極、４
０…樹脂、１００…半導体ペレット。
ｎ+ 型半導体領域、５…ガラス被膜、６…シリコン酸化
膜、７…ｐｎ接合端、２０…アノード電極、２１…第１
半田、２２…アノード側リード電極、３０…カソード電
極、３１…第２半田、３２…カソード側リード電極、４
０…樹脂、１００…半導体ペレット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 光幸 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 鶴岡 征男 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (9)
- 【請求項１】一対の主表面を有し、第１導電型の半導体
基板となる第１半導体領域の一方の主表面から基板と反
対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される半導体基体において、第２半導体領域
の露出面に第１電極が形成され、第３半導体領域の露出
面に第２電極が形成され、第１電極に半田を介して第１
リード電極が接続され、第２電極に半田を介して第２リ
ード電極が接続され、一方の主表面から見た第１リード
電極と半導体基体の重なる部分の面積が半導体基体の面
積より小さいことを特徴とする面実装型半導体装置。 - 【請求項２】一対の主表面を有し、第１導電型の半導体
基板となる第１半導体領域の一方の主表面から基板と反
対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される半導体基体において、第２半導体領域
の露出面に第１電極が形成され、第３半導体領域の露出
面に第２電極が形成され、第１電極に半田を介して第１
リード電極が接続され、第２電極に半田を介して第２リ
ード電極が接続され、一方の主表面から見た第１リード
電極と半導体基体のｐｎ接合面の重なる部分の面積が半
導体基体のｐｎ接合面の面積より小さいことを特徴とす
る面実装型半導体装置。 - 【請求項３】一対の主表面を有し、第１導電型の半導体
基板となる第１半導体領域の一方の主表面から基板と反
対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される一方の主表面からみて４角形の形を有
する半導体基体において、第２半導体領域の露出面に第
１電極が形成され、第３半導体領域の露出面に第２電極
が形成され、第１電極に半田を介して第１リード電極が
接続され、第２電極に半田を介して第２リード電極が接
続され、一方の主表面から見た第１リード電極の引出部
と４角形の形を有する半導体基体の一辺とが重なる部分
以外の３辺において、第１リード電極の外周が半導体基
体の周囲より内部にあることを特徴とする面実装型半導
体装置。 - 【請求項４】一対の主表面を有し、第１導電型の半導体
基板となる第１半導体領域の一方の主表面から基板と反
対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される一方の主表面からみて４角形の形を有
する半導体基体において、第２半導体領域の露出面に第
１電極が形成され、第３半導体領域の露出面に第２電極
が形成され、第１電極に半田を介して第１リード電極が
接続され、第２電極に半田を介して第２リード電極が接
続され、一方の主表面から見た第１リード電極の引出部
と４角形の形を有する半導体基体の一辺とが重なる部分
以外の３辺において、第１リード電極の外周が少なくと
も半導体基体のｐｎ接合終端部より内部にある箇所を有
することを特徴とする面実装型半導体装置。 - 【請求項５】第１リード電極と半導体基体の周辺部が重
なる部分において、第１リード電極とメサ部の第１半導
体領域との間に、 半導体の誘電率をεs 、素電荷をｑ、第１半導体領域の
不純物濃度をＮ、第１半導体領域のフェルミポテンシャ
ルをφF 、第１リード電極とメサ部の第１半導体領域と
の間の単位面積当りの容量をＣ、フラットバンド電圧を
ＶFBとすると、定格の耐圧ＢＶが次の式（１）を満たす
ことを特徴とする特許請求の範囲第１項〜第４項記載の
面実装型半導体装置。 【数１】 - 【請求項６】一対の主表面を有し、第１導電型の半導体
基板となる第１半導体領域の一方の主表面から基板と反
対導電型の不純物を拡散して第２半導体領域が形成さ
れ、一方の主表面から所定の領域に第１半導体領域と第
２半導体領域からなるｐｎ接合が露出するようメサ型に
溝が設けられ、このメサ部にガラス被膜が形成され、第
１半導体領域の他方の主表面から第１半導体領域１より
高不純物濃度で同導電型の不純物を拡散して第３半導体
領域が形成される半導体基体において、第２半導体領域
の露出面に第１電極が形成され、第３半導体領域の露出
面に第２電極が形成され、第１電極に半田を介して第１
リード電極が接続され、第２電極に半田を介して第２リ
ード電極が接続され、一方の主表面から見た第１リード
電極が半導体基体を全面覆い、かつ第１リード電極と半
導体基体の周辺部が重なる部分において、第１リード電
極とメサ部の第１半導体領域との間に、 半導体の誘電率をεs 、素電荷をｑ、第１半導体領域の
不純物濃度をＮ、第１半導体領域のフェルミポテンシャ
ルをφF 、第１リード電極とメサ部の第１半導体領域と
の間の単位面積当りの容量をＣ、フラットバンド電圧を
ＶFBとすると、定格の耐圧ＢＶが上記に記載した式
（１）を満たすことを特徴とする面実装型半導体装置。 - 【請求項７】第１電極に半田を介して接続される第１リ
ード電極が、第１電極の中央部近傍で、下に凸の円状ま
たは角状の形状を有することを特徴とする請求項１〜６
のいずれかに記載の面実装型半導体装置。 - 【請求項８】第２電極に半田を介して接続される第２リ
ード電極が、第２電極の中央部近傍で、上に凸の円状ま
たは角状の形状を有することを特徴とする請求項１〜６
のいずれかに記載の面実装型半導体装置。 - 【請求項９】第１電極に半田を介して接続される第１リ
ード電極が、第１電極の中央部近傍で最も低く、半導体
基体の外周部に向かい半導体基体との間隔が広くなる傾
斜を有することを特徴とする請求項１〜６のいずれかに
記載の面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002397A JP3780061B2 (ja) | 1997-04-17 | 1997-04-17 | 面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002397A JP3780061B2 (ja) | 1997-04-17 | 1997-04-17 | 面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294473A true JPH10294473A (ja) | 1998-11-04 |
| JP3780061B2 JP3780061B2 (ja) | 2006-05-31 |
Family
ID=14262954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10002397A Expired - Fee Related JP3780061B2 (ja) | 1997-04-17 | 1997-04-17 | 面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3780061B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| US7199402B2 (en) | 2000-12-12 | 2007-04-03 | Sanken Electric Co., Ltd. | Semiconductor devices |
| JP5308595B1 (ja) * | 2012-11-28 | 2013-10-09 | 新電元工業株式会社 | 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 |
| WO2013168236A1 (ja) * | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| CN103890919A (zh) * | 2012-05-08 | 2014-06-25 | 新电元工业株式会社 | 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置 |
| JP2015173187A (ja) * | 2014-03-11 | 2015-10-01 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JPWO2013168521A1 (ja) * | 2012-05-08 | 2016-01-07 | 新電元工業株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JPWO2013168623A1 (ja) * | 2012-05-08 | 2016-01-07 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
| JP2016143694A (ja) * | 2015-01-30 | 2016-08-08 | 三菱電機株式会社 | 半導体装置 |
| CN106158980A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装半导体整流器件 |
| US9941112B2 (en) | 2011-05-26 | 2018-04-10 | Shindengen Electric Manufacturing Co., Ltd | Method of manufacturing semiconductor device and semiconductor device |
| JP6346717B1 (ja) * | 2017-02-20 | 2018-06-20 | 新電元工業株式会社 | 電子装置及び接続体 |
| JP6349470B1 (ja) * | 2017-02-20 | 2018-06-27 | 新電元工業株式会社 | 電子装置、接続体及び電子装置の製造方法 |
| WO2018150555A1 (ja) * | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置及び接続体 |
| CN110199387A (zh) * | 2017-02-20 | 2019-09-03 | 新电元工业株式会社 | 电子装置以及连接件 |
| CN113363228A (zh) * | 2020-03-06 | 2021-09-07 | 株式会社东芝 | 半导体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293597A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 表面贴装整流器件 |
| CN107293596A (zh) * | 2016-04-11 | 2017-10-24 | 苏州锝耀电子有限公司 | 防短路整流器件 |
-
1997
- 1997-04-17 JP JP10002397A patent/JP3780061B2/ja not_active Expired - Fee Related
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199402B2 (en) | 2000-12-12 | 2007-04-03 | Sanken Electric Co., Ltd. | Semiconductor devices |
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| US9941112B2 (en) | 2011-05-26 | 2018-04-10 | Shindengen Electric Manufacturing Co., Ltd | Method of manufacturing semiconductor device and semiconductor device |
| JP5827397B2 (ja) * | 2012-05-08 | 2015-12-02 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| DE112013002390B4 (de) | 2012-05-08 | 2023-11-09 | Shindengen Electric Manufacturing Co., Ltd. | Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| CN103890935B (zh) * | 2012-05-08 | 2016-10-26 | 新电元工业株式会社 | 树脂封装型半导体装置及其制造方法 |
| WO2013168521A1 (ja) * | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| CN103890935A (zh) * | 2012-05-08 | 2014-06-25 | 新电元工业株式会社 | 树脂封装型半导体装置及其制造方法 |
| US20140353851A1 (en) * | 2012-05-08 | 2014-12-04 | Shindengen Electric Manufacturing Co., Ltd | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| US20140361446A1 (en) * | 2012-05-08 | 2014-12-11 | Shindengeen Manufacturing Co., Ltd | Resin-sealed semiconductor device and method of manufacturing the same |
| CN103890919A (zh) * | 2012-05-08 | 2014-06-25 | 新电元工业株式会社 | 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置 |
| JP5827398B2 (ja) * | 2012-05-08 | 2015-12-02 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置 |
| WO2013168236A1 (ja) * | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| JPWO2013168521A1 (ja) * | 2012-05-08 | 2016-01-07 | 新電元工業株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JPWO2013168623A1 (ja) * | 2012-05-08 | 2016-01-07 | 新電元工業株式会社 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
| EP2858098A4 (en) * | 2012-05-08 | 2016-01-27 | Shindengen Electric Mfg | RESIN INSULATED SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING A RESIN SEALED SEMICONDUCTOR ELEMENT |
| US9318401B2 (en) * | 2012-05-08 | 2016-04-19 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| US20160190026A1 (en) * | 2012-05-08 | 2016-06-30 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| US9698069B2 (en) | 2012-05-08 | 2017-07-04 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| US9455231B2 (en) * | 2012-05-08 | 2016-09-27 | Shindengen Electric Manufacturing Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing the same |
| US9570408B2 (en) | 2012-05-08 | 2017-02-14 | Shindengen Electric Manufacturing Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device |
| WO2014083647A1 (ja) * | 2012-11-28 | 2014-06-05 | 新電元工業株式会社 | 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 |
| JP5308595B1 (ja) * | 2012-11-28 | 2013-10-09 | 新電元工業株式会社 | 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 |
| JP2015173187A (ja) * | 2014-03-11 | 2015-10-01 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2016143694A (ja) * | 2015-01-30 | 2016-08-08 | 三菱電機株式会社 | 半導体装置 |
| CN106158980A (zh) * | 2016-08-03 | 2016-11-23 | 苏州市职业大学 | 微型表面贴装半导体整流器件 |
| US10896868B2 (en) * | 2017-02-20 | 2021-01-19 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device and connector |
| EP3584830A4 (en) * | 2017-02-20 | 2020-08-26 | Shindengen Electric Manufacturing Co., Ltd. | ELECTRONIC DEVICE AND CONNECTOR |
| WO2018150558A1 (ja) * | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置、接続体及び電子装置の製造方法 |
| WO2018150555A1 (ja) * | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置及び接続体 |
| CN109075146A (zh) * | 2017-02-20 | 2018-12-21 | 新电元工业株式会社 | 电子装置、连接体以及电子装置的制造方法 |
| JPWO2018150555A1 (ja) * | 2017-02-20 | 2019-02-21 | 新電元工業株式会社 | 電子装置及び接続体 |
| CN110199387B (zh) * | 2017-02-20 | 2024-03-01 | 新电元工业株式会社 | 电子装置以及连接件 |
| CN110199387A (zh) * | 2017-02-20 | 2019-09-03 | 新电元工业株式会社 | 电子装置以及连接件 |
| EP3588554A4 (en) * | 2017-02-20 | 2020-09-02 | Shindengen Electric Manufacturing Co., Ltd. | ELECTRONIC DEVICE, CONNECTORS, AND METHOD FOR MANUFACTURING AN ELECTRONIC DEVICE |
| US20190378782A1 (en) * | 2017-02-20 | 2019-12-12 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device and connection body |
| EP3584831A4 (en) * | 2017-02-20 | 2020-08-19 | Shindengen Electric Manufacturing Co., Ltd. | ELECTRONIC DEVICE AND CONNECTOR |
| JP6346717B1 (ja) * | 2017-02-20 | 2018-06-20 | 新電元工業株式会社 | 電子装置及び接続体 |
| US20190318982A1 (en) * | 2017-02-20 | 2019-10-17 | Shidengen Electric Manufacturing Co., Ltd. | Electronic device and connector |
| WO2018150557A1 (ja) * | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置及び接続体 |
| US10910292B2 (en) | 2017-02-20 | 2021-02-02 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device and connection body |
| JP6349470B1 (ja) * | 2017-02-20 | 2018-06-27 | 新電元工業株式会社 | 電子装置、接続体及び電子装置の製造方法 |
| CN110214372A (zh) * | 2017-02-20 | 2019-09-06 | 新电元工业株式会社 | 电子装置以及连接体 |
| US11211311B2 (en) | 2017-02-20 | 2021-12-28 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device and connection body |
| US11404353B2 (en) | 2017-02-20 | 2022-08-02 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device, connection body, and manufacturing method for electronic device |
| JP2021141235A (ja) * | 2020-03-06 | 2021-09-16 | 株式会社東芝 | 半導体装置 |
| CN113363228A (zh) * | 2020-03-06 | 2021-09-07 | 株式会社东芝 | 半导体装置 |
| US11646250B2 (en) | 2020-03-06 | 2023-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3780061B2 (ja) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10294473A (ja) | 面実装型半導体装置及びその製造方法 | |
| US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
| JP2018029178A (ja) | パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法 | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| JP2001257366A (ja) | 半導体装置 | |
| JP4631268B2 (ja) | 半導体装置 | |
| EP0046316B1 (en) | Semiconductor devices and their manufacture | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| JP2005051111A (ja) | メサ型半導体装置 | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| JP4808044B2 (ja) | 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール | |
| JP2004303927A (ja) | 半導体素子 | |
| JPH0974187A (ja) | 高耐圧横型半導体装置 | |
| JP2007305906A (ja) | ダイオード | |
| JP4029549B2 (ja) | 半導体装置 | |
| KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
| CN217306512U (zh) | 瞬态电压抑制保护器件 | |
| JPH10116959A (ja) | 面実装型複合半導体装置及びその製造方法 | |
| JPH10117003A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP5552249B2 (ja) | ３端子サイリスタ | |
| JPH1117197A (ja) | ショットキーダイオードおよびその製造方法 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| WO1996029744A1 (fr) | Semi-conducteur plan, son procede de fabrication et convertisseur de puissance | |
| JP2000216410A (ja) | ショットキ―バリアダイオ―ドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |