CN110214372A - 电子装置以及连接体 - Google Patents

电子装置以及连接体 Download PDF

Info

Publication number
CN110214372A
CN110214372A CN201780084127.8A CN201780084127A CN110214372A CN 110214372 A CN110214372 A CN 110214372A CN 201780084127 A CN201780084127 A CN 201780084127A CN 110214372 A CN110214372 A CN 110214372A
Authority
CN
China
Prior art keywords
protrusion
head
electronic device
connector
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780084127.8A
Other languages
English (en)
Other versions
CN110214372B (zh
Inventor
梅田宗一郎
森永雄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN110214372A publication Critical patent/CN110214372A/zh
Application granted granted Critical
Publication of CN110214372B publication Critical patent/CN110214372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

电子装置具有：封装部90；被设置在所述封装部90内的电子元件95；以及连接体50，具有通过导电性粘合剂75与所述电子元件95的正面相连接的头部40。其中，所述头部40具有向所述电子元件95侧突出的第二凸部42以及从所述第二凸部42向所述电子元件95侧突出的第一凸部41。

Description

电子装置以及连接体
技术领域
本发明涉及电子装置以及连接体。
背景技术
以往，被普遍认知的是将半导体元件放置在基板的导体层上，并通过焊锡等导电性粘合剂将该半导体元件的正面与端子用连接件进行连接(特开2015-12065号)。由于放置在连接件与半导体元件的正面之间的焊锡容易在边缘部产生裂痕，因此理想的方法是将边缘部的厚度进行加厚。另一方面，在边缘部以外的部位，将焊锡的厚度进行加厚的必要性则没有那么高。
此外，也有不少将大容量的电流流通于半导体装置内的要求，因此半导体元件与连接件的大小有时会变大。当搭载较大的半导体元件与连接件时，为了确保温度变化等的可靠性耐量，需要对焊锡等导电性粘合剂的厚度进行加厚，而为此就必须要增加焊锡等导电性粘合剂的涂抹量。另一方面，如果增加了导电性粘合剂的涂抹量，半导体元件正面的电极间的焊锡桥的危险性就会提高。
鉴于上述课题，本发明的目的，是提供一种能够在使用适量的导电性粘合剂的同时，确保导电性粘合剂的厚度的可靠性较高的电子装置以及能够被用于该电子装置中的连接体。
发明内容
本发明的一例所涉及的电子装置的特征在于，包括：
封装部；
电子元件，被设置在所述封装部内；以及
连接体，具有通过导电性粘合剂与所述电子元件的正面相连接的头部，
其中，所述头部具有向所述电子元件侧突出的第二凸部以及从所述第二凸部向所述电子元件侧突出的第一凸部。
在本发明的一例所涉及的电子装置中，
所述连接体由具有基端部的连接件构成。
在本发明的一例所涉及的电子装置中，
所述基端部具有支撑面以及设置在所述支撑面的边缘上的凹部。
本发明的一例所涉及的电子装置的特征在于，进一步包括：
第一端子，从所述封装部的侧面向外部突出，
其中，所述第一端子与所述头部被形成为一体。
在本发明的一例所涉及的电子装置中，
所述第二凸部被设置在包含所述头部的宽度方向的中心的位置。
在本发明的一例所涉及的电子装置中，
所述第一凸部仅被设置一个，且位于所述第二凸部的中心位置。
在本发明的一例所涉及的电子装置中，
所述第一凸部具有位于其根部侧且纵截面的形状是呈直线的直线部、以及位于所述直线部的前端侧且纵截面的形状是呈半球或圆弧的半球形状部。
本发明的一例所涉及的连接体被用于电子装置中，所述电子装置具有：封装部、以及被设置在所述封装部内的电子元件，其特征在于，包括：
头部，通过导电性粘合剂与所述电子元件的正面相连接，
其中，所述头部具有向所述电子元件侧突出的第二凸部以及从所述第二凸部向所述电子元件侧突出的第一凸部。
发明效果
根据本发明，由于具有第二凸部以及第一凸部，因此能够在没有设置第一凸部的部位对焊锡等导电性粘合剂的厚度进行一定程度的加厚，进而就能够在没有设置第二凸部以及第一凸部的部位处将导电性粘合剂的厚度进一步加厚。此外，因为具有第二凸部以及第一凸部，所以还能够降低导电性粘合剂的使用量。并且，第二凸部也能够进一步用于确保电流流路的宽度。
附图说明
图1是本发明的第一实施方式所涉及的半导体装置的斜视图。
图2是展示在本发明的第一实施方式所涉及的半导体装置中，将封装部去除后的形态的斜视图。
图3是展示在本发明的第一实施方式中所使用的头部、回避部等关系的底面图。
图4是展示在本发明的第一实施方式中所使用的头部、回避部、第一主端子、正面侧传感端子等关系的示例1的侧面图。
图5是展示头部、回避部、第一主端子、正面侧传感端子等关系的示例2的侧面图。
图6是展示在本发明的第一实施方式中所使用的头部、回避部、第一主端子、正面侧传感端子等关系的示例3的侧面图。
图7是与图2相对应的附图，是展示使用连接件来作为连接体的形态的斜视图。
图8是展示在本发明的第一实施方式中所使用的连接件的底面图。
图9是将图7中的连接件的附近放大后的侧面图。
图10是展示在本发明的第一实施方式中所使用的连接件的侧面图。
图11是展示在本发明的第一实施方式中所使用的头部的一例变形例的底面图。
图12是展示在本发明的第一实施方式中所使用的头部的另一例变形例的底面图。
图13是展示连接件的变形例的底面图。
图14是展示在本发明的第一实施方式的变形例中所使用的连接件的基端部的底面图。
图15是展示连接部与正面侧传感端子是相互独立的形态的侧面图。
图16是展示在本发明的第二实施方式中所使用的第一凸部的一种形态的侧面图。
图17是展示在本发明的第二实施方式中所使用的第一凸部的另一种形态的侧面图。
具体实施方式
第一实施方式
《构成》
如图2所示，作为本实施方式的电子装置的一例半导体装置，具有：例如是由绝缘性材料所构成的基板5、以及设置在基板5上的由铜等构成的导体层70。基板5的背面设置有由铜等构成的散热板79(参照图9)。如图2所示，半导体装置具有：由封装树脂等构成的封装部90(参照图1)、设置在封装部90内的半导体元件95、以及具有通过焊锡等导电性粘合剂75(参照图9)与半导体元件95的正面相连接的头部40的连接体50。在本实施方式中，如图7所示，连接体50可以成为具有头部40以及通过导体层70与第一主端子11相连接的基端部45的连接件51。在图7所示的形态中，正面侧传感端子13通过没有被图示的导线等与基端部45电连接。半导体装置具有从封装部90向外侧突出的第一主端子11以及从封装部90向外侧突出的第二主端子12。
在本实施方式中，虽然是使用半导体装置来作为电子装置，使用半导体元件95来作为电子元件进行说明的，但是也不限于此，其不必特别是“半导体”。
如图3、图4以及图8所示，头部40具有向半导体元件95侧突出的第二凸部42以及从第二凸部42向半导体元件95侧突出的第一凸部41。第一凸部41以及第二凸部42虽然可以是各自只设置一个的形态，但也可以如图11以及图12所示，是各自设置有多个的形态。此外，还可以如图11以及图12所示，是在设置有多个的第二凸部42中的一部分中不设置第一凸部41的形态。
当只设置一个第一凸部41时，该第一凸部41可以位于第二凸部42的中心位置(参照图3以及图8)。第一凸部41位于第二凸部42的中心位置是指：第一凸部41被定位在第一方向以及与第一方向正交的宽度方向上的第二凸部42的中心。
在图2所示的形态中，在导体层70连接有第二主端子12，且第二主端子12通过导体层70与半导体元件95的背面相连接。在第二主端子12与导体层70之间的连接部位的边缘处，设置有用于防止焊锡等导电性粘合剂流出的抗蚀剂(不进行图示)。半导体元件95的背面与导体层70可以通过焊锡等导电性粘合剂相连接。
图2所示的半导体元件95的正面与第一主端子11电连接，背面与第二主端子12电连接。在本实施方式中，设置有从封装部90向外侧突出且用于源极侧的传感的正面侧的传感端子13(以下称为“正面侧传感端子13”)以及与头部40是形成为一体且与正面侧传感端子13电连接的连接部35。在本实施方式中，虽然是使用流通有主电流的第一主端子11来作为第一端子，使用流通有主电流的正面侧传感端子13来作为第二端子进行说明的，但也不限于此。也能够采用在第一端子不流通主电流的形态，还能够使用第二端子不用于传感的形态。此外，在本实施方式中，“连接”也包含了成为“一体”的形态。
在使用连接件51的形态中，如图8至图10所示，基端部45具有支撑面46以及设置在支撑面46的边缘上的凹部47。凹部47虽然可以被设置为将支撑面46的整体围绕，但是也可以如图8所示般被形成为将支撑面46中的基端侧的三边连续地围绕。此外，凹部47还可以被形成为将支撑面46断续地围绕而不是连续地围绕。另外，基端部45具有向正面侧(图9的上端侧)弯曲后延伸的弯曲部48。凹部47也可以从支撑面46沿着向正面侧延伸的弯曲部48向正面侧延伸。当采用这种凹部47是沿着弯曲部48向正面侧进行延伸的形态时，对于能够将导电性粘合剂沿着设置在弯曲部48上的凹部47来设置，从而易于形成焊脚(fillet)这点上是有帮助的。
在使用连接件51的形态中，在将连接基端部45的宽度方向(图8的上下方向)的中心与头部40的宽度方向的中心后的直线作为第一方向(图8的左右方向)的情况下，支撑面46沿第一方向的长度比第二凸部42沿第一方向的长度更短(参照图8)。
第一凸部41被定位在头部40的宽度方向的中心。
半导体元件95具有保护环等耐压构造。当半导体元件95是具有这种耐压构造的情况下，如图2至图6所示，设置有与头部40形成为一体且用于回避与耐压构造之间的接触的回避部31、32。
如图2至图6所示，回避部31、32具有设置在第一主端子11以及头部40之间的第一回避部31、以及设置在正面侧传感端子13与头部40之间的第二回避部32。第一回避部31是以与半导体元件95隔开的方式凹陷的第一凹部31a，第二回避部32是以与半导体元件95隔开的方式凹陷的第二凹部32a。在图6中，展示了没有使用凹部的形态。
第一主端子11以及第二主端子12是流通有大容量的电流的功率端子。当第一主端子11以及第二主端子12是这种功率端子时，由于流通于连接件51的电流变大，因此连接件51的大小也会增大。所以，就会容易引起连接件51向导电性粘合剂75下沉的问题。
如图2等所示，正面侧传感端子13以及连接部35与头部40可以形成为一体。也可以不限于此，例如图15所示，连接部35与头部40虽然被形成为一体，但连接部35与正面侧传感端子13也可以相互独立。作为其中一例，连接部35的背面可以通过导电性粘合剂等与正面侧传感端子13的正面电连接。此外，第一主端子11也可以与头部40形成为一体。正面侧传感端子13以及第一主端子11可以从头部40向反方向延伸设置。
在图2所示的形态中，作为其中一例，连接部35的宽度比正面侧传感端子13的宽度更大，第一回避部31、头部40以及第二回避部32的宽度比连接部35的宽度更大，第一主端子11以及第二主端子12的宽度比第一回避部31、头部40以及第二回避部32的宽度更大。
在图1所示的形态中，第二主端子12、正面侧传感端子13、背面侧传感端子14以及控制端子15从封装部90的一侧的侧面向外侧突出，第一主端子11从封装部90的另一侧的侧面向外侧突出。第一主端子11、第二主端子12、正面侧传感端子13、背面侧传感端子14以及控制端子15向正面侧弯曲，并与设置在正面侧的控制基板5相连接。该控制基板5用于对半导体元件95进行控制。
半导体装置的封装部90内的构造可以是线对称。作为其中一例，第一主端子11、第二主端子12、正面侧传感端子13、背面侧传感端子14、控制端子15以及导体层70可以各自被配置为相对于任意的直线呈线对称。其中，在图2中也展示了导线19。
在使用连接件51的形态中，如图14所示，连接件51的基端部45具有与导体层70相接触的多个突出部49。
《作用·效果》
下面，对由上述结构所构成的本实施方式的作用·效果进行说明。
根据本实施方式，如图2、图8等所示，由于具有第二凸部42以及第一凸部41，因此能够在没有设置第一凸部41的部位处将焊锡等导电性粘合剂75的厚度在一定程度上进行加厚，进而就能够在没有设置第二凸部42以及第一凸部41的部位处将导电性粘合剂75的厚度进一步加厚。此外，由于具有第二凸部42以及第一凸部41，因此还能够降低导电性粘合剂75的使用量。并且，第二凸部42也能够用于确保电流流路的宽度。别是在头部40因连接件51的重量而相对于导电性粘合剂75下沉，且第一凸部41与半导体元件95的正面是相接触的情况下，通过将第一凸部41以及第二凸部42的厚度(高度)设为适当的值，就能够在头部40与半导体元件95的正面之间设置适当厚度的导电性粘合剂75。另外，在图5以及图13中，展示了没有设置第二凸部42的形态。
另外，能够涂在半导体元件95的正面上的导电性粘合剂75的量与能够放置在半导体元件95的正面上的头部40的大小是有限制的。对于这点，通过设置由导电性粘合剂75与所需的接触面积量的(面内方向的)大小所构成的第二凸部42，就能够确保与导电性粘合剂75之间的适当的接触面积，进而就能够将导电性粘合剂75的量设为适当的量。
此外，在由连接件51所构成的形态中，如图8所示，当基端部45具有支撑面46时，即使是在头部40因连接件51的重量而相对于导电性粘合剂75下沉的情况下，基端部45也能够在支撑面46与导体层70接触或平衡良好地浮在(硬化前的)导电性粘合剂75上。在支撑面46是与导体层70接触的情况下，能够更可靠地防止连接件51失去平衡。另一方面，当支撑面46是浮在导电性粘合剂75上的情况下，在导电性粘合剂75凝固后，能够将基端部45与导体层70更为可靠地粘贴。
当基端部45是通过焊锡等导电性粘合剂75与导体层70相连接的形态下，在采用基端部45是具有支撑面46与设置在支撑面46的边缘上的凹部47的形态时，能够将导电性粘合剂75放入于凹部47，从而就能够通过导电性粘合剂75来易于形成焊脚(例如焊锡圆角)。因此，就能够防止导电性粘合剂75的量在不充分的情况下硬化后出现裂纹等问题。特别是在支撑面46越与导体层70接触连接件51就越重的情况下，通过设置这种凹部47，对于能够通过导电性粘合剂75将基端部45与导体层70相粘贴这点上是有帮助的。
通过采用将支撑面46沿第一方向的长度设为比第二凸部42沿第一方向的长度更短的形态，就能够缩小基端部45的大小(参照图8)。此外，关于沿第一方向的长度，虽然其比第二凸部42短，但比第一凸部41长，所以就能够通过支撑面46来使平衡不被破坏。
通过采用第一凸部41是被定位在头部40的宽度方向的中心处的形态，能够防止头部40在宽度方向上倾斜。特别是在头部40因连接件51的重量而相对于导电性粘合剂75下沉，且第一凸部41与半导体元件95的正面是相接触的形态下，在将第一凸部41作为中心的宽度方向上头部40会有倾斜的可能性。对于这点，通过采用该形态，就能够降低头部40在宽度方向上倾斜的可能性。
当采用只设置有一个第一凸部41的形态时，对于能够将导电性粘合剂75定位在没有设置第一凸部41的部位上，从而通过导电性粘合剂75将头部40相对于半导体元件95更可靠地固定这点上是有帮助的。
此外，当采用第一凸部41是位于第二凸部42的中心位置的形态时，能够平衡良好地将导电性粘合剂75定位在第一凸部41的周围，进而就能够防止头部40相对于半导体元件95的正面倾斜。
当半导体元件95具有耐压构造时，如图4至图6等所示，在设置有与头部40是形成为一体且用于回避与耐压构造之间的接触的回避部31、32的情况下，能够将半导体元件95的耐压构造与连接体50相互电接触的问题防范于未然。
第一主端子11以及正面侧传感端子13与头部40可以形成为一体，第一主端子11以及第二主端子12与头部40也可以形成为一体。特别是在采用将作为第一端子的第一主端子11与位于连接第一端子和头部40后的延长线上的作为第二端子的正面侧传感端子13一体形成后的形态下，在制造时能够将第一主端子11以及正面侧传感端子13作为用于接受夹具99的夹具座来使用(参照图4至图6)。因此，就能够防止头部40相对于半导体元件95的正面倾斜。只是，正面侧传感端子13以及连接部35与第一主端子11只要在从头部40进行观看时是向不同的方向延伸即可，并不仅限于此。例如，正面侧传感端子13以及连接部35与第一主端子11可以以形成90度或比90度更大的角度(钝角)的方式进行延伸。
第二实施方式
下面，对本发明的第二实施方式进行说明。
在第一实施方式中，虽然是使用第一凸部41为半球形状的形态进行说明的，但是在第二实施方式中，如图16以及图17所示，第一凸部41是具有位于其根部侧且纵截面的形状是呈直线的直线部41a以及位于直线部41a的前端侧且纵截面的形状是呈半球或圆弧的半球形状部41b的形态。
而除此以外的其他构成，则与第一实施方式相同。在第二实施方式中，对与第一实施方式相同或同等的部件等添加相同的符号，并省略其说明。即使是本实施方式也能够获得与通过第一实施方式所实现的效果相同的效果。
在本实施方式中，由于第一凸部41具有位于其根部侧且纵截面的形状是呈直线的直线部41a以及位于直线部41a的前端侧的半球形状部41b，因此就能够缩小半球形状部41b中的直径。所以，即使是在头部40向导电性粘合剂75下沉且第一凸部41是与半导体元件95的正面相接触的情况下，也能够以较小的面积(点)使第一凸部41与半导体元件95的正面相接触。这样一来，就能够增加位于头部40与半导体元件95的正面之间的导电性粘合剂75，进而能够将导电性粘合剂75在硬化后所产生的裂痕等不良情况防范于未然。
如图17所示，作为直线部41a在采用朝向前端的宽度是变窄的锥形形态时，能够在前端侧增加导电性粘合剂75。因此，就能够在靠近半导体元件95的前端侧将导电性粘合剂75在硬化后发生裂痕等不良情况防范于未然。此外，由于能够向前端侧逐渐地增加导电性粘合剂75的量，因此就能够将导电性粘合剂75均匀且准确地定位在第一凸部41的周围。所以，在采用连接件51时能够降低头部40倾斜的可能性。此外，在图16所示的形态中，直线部41a可以呈圆柱形。
上述记载的各实施方式、变形例以及公开的附图，只是用于说明权利要求所记载的发明的一例，权利要求所记载的发明不受上述记载的实施方式或公开的附图所限定。此外，最初申请的权利要求仅是一例示例，能够根据说明书、附图等记载，对权利要求进行适当变更。
符号说明
11 第一端子(第一主端子)
13 第二端子(正面侧传感端子)
40 头部
41 第一凸部
41a 直线部
41b 半球形状部
42 第二凸部
45 基端部
46 支撑面
47 凹部
50 连接体
51 连接件
90 封装部
95 半导体元件(电子元件)

Claims (8)

1.一种电子装置，其特征在于，包括：
封装部；
电子元件，被设置在所述封装部内；以及
连接体，具有通过导电性粘合剂与所述电子元件的正面相连接的头部，
其中，所述头部具有向所述电子元件侧突出的第二凸部以及从所述第二凸部向所述电子元件侧突出的第一凸部。
2.根据权利要求1所述的电子装置，其特征在于：
其中，所述连接体由具有基端部的连接件构成。
3.根据权利要求2所述的电子装置，其特征在于：
其中，所述基端部具有支撑面以及设置在所述支撑面的边缘上的凹部。
4.根据权利要求1所述的电子装置，其特征在于，进一步包括：
第一端子，从所述封装部的侧面向外部突出，
其中，所述第一端子与所述头部被形成为一体。
5.根据权利要求1至4中的任意1项所述的电子装置，其特征在于：
其中，所述第二凸部被设置在包含所述头部的宽度方向的中心的位置上。
6.根据权利要求1至5中的任意1项所述的电子装置，其特征在于：
其中，所述第一凸部仅被设置有一个，且位于所述第二凸部的中心位置。
7.根据权利要求1至6中的任意1项所述的电子装置，其特征在于：
其中，所述第一凸部具有：位于其根部侧且纵截面的形状为直线的直线部、以及位于所述直线部的前端侧且纵截面的形状为半球或圆弧的半球形状部。
8.一种连接体，被用于电子装置中，所述电子装置具有：封装部、以及被设置在所述封装部内的电子元件，其特征在于，包括：
头部，通过导电性粘合剂与所述电子元件的正面相连接，
其中，所述头部具有向所述电子元件侧突出的第二凸部以及从所述第二凸部向所述电子元件侧突出的第一凸部。
CN201780084127.8A 2017-02-20 2017-02-20 电子装置以及连接体 Active CN110214372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006028 WO2018150557A1 (ja) 2017-02-20 2017-02-20 電子装置及び接続体

Publications (2)

Publication Number Publication Date
CN110214372A true CN110214372A (zh) 2019-09-06
CN110214372B CN110214372B (zh) 2023-08-01

Family

ID=62635724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084127.8A Active CN110214372B (zh) 2017-02-20 2017-02-20 电子装置以及连接体

Country Status (6)

Country Link
US (1) US10910292B2 (zh)
EP (1) EP3584830A4 (zh)
JP (1) JP6346717B1 (zh)
KR (1) KR20190117673A (zh)
CN (1) CN110214372B (zh)
WO (1) WO2018150557A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208739A1 (ja) 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
US20070090463A1 (en) * 2005-10-20 2007-04-26 Tan Xiaochun Semiconductor devices with multiple heat sinks
US20120104584A1 (en) * 2010-10-29 2012-05-03 Kuang-Hsiung Chen Semiconductor device packages with protective layer and related methods
CN106062950A (zh) * 2014-03-10 2016-10-26 丰田自动车株式会社 半导体装置
US20170025331A1 (en) * 2014-11-27 2017-01-26 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP2010056378A (ja) * 2008-08-29 2010-03-11 Shindengen Electric Mfg Co Ltd 半導体装置
JP5414644B2 (ja) * 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
CN103314437B (zh) * 2011-03-24 2016-03-30 三菱电机株式会社 功率半导体模块及电源单元装置
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
US20070090463A1 (en) * 2005-10-20 2007-04-26 Tan Xiaochun Semiconductor devices with multiple heat sinks
US20120104584A1 (en) * 2010-10-29 2012-05-03 Kuang-Hsiung Chen Semiconductor device packages with protective layer and related methods
CN106062950A (zh) * 2014-03-10 2016-10-26 丰田自动车株式会社 半导体装置
US20170025331A1 (en) * 2014-11-27 2017-01-26 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP3584830A1 (en) 2019-12-25
CN110214372B (zh) 2023-08-01
EP3584830A4 (en) 2020-08-26
WO2018150557A1 (ja) 2018-08-23
US20190378782A1 (en) 2019-12-12
JP6346717B1 (ja) 2018-06-20
US10910292B2 (en) 2021-02-02
JPWO2018150557A1 (ja) 2019-02-21
KR20190117673A (ko) 2019-10-16

Similar Documents

Publication Publication Date Title
CN103021967B (zh) 具有集成的厚膜印制电路板的功率半导体模块
US9082868B2 (en) Semiconductor component and method of manufacture
CN107924913A (zh) 半导体装置及半导体装置的制造方法
CN108475656A (zh) 圆盘状加热器以及加热器冷却板组件
EP0285620A1 (en) Low resistance electrical interconnection for synchronous rectifiers
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN109698180A (zh) 半导体器件和制造方法
CN110199387A (zh) 电子装置以及连接件
CN110214372A (zh) 电子装置以及连接体
KR101954393B1 (ko) 전자 장치
CN107275306B (zh) 封装中的堆叠整流器
CN110168388A (zh) 电子装置以及连接体
CN107851633A (zh) 半导体装置
CN110444536A (zh) 一种电力用逆变电路装置
CN219286394U (zh) 半导体器件和半导体芯片组件
CN212113704U (zh) 一种可提高载流能力的芯片封装结构
CN109511278A (zh) 电子模块
JP7438454B2 (ja) 半導体装置
CN219998216U (zh) 半导体器件和电路板组件
CN108738366A (zh) 电子装置
JP2009076675A (ja) 半導体装置
CN208954976U (zh) 具有绝缘效果的散热件
CN108023014B (zh) 电子元件
CN109075146A (zh) 电子装置、连接体以及电子装置的制造方法
JP6842236B2 (ja) 磁気センサモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant