CN109698180A - 半导体器件和制造方法 - Google Patents

半导体器件和制造方法 Download PDF

Info

Publication number
CN109698180A
CN109698180A CN201811235977.6A CN201811235977A CN109698180A CN 109698180 A CN109698180 A CN 109698180A CN 201811235977 A CN201811235977 A CN 201811235977A CN 109698180 A CN109698180 A CN 109698180A
Authority
CN
China
Prior art keywords
semiconductor
contact
bare chip
semiconductor devices
semiconductor bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811235977.6A
Other languages
English (en)
Inventor
亚当·R·布朗
里卡多·L·杨多克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yasuyo Co Ltd
Original Assignee
Yasuyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yasuyo Co Ltd filed Critical Yasuyo Co Ltd
Priority to CN202311050444.1A priority Critical patent/CN116960094A/zh
Publication of CN109698180A publication Critical patent/CN109698180A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及一种半导体器件和制造半导体器件的方法。该半导体器件包括：布置在相应的第一载体和第二载体上的第一半导体裸片和第二半导体裸片，第一半导体裸片和第二半导体裸片各自包括布置在相应半导体裸片的顶部主表面上的第一接触和第二接触以及布置在相应半导体裸片的底部主表面上的第三接触；第一裸片连接部分和第二裸片连接部分，布置在相应的第一载体和第二载体上，所述第一载体和第二载体连接到相应的第一半导体裸片和第二半导体裸片的第三接触；以及第一接触连接构件，从第一半导体裸片的第一接触延伸到第二载体的裸片连接部分，第一半导体裸片的第一接触与第二半导体裸片的第三接触电连接。

Description

半导体器件和制造方法
技术领域
本公开涉及一种半导体器件和制造方法。具体地，本公开涉及一种半导体器件封装件和制造方法，其包括至少两个半导体裸片。
背景技术
与两个单独的半导体器件相比，将两个半导体裸片集成到单个封装好的半导体器件中可以显著减小器件占用面积。半导体裸片可以是例如以半桥配置布置的晶体管。
例如在晶体管是场效应晶体管的情况下，在半桥配置中，必须使用外部连接件将第一MOSFET的源极连接到第二场效应晶体管的漏极，所述外部连接件通常设置在附接有晶体管的载体或印刷电路板上。该连接件可以产生感应回路，这可以减慢器件的切换。
布置在半桥中的两个单独的晶体管器件可以占用宝贵的电路板空间，并且从源极到漏极的连接件也可以引起大的感应回路并且可以减慢器件的切换。
发明内容
根据实施例，提供一种半导体器件，包括：第一半导体裸片和第二半导体裸片，其布置在相应的第一载体和第二载体上，所述第一半导体裸片和第二半导体裸片分别包括布置在相应的所述半导体裸片的顶部主表面上的第一接触和第二接触以及布置在相应的所述半导体裸片的底部主表面上的第三接触；第一裸片连接部分和第二裸片连接部分，其布置在相应的所述第一载体和第二载体上，所述第一载体和第二载体连接到相应的所述第一半导体裸片和第二半导体裸片的所述第三接触；以及第一接触连接构件，其从所述第一半导体裸片的所述第一接触延伸到第二载体的所述裸片连接部分，使得所述第一半导体裸片的所述第一接触电连接到所述第二半导体裸片的所述第三接触。
根据实施例，所述第一接触连接构件可以从所述第一半导体裸片的所述第一接触延伸，以形成所述半导体器件的外部引线。所述第一接触连接构件可以与所述半导体器件的外部引线一体形成。
可选地，第三连接构件可以从所述第二半导体裸片的所述第一接触延伸，以形成半导体器件的相应的外部引线。
可选地，至少一个连接部分可以从所述第一载体和第二载体中的每一个延伸，以形成所述半导体器件的相应的外部引线。
根据实施例，所述第一接触连接构件可以是引线夹，所述引线夹包括：第一部分，其用于连接至所述第一半导体裸片的所述第一接触；第二部分，其用于连接至第二载体的所述裸片连接部分；以及导电部分，其将所述第一部分和所述第二部分连接。所述导电部分可以相对于所述第一部分和所述第二部分升高。
根据实施例，所述第一半导体裸片和所述第二半导体裸片可以被布置为半桥电路。所述第一半导体裸片和所述第二半导体裸片可以是场效应晶体管，并且所述第一接触可以是源极接触；所述第二接触可以是栅极接触；以及所述第三接触可以是漏极接触。所述第一半导体裸片可以是高侧场效应晶体管，并且所述第二半导体裸片可以是低侧场效应晶体管。
根据实施例，所述第三接触连接构件可以是分叉的。
根据实施例，提供一种制造半导体器件的方法，包括：将第一半导体裸片和第二半导体裸片安装在相应的第一载体和第二载体上，所述第一半导体裸片和所述第二半导体裸片分别包括布置在相应的所述半导体裸片的顶部主表面上的第一接触和第二接触以及布置在相应的所述半导体裸片的底部主表面上的第三接触；将在相应的所述第一载体和第二载体上的第一裸片连接部分和第二裸片连接部分连接，所述第一载体和第二载体接到相应的所述第一半导体裸片和第二半导体裸片的所述第三接触；连接第一接触连接构件以从所述第一半导体裸片的所述第一接触延伸到第二载体的所述裸片连接部分，所述第一半导体裸片的所述第一接触与所述第二半导体裸片的所述第三接触电连接。
所述第一接触连接构件可以被连接为从所述第一半导体裸片的所述第一接触延伸，并且所述第一接触连接构件可以与所述半导体器件的外部引线一体形成。
所述第一接触连接构件和所述半导体器件的所述外部引线与夹式框架一体形成。
附图说明
在附图和以下描述中，相同的附图标记表示相同的特征。
在下文中仅参考附图通过示例进一步描述本发明，其中：
图1示出了根据实施例的半导体器件；
图2a示出了根据实施例的以半桥配置布置的半导体器件的平面图；
图2b示出了图2a的半桥配置的等效电路图；
图3a示出了连接构件的示例实施例；
图3b示出了连接构件的另一示例实施例；
图4a示出了半导体器件的外部引线布置的示例实施例；
图4b示出了半导体器件的外部引线布置的另一示例实施例，
图5a至图5j示出了根据实施例的用于制造半导体器件的处理流程；以及
图6示出了安装在框架上并连接到两个半导体裸片的夹式布置。
具体实施方式
在图1中示出根据实施例的半导体器件100。半导体器件100包括布置在第一载体106上的第一半导体裸片102和布置在第二载体108上的第二半导体裸片104。第一半导体裸片102和第二半导体裸片104可以分别包括布置在其顶部主表面上的第一器件接触110、112和第二器件接触114、116。第一半导体裸片102和第二半导体裸片104可以分别包括布置在其底部主表面上的第三器件接触118、120。
第一半导体裸片102和第二半导体裸片104的顶部主表面与相应的底部主表面相对。半导体裸片102、104可以具有基本相同的尺寸。
第一半导体裸片102和第二半导体裸片104可以使用诸如粘合剂、导电粘合剂或焊料的任何适当的方式固定地布置或安装在相应的第一载体106和第二载体108上，以允许第三器件接触118、120与相应的第一载体106和第二载体108之间的电连接。
载体106、108可以是由例如铜形成的导电载体，并且可以分别包括裸片附接或连接部分，例如适于将第一半导体裸片102和第二半导体裸片104固定地安装到相应载体106、108的裸片焊盘。
连接构件134可以布置为将第一半导体裸片102的第一器件接触110电连接到第二载体108。如上所述，第二半导体裸片104的第三接触120可以使用导电粘合剂或焊料而电连接到第二载体108，由于该电连接，第三电接触120将通过连接构件134电连接到第一半导体裸片102的第一器件接触110。
连接构件134可以通过诸如导电粘合剂或焊料或焊接的任何适当的方式在第一端处固定地附接到第二载体108。连接构件134可以通过诸如导电粘合剂或焊料的任何适当的方式在远离第一端的第二端处固定地附接到第一半导体裸片102的第一接触110。连接构件134在连接至第二载体108的第一端与连接至第一半导体裸片102的第一接触的第二端之间的部分可以高于第一端和第二端。在这方面，连接构件可以被认为包括比相应的第一端和第二端高的中间部分。这确保了除了如上所述的导电构件的第一端和第二端之外，连接构件不与第一裸片和第二裸片的第一载体和第二载体的任何其他部分接触。
导电构件134可以包括可选的又一引线部分124，该可选的又一引线部分124在远离第一半导体裸片102的第一接触110的方向上延伸。可选的又一引线部分124可以形成半导体器件100的外部接触或引线，适用于通过第一接触110与第一半导体裸片102的连接而连接到诸如印刷电路板的载体。导电构件134和引线部分可以由单件的导电材料形成。可替换地，导电构件可以例如通过焊料、焊接或导电粘合剂在任何适当的点处(例如第一接触110)接合至引线部分。除了上述电功能之外，导电构件134还可以用于通过施加由载体施加到裸片的向下压力将第一半导体裸片保持在第一载体上的位置上。这可以防止裸片在半导体器件100的制造期间倾斜或移动，或者防止裸片在制造之后倾斜或移动。在半导体器件100适用于汽车应用的情况下，这是特别有利的。
半导体器件100还可以包括从第一半导体裸片102和第二半导体裸片104的相应的第二接触114、116延伸的第二接触连接构件122、126。在第一端，第二接触连接构件122、126可以是通过例如导电粘合剂或焊料的任何适当的方式电连接至第二接触114、116。在远离第一端的第二端处，第二接触连接构件122、126可以形成半导体器件的外部电接触或引线，并且可以适合于连接到诸如印刷电路板(未示出)的载体。
半导体器件100还可以包括从第二半导体裸片104的第一接触112延伸的第三接触连接构件128。在第一端，第三接触连接构件128可以通过例如导电粘合剂或焊料的任何适当的方式电连接至第一接触112。在远离第一端的第二端处，第三接触连接构件128可以形成半导体器件的外部电接触或引线，并且可以适合于连接到诸如印刷电路板(未示出)的载体。
载体106、108中的每一个还可包括从其延伸的一个或多个引线136、138。在第一端，各引线可以与相应的载体106、108一体形成。在远离第一端的第二端，各引线可以形成第一半导体裸片和第二半导体裸片的相应的第三接触的外部电接触。另外，第二载体108的引线136以及第二半导体裸片104的第三接触112可以通过导电构件134连接到第一半导体裸片的第一接触。引线138、136可适合于连接到诸如印刷电路板(未示出)的载体。
连接构件134和又一引线124可以布置为所谓的引线夹，并且可以由导电导热材料形成。结果，连接构件可以用作从第一接触110到第二载体108的电连接件以及从第一半导体裸片102到第二载体的散热器二者。这是特别有利的，因为连接构件134连接到载体108，允许热量从第一半导体裸片102传递到第二载体108，允许第一半导体裸片102的有效散热。另外，第二接触连接构件122、126和第三接触连接构件128也可以被布置为引线夹。
第一接触110、112，第二接触114、116和第三接触118、120可以通过任何适当的金属化工艺而布置在相应的第一半导体裸片和第二半导体裸片上。上述接触可以布置为使得它们可以使用导电粘合剂或焊料而电连接和机械连接到上述连接构件。
应当注意，连接构件134可以包含在半导体器件100的占用面积内。图1示出了最终的半导体器件100，然而，为了清楚和易于说明，没有示出诸如模制或封装的任何封装。对于封装好的半导体器件，连接构件134将被嵌入封装材料(未示出)中，并且不会延伸到最终封装好的半导体器件100的外部。这在图2a中的半导体器件100的平面图中更清楚地示出(再次为清楚起见，未示出模制或封装)。
第一连接构件、第二连接构件和第三连接构件可以形成外部引线，并且可以以任何合适的引脚配置(例如表面安装双列直插式封装，其中LFPAK仅是许多示例中的一个)来布置。
在一个实施例中，第一半导体裸片102和第二半导体裸片104可以是场效应晶体管(FET)，并且参考图2a，半导体裸片102、104可以以半桥配置布置，由此第一半导体裸片102是高侧FET，第二半导体裸片104是低侧FET。第一接触110、112可以是源极接触，第二接触114、116可以是栅极接触，第三接触118、120可以是漏极接触。因此，在上面关于图1的讨论之后，如图2b的等效电路中所示，通过使用连接构件134连接第一接触110(即，高侧源极)与第三接触120(即，低侧漏极)来实现半桥配置。以这种方式，获得了如图2b所示的高侧源极S1到低侧漏极D2的半桥连接。
在图2b的半桥配置中，半导体器件的外部引线如下布置。高侧漏极D1由引线138形成，而图1和图2a示出多于一个引线138，技术人员将理解可以提供任何数量的引线。高侧栅极G1由引线122形成，低侧栅极G2由引线126形成，低侧源极S2由引线128形成。如所讨论的，连接构件134经由连接到低侧漏极接触120的载体108而将高侧源极接触连接到与低侧漏极。虽然图1和图2a示出了外部低侧漏极D2引线136，但是技术人员将理解，由于高侧源极接触与低侧漏极的连接，因此它们在半桥配置中并不是严格要求的。
在半桥配置中，低侧漏极D2引线136或连接构件134连接到载体132的点用作半导体裸片的高侧102与低侧104之间的中点节点。如果通过在端子122处施加电压来使高侧导通(并且低侧关断)，则电流可以经由连接构件134从高侧漏极138通过高侧裸片流到漏极136。相反，如果通过在端子126处施加电压来使低侧导通(并且高侧关断)，则电流可以从低侧源极128流到低侧136。另外并且如以上关于图1所讨论的，连接构件134可以延伸以包括附加引线124，该附加引线124可以形成高侧源极S1连接件，并且这种连接件可以用作切换节点或栅极驱动引脚。引线124的载流能力可以小于低侧漏极D2引线136的载流能力，因此它不能用于施加电压。有利地，它可以用于监测高侧裸片102的源极，其用于快速切换高侧裸片。另外，可以精确地施加高侧裸片102的栅极源极电压，而不会引起寄生电感。此外，应注意，连接构件134包含在半导体器件100的占用面积内。
由于如上所述布置的连接构件134，本公开的布置不需要倒装芯片裸片布置，这种布置难以对准并实现汽车工业所要求的百万分之零的品质。
虽然上面的讨论涉及半桥配置，但本领域技术人员将理解，它同样与级联布置的半导体器件相关，例如被配置为通过常断来切换的常开或耗尽型晶体管(例如JFET)、或增强型晶体管(例如MOSFET)。另外，上面讨论的布置也同样适用于双极晶体管。
在一个实施例中，第一半导体裸片102和第二半导体裸片104可以是以半桥配置布置的双极结型晶体管(BJT)，由此第一半导体裸片是高侧BJT，第二半导体裸片是低侧BJT。第一接触110、112可以是发射极接触，第二接触114、116可以是基极接触，第三接触118、120可以是集电极接触。因此，遵循上面参照图1讨论的原理，可以通过使用连接构件134将第一半导体裸片102的第一接触110(在这种情况下为高侧BJT的发射极)与第二半导体裸片104的第三接触120(在这种情况下是低侧BJT的集电极)连接来实现半桥配置。以这种方式，获得高侧发射极到低侧集电极的半桥连接。
图3a和图3b示出了连接构件134的示例实施例。连接构件134通常由三个部分形成。第一，连接构件可以包括裸片附接部分140，其用于连接到半导体裸片的电接触(例如第一半导体裸片102的第一接触110)，遵循上述示例。第二，连接构件可以包括接触部分142，其用于连接到载体(例如载体132)，遵循上述示例。第三，互连部分144布置为将裸片附接部分140电连接和机械连接到接触部分142。裸片附接部分140的尺寸可以与半导体裸片的电接触的尺寸匹配，以确保与半导体裸片的电接触的安全的电气和机械接触。接触部分142可以是与载体接触所需的任何合适的尺寸。互连部分144可以是任何适当的尺寸以将电流从裸片附接部分140运载到接触部分142，并且通常，互连部分144的尺寸越大，电流越大。图3a和图3b示出了互连部分144的两个示例。在图3a的示例中，互连部分比图3b中所示的宽。因此，图3a的互连部分可以运载比图3b的电流更多的电流。另外，与较窄的互连部分144相比，较宽的互连部分144将具有增加的热质量(thermal mass)并且因此可以用作更有效的散热器。可选地，并且如上所述，连接构件134还可以包括引线部分124，其形成半导体器件100的外部接触或引线，适于连接到诸如印刷电路板的载体。
连接构件134可以由诸如铜的任何适当的材料形成，并且可以由这样材料的片冲压而成使得它形成为单件。可选的引线部分124可以与连接构件134一体地形成，或者可选的引线部分124可以形成为单独的部件，并且随后以机械和/或电的方式连接到连接构件134。引线部分124可以用作如上所述的切换节点或栅极驱动引脚。
连接构件134的几何形状被布置为使得互连部分144高于裸片附接部分140和接触部分142。这确保除了在裸片附接部分140处，连接构件134与半导体裸片以及半导体器件的任何周围特征隔离。
图4a和图4b示出了引线布置的示例实施例。在图4a中，当与上述实施例相比时，第三接触连接构件128和/或引线部分124可以具有增加的体积。随着导体的体积增加，这允许载流能力增强。这在半桥配置中是特别有利的，其中流过例如低侧源极S2的电流将更大。类似地，在图4b中，第三接触连接构件128和/或引线部分124可以再次分叉或分开，从而允许通过增加导体的体积来增加载流能力。
图5a至图5j示出了根据实施例的用于制造半导体器件100的处理流程中的示例步骤。如图5a所示，该处理开始于通过多个连接件136、138将裸片焊盘130、132连接到框架502。裸片焊盘130、132，框架502和多个连接件136、138可以由例如金属板的单片导电材料形成。金属例如可以是铜。如图5b所示，可以将诸如焊料的导电粘合剂504施加到裸片焊盘和引线框架上。附接导电粘合剂504可以布置在裸片焊盘上，以用于将第一半导体裸片102和第二半导体裸片104固定安装在相应的裸片焊盘上，如图5c所示。类似地，可以将导电粘合剂506施加至裸片焊盘132上，以用于附接导电构件134(如下面讨论的图5e所示)。可以将另外的导电粘合剂508施加至框架502上，以用于附接引线夹(如下面讨论的图5b至5d所示)。
如图5c所示，将半导体裸片102、104放置在相应裸片焊盘130、132的裸片附接导电粘合剂504材料上。在放置裸片之后，将导电粘合剂516布置在裸片半导体裸片102、104的相应的接触110、112、114、116上，如图5d所示。
在将导电粘合剂布置在半导体裸片的接触上之后，将夹式框架512布置在半导体裸片的各接触、框架502和裸片焊盘132上。夹式框架512可以包括夹式附接部分514，以用于连接到施加在框架502上的导电粘合剂。多个连接构件122、124、126和128可以与夹式附接部分514一体形成并从夹式附接部分514延伸，以形成器件的连接构件或引线。引线可以形成为相应的第一裸片和第二裸片的各接触的连接件。在引线124的情况下，这可以进一步延伸远离引线附接部分，以一体形成连接构件134，如上所述。连接构件可以配置为与裸片焊盘上的导电粘合剂接触。可选地，挡杆(damber)可以与引线一体形成并横向延伸穿过引线。
当夹式框架布置在半导体裸片的各接触、框架502和裸片焊盘132上时，导电粘合剂可以固化，以将夹式框架固定安装到其上。在导电粘合剂是焊料的情况下，可以使用称为回流的处理将半导体裸片102、104固定到裸片焊盘，并且将夹式框架固定到半导体裸片的框架502的各接触、框架502和裸片焊盘132。根据上述实施例，固化或回流确保了在半导体器件中形成适当的电连接和机械连接。
在放置夹式框架512之后，可以将半导体裸片模制或封装在保护性封装件518中，如图5f所示。图5g示出了挡杆516被移除，然后切割引线附接514以允许处理图5h中的引线。在引线处理和形成之后，通过切断引线136、138与框架502的连接将半导体器件100从框架502分割，如图5i所示。在图5j中示出了为清楚起见而移除保护性封装件518的最终半导体器件100。
根据实施例，通过放置单个夹式框架512简化了半导体器件100的制造，如图6中更详细地示出。以这种方式制造半导体器件100确保了通过以下步骤将第一半导体裸片102牢固地保持在其相应的载体130上的适当位置：在夹式附接部分514处将夹式框架512固定到框架502；将连接构件134的裸片附接部分140固定到第一半导体裸片102；以及将接触部分142固定到载体132。另外，通过将在夹式附接部分514处将夹式框架512固定到框架502与将第三接触连接构件128固定到第二半导体裸片104相组合，从而将第二半导体裸片104固定到其相应的载体132。此外，连接构件122、126与相应的第一裸片和第二裸片接触。这导致半导体裸片102、104的各接触处于同一平面，具有良好的共面性。因此，上述各接触和连接件的布置可以防止半导体裸片在例如上面讨论的回流处理期间倾斜。这在半导体器件适用于汽车应用的情况下是特别有利的。
在所附独立权利要求中阐述了本发明的特定和优选方面。来自从属和/或独立权利要求的特征的组合可以适当地组合，而不仅仅如权利要求中所述。
本公开的范围包括明确地或隐含地公开的任何新颖特征或特征的组合或其任何概括，而不管其是否涉及要求保护的发明或者减轻本发明所解决的任何或所有问题。申请人在此提醒注意，在本申请或由此衍生的任何此类进一步申请的审查期间，可以对这些特征提出新的权利要求。具体地，参考所附权利要求，从属权利要求的特征可以与独立权利要求的特征组合，并且来自各个独立权利要求的特征可以以任何适当的方式组合，而不仅仅是在权利要求中列举的特定组合。
在各实施例的上下文中描述的特征也可以在单个实施例中组合提供。相反，为简洁起见，在单个实施例的上下文中描述的各种特征也可以单独提供或以任何合适的子组合来提供。
术语“包括”不排除其他元件或步骤，术语“一”或“一个”不排除多个。权利要求中的附图标记不应被解释为对权利要求范围的限制。

Claims (15)

1.一种半导体器件，包括：
第一半导体裸片和第二半导体裸片(102、104)，其布置在相应的第一载体和第二载体(106、108)上，所述第一半导体裸片和第二半导体裸片分别包括布置在相应的所述半导体裸片的顶部主表面上的第一接触(110、112)和第二接触(114、116)以及布置在相应的所述半导体裸片的底部主表面上的第三接触(118、120)；
第一裸片连接部分和第二裸片连接部分(130、132)，其布置在相应的所述第一载体和第二载体(106、108)上，所述第一载体和第二载体(106、108)连接到相应的所述第一半导体裸片和第二半导体裸片的所述第三接触；以及
第一接触连接构件(134)，其从所述第一半导体裸片的所述第一接触延伸到第二载体的所述裸片连接部分，使得所述第一半导体裸片的所述第一接触电连接到所述第二半导体裸片的所述第三接触。
2.根据权利要求1所述的半导体器件，其中，所述第一接触连接构件从所述第一半导体裸片的所述第一接触延伸，以形成所述半导体器件的外部引线。
3.根据权利要求1或2所述的半导体器件，其中，所述第一接触连接构件与所述半导体器件的外部引线一体形成。
4.根据权利要求1至3中任一项或多项所述的半导体器件，还包括第二接触连接构件，所述第二接触连接构件从所述第一裸片和第二裸片的相应的所述第二接触延伸，以形成所述半导体器件的相应的外部引线。
5.根据权利要求1至4中任一项或多项所述的半导体器件，还包括第三连接构件，所述第三连接构件从所述第二半导体裸片的所述第一接触延伸，以形成所述半导体器件的相应的外部引线。
6.根据权利要求1至5中任一项或多项所述的半导体器件，还包括至少一个连接部分，所述至少一个连接部分从所述第一载体和第二载体中的每一个延伸，以形成所述半导体器件的相应的外部引线。
7.根据权利要求1至6中任一项或多项所述的半导体器件，其中，所述第一接触连接构件是引线夹，所述引线夹包括：
第一部分，其用于连接至所述第一半导体裸片的所述第一接触；
第二部分，其用于连接至所述第二载体的所述裸片连接部分；以及
导电部分，其将所述第一部分和所述第二部分连接。
8.根据权利要求7所述的半导体器件，其中，所述导电部分相对于所述第一部分和所述第二部分升高。
9.根据权利要求1至6中任一项或多项所述的半导体器件，其中，所述第一半导体裸片和所述第二半导体裸片被布置为半桥电路。
10.根据权利要求1至8中任一项或多项所述的半导体器件，其中，所述第一半导体裸片和所述第二半导体裸片是场效应晶体管，并且其中：
所述第一接触是源极接触；
所述第二接触是栅极接触；以及
所述第三接触是漏极接触。
11.根据权利要求10所述的半导体器件，其中，所述第一半导体裸片是高侧场效应晶体管，并且所述第二半导体裸片是低侧场效应晶体管。
12.根据前述权利要求中任一项所述的半导体器件，其中，所述第三接触连接构件是分叉的。
13.一种制造半导体器件的方法，包括：
将第一半导体裸片和第二半导体裸片(102、104)安装在相应的第一载体和第二载体(106、108)上，所述第一半导体裸片和所述第二半导体裸片分别包括布置在相应的所述半导体裸片的顶部主表面上的第一接触(110、112)和第二接触(114、116)以及布置在相应的所述半导体裸片的底部主表面上的第三接触(118、120)；
将在相应的所述第一载体和第二载体(106、108)上的第一裸片连接部分和第二裸片连接部分(130、132)连接，所述第一载体和第二载体(106、108)连接到相应的所述第一半导体裸片和第二半导体裸片的所述第三接触；
连接第一接触连接构件(134)以从所述第一半导体裸片的所述第一接触延伸到第二载体的所述裸片连接部分，所述第一半导体裸片的所述第一接触与所述第二半导体裸片的所述第三接触电连接。
14.根据权利要求13所述的方法，其中，所述第一接触连接构件被连接为从所述第一半导体裸片的所述第一接触延伸，并且所述第一接触连接构件与所述半导体器件的外部引线一体形成。
15.根据权利要求14所述的方法，其中，所述第一接触连接构件和所述半导体器件的所述外部引线与夹式框架一体形成。
CN201811235977.6A 2017-10-23 2018-10-23 半导体器件和制造方法 Pending CN109698180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311050444.1A CN116960094A (zh) 2017-10-23 2018-10-23 半导体器件和制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17197800.0 2017-10-23
EP17197800.0A EP3474322B1 (en) 2017-10-23 2017-10-23 Semiconductor device and method of manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311050444.1A Division CN116960094A (zh) 2017-10-23 2018-10-23 半导体器件和制造方法

Publications (1)

Publication Number Publication Date
CN109698180A true CN109698180A (zh) 2019-04-30

Family

ID=60182391

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811235977.6A Pending CN109698180A (zh) 2017-10-23 2018-10-23 半导体器件和制造方法
CN202311050444.1A Pending CN116960094A (zh) 2017-10-23 2018-10-23 半导体器件和制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311050444.1A Pending CN116960094A (zh) 2017-10-23 2018-10-23 半导体器件和制造方法

Country Status (3)

Country Link
US (1) US10825753B2 (zh)
EP (1) EP3474322B1 (zh)
CN (2) CN109698180A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture
US11515244B2 (en) * 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
DE102019206811A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
TWI763213B (zh) * 2020-12-29 2022-05-01 新唐科技股份有限公司 封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033541A1 (en) * 2000-09-21 2002-03-21 Shotaro Uchida Semiconductor device manufacturing method and semiconductor device manufactured thereby
US20120001308A1 (en) * 2010-07-05 2012-01-05 Denso Corporation Semiconductor module and method of manufacturing the same
CN104425429A (zh) * 2013-08-29 2015-03-18 英飞凌科技股份有限公司 具有多层裸片组块的半导体封装
CN104681553A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 电子部件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237343B (zh) * 2010-05-05 2014-04-16 万国半导体有限公司 用连接片实现连接的半导体封装及其制造方法
JP5521771B2 (ja) * 2010-05-21 2014-06-18 株式会社デンソー 半導体モジュールおよびその製造方法
CN102263093A (zh) * 2011-07-15 2011-11-30 上海凯虹科技电子有限公司 桥式器件的封装结构
WO2013118275A1 (ja) * 2012-02-09 2013-08-15 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033541A1 (en) * 2000-09-21 2002-03-21 Shotaro Uchida Semiconductor device manufacturing method and semiconductor device manufactured thereby
US20120001308A1 (en) * 2010-07-05 2012-01-05 Denso Corporation Semiconductor module and method of manufacturing the same
CN104425429A (zh) * 2013-08-29 2015-03-18 英飞凌科技股份有限公司 具有多层裸片组块的半导体封装
CN104681553A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 电子部件

Also Published As

Publication number Publication date
US10825753B2 (en) 2020-11-03
CN116960094A (zh) 2023-10-27
EP3474322A1 (en) 2019-04-24
EP3474322B1 (en) 2022-04-20
US20190122965A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN107170718B (zh) 半导体模块
US7800208B2 (en) Device with a plurality of semiconductor chips
CN100444371C (zh) 功率半导体封装
CN109698180A (zh) 半导体器件和制造方法
US9263440B2 (en) Power transistor arrangement and package having the same
CN103972193A (zh) 功率晶体管装置和用于制造功率晶体管装置的方法
CN102693953A (zh) 半导体装置及其制造方法
US9666557B2 (en) Small footprint semiconductor package
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN102412211A (zh) 电子器件
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
US11315850B2 (en) Semiconductor device
CN109473415A (zh) 具有顶侧冷却部的smd封装
CN106024773B (zh) 包括多层级载体的化合物半导体装置
CN113496977B (zh) 共源共栅半导体装置和制造方法
CN104037152A (zh) 芯片载体结构、芯片封装及其制造方法
CN103296019A (zh) 半导体装置以及用于制造半导体装置的方法
CN112823416A (zh) 表面安装式热缓冲器
US8811030B1 (en) Packaging of electronic circuitry
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
WO2017157486A1 (en) Semiconductor device
EP3690937B1 (en) Cascode semiconductor device and method of manufacture
US11101199B2 (en) Power semiconductor device
CN110993580A (zh) 用于裸片接合的多夹结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190430