CN110444536A - 一种电力用逆变电路装置 - Google Patents

一种电力用逆变电路装置 Download PDF

Info

Publication number
CN110444536A
CN110444536A CN201910619210.1A CN201910619210A CN110444536A CN 110444536 A CN110444536 A CN 110444536A CN 201910619210 A CN201910619210 A CN 201910619210A CN 110444536 A CN110444536 A CN 110444536A
Authority
CN
China
Prior art keywords
bonding
conductive pattern
electrode
groove
inverter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910619210.1A
Other languages
English (en)
Inventor
戴世元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Voight Optoelectronics Technology Co Ltd
Original Assignee
Nantong Voight Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Voight Optoelectronics Technology Co Ltd filed Critical Nantong Voight Optoelectronics Technology Co Ltd
Priority to CN201910619210.1A priority Critical patent/CN110444536A/zh
Publication of CN110444536A publication Critical patent/CN110444536A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供了一种电力用逆变电路装置，其用键合带将正面电极和布线图案进行接合，所以能够通过键合带缓和在键合处产生的应力，所以能够抑制键合带和半导体元件的剥离，提高接合的可靠性。另外，能够尽可能地减小通电时的键合带中的电阻，使得通电时的键合带中的发热量变小，功率模块的温度上升被抑制，从而能够实现功率模块的大电流化。并且该种接合方式，能够实现接合的对准和防止剥离以及接合的灵活性，防止接合处的偏移和移位。

Description

一种电力用逆变电路装置
技术领域
本发明涉及半导体器件封装领域，具体为电力转换装置封装领域，涉及一种电力用逆变电路装置。
背景技术
在电路基板上安装功率半导体元件(例如IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)、MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)、双极型晶体管、二极管等)并通过密封树脂封装而成的功率模块被用于例如逆变器、马达驱动装置等。
关于功率模块的封装构造，被称为壳体构造的构造是主流。该壳体型是在散热用金属基体板上隔着绝缘基板安装功率半导体元件、并针对散热用金属基体板粘接壳体而成的构造。
另外，在模块内部安装的半导体元件与主电极连接。在该功率半导体元件和主电极的连接中使用导线。作为导线，一般使用线径0.1～0.5mm的铝合金制的线材。
在对导线进行超声波焊接的情况下，相邻的导线的间隔需要设定成超声波焊接工具的头与已经设置的导线不发生干扰。另外，为了使功率模块大电流化，需要增加与功率半导体元件接合的导线的根数，但功率半导体元件的尺寸受到限制，所以存在能够设置的导线的根数存在界限、难以实现大电流化这样的课题。
因此，作为用于解决该课题的变更成导线键合的方法，提出了直接引线键合并得到实用化。在直接引线键合中，通过焊料将板状的主端子(引线)和功率半导体元件进行接合。利用直接引线键合，相比于导线键合，具有能够应对大电流化、能够降低布线电阻、布线电感这样的特征。
但是，在直接引线键合中，根据功率半导体元件和板状的主端子的线膨胀系数的差而产生的应力被施加到作为接合材料的焊料部，从而产生焊料的开裂，所以存在可靠性有问题这样的课题。对此，公开了在板状的主端子的表面形成大量金属凸块、经由该金属凸块通过超声波焊接将导体板和功率半导体元件的正面电极进行接合的方法。在该方法中，由于大量金属凸块成为缓冲层，从而缓和对接合部施加的应力。
发明内容
基于解决上述问题，本发明提供了一种电力用逆变电路装置，其包括：
散热基板；
壳体，设置于所述散热基板的上表面的边缘部分；
绝缘基板，其焊接在散热基板上，且位于所述壳体内，所述绝缘基板包括在其上表面的第一导电图案、第二导电图案和第三导电图案；
第一芯片，具有相对设置的第一电极和第二电极，所述第一电极焊接于所述第一导电图案上；
第二芯片，具有相对设置的第三电极和第四电极，所述第三电极焊接于所述第二导电图案上；
键合带，所述键合带至少包括三个键合部和两个连接部，所述三个键合部通过所述两个连接部进行连接，所述三个键合部分别键合于所述第二电极、第四电极和第三导电图案上；
其特征在于：所述三个键合部的两面上分别设置有多个第一凹槽，所述第二电极、第四电极和第三导电图案上设置有多个第二凹槽，所述三个键合部的一面上的所述多个第一凹槽和多个第二凹槽数量和形状相对应，且经由多个第一连接件将所述一面上的的多个第一凹槽和多个第二凹槽进行连接，其中所述多个第一连接件部分嵌入所述多个第一凹槽，部分嵌入所述多个第二凹槽。
根据本发明的实施例，还包括第一主端子，所述第一主端子包括一键合面，所述键合面上设置有多个第三凹槽，所述多个第三凹槽与所述三个键合部的另一面上的所述多个第一凹槽的数量和形状相对应且经由多个第二连接件将所述另一面上的多个第一凹槽和所述多个第三凹槽进行连接，其中所述多个第二连接件部分嵌入所述多个第一凹槽，部分嵌入所述多个第三凹槽。
根据本发明的实施例，还包括第二和第三主端子，所述第二主端子键合于所述第一导电图案上，所述第二主端子键合于所述第二导电图案上。
根据本发明的实施例，还包括密封树脂，其密封所述壳体所围成的腔体。
根据本发明的实施例，所述第三导电图案位于所述第一导电图案和第二导电图案之间，以使得所述三个键合部的中间的键合部低于其他两个键合部的位置。
根据本发明的实施例，所述第三导电图案位于所述第一导电图案和第二导电图案的最右侧，以使得所述三个键合部的最右侧的键合部低于其他两个键合部的位置。
根据本发明的实施例，所述三个键合部的厚度大于所述两个连接部的厚度。
本发明的优点如下：用键合带将正面电极和布线图案进行接合，所以能够通过键合带缓和在键合处产生的应力，所以能够抑制键合带和半导体元件的剥离，提高接合的可靠性。另外，能够尽可能地减小通电时的键合带中的电阻，使得通电时的键合带中的发热量变小，功率模块的温度上升被抑制，从而能够实现功率模块的大电流化。并且该种接合方式，能够实现接合的对准和防止剥离以及接合的灵活性，防止接合处的偏移和移位。
附图说明
图1为电力用逆变电路装置的剖视图；
图2为本发明的导体板的剖视图。
具体实施方式
本发明构思在于设计一种防止接合应力的电力用逆变电路装置，具体的实施例将在下述内容中说明。
参见图1，本发明的电力用逆变电路装置，其为一整体的封装体。
在散热用的金属基板4上，通过焊料5来接合绝缘基板。绝缘基板具备绝缘层1和金属板2、3。绝缘基板做成在由氧化铝、氮化铝、氮化硅等陶瓷或环氧树脂等形成的绝缘层21的双面贴合铜等的金属板2、3而成的构造。如图示，在正面侧的金属板2处形成布线图案21、22、23。通过焊料5等，在该正面侧的金属板2接合功率半导体元件7、8。
功率半导体元件7、8使用MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)等电力控制用半导体元件、回流二极管等功率半导体元件。在功率半导体元件7、8处，形成铝、铜等的正面电极。该功率半导体元件7、8的正面电极和布线图案22经由铝合金制或者铜合金制的键合带9而电连接。
键合带9横跨功率半导体元件7、8，且所述键合带9的中心部分电连接所述布线图案22。键合带9至少包括三个键合部91、92、93和两个连接部94、95，键合带9的键合部91、93分别与功率半导体元件7、8的正面电极进行对接（物理焊接），键合带9的键合部92与布线图案22进行对接（物理焊接）。另外，半导体元件8焊接于布线图案21上，半导体元件7焊接于布线图案23，并且两主端子10、11分别焊接于布线图案21、23并延伸于壳体6内以引出外接端子。另外，出于确保模块内部的绝缘性的目的，在由壳体6和散热用金属基板4包围的区域内，填充硅凝胶、环氧树脂等绝缘性的密封树脂16。此外，中心端子12焊接于键合带9的键合部92上，并从所述密封树脂16上露出。
其中，键合带9的键合部91-93相较于连接部94、95厚，键合部91-93的双面上设置有凹槽17、18，其为半球形、长方形、椭球形或锥形等，该凹槽17、18为多个，呈阵列式。在键合部91-93接合的其他部件均设有相对应的凹槽，该凹槽的形状和凹槽17、18相同。参见图1，键合部91的下方凹槽18与半导体元件8的正面电极的凹槽一致，键合部93的下方凹槽18与半导体元件7的正面电极的凹槽一致，键合部92的下方凹槽18与布线图案22的凹槽一致，并且凹槽和凹槽之间设置有多个连接件14，多个连接件14部分嵌入键合部的凹槽内，部分嵌入正面电极或布线图案22的凹槽。该连接件14为金属球、焊球。
参见图2，本发明的键合带9可通过连接件94、95任意弯折，以实现键合部91-93的高度的调节，以实现灵活的键合。例如，图2（a）-（c）的设置，可以把半导体元件设置在不同的位置。
在如以上那样构成的功率模块中，用键合带9将正面电极和布线图案22进行接合，所以能够通过键合带9缓和在键合处产生的应力，所以能够抑制键合带9和半导体元件7、8的剥离，提高接合的可靠性。另外，能够尽可能地减小通电时的键合带9中的电阻，使得通电时的键合带9中的发热量变小，功率模块的温度上升被抑制，从而能够实现功率模块的大电流化。并且该种接合方式，能够实现接合的对准和防止剥离以及接合的灵活性，防止接合处的偏移和移位。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (7)

1.一种电力用逆变电路装置，其包括：
散热基板；
壳体，设置于所述散热基板的上表面的边缘部分；
绝缘基板，其焊接在散热基板上，且位于所述壳体内，所述绝缘基板包括在其上表面的第一导电图案、第二导电图案和第三导电图案；
第一芯片，具有相对设置的第一电极和第二电极，所述第一电极焊接于所述第一导电图案上；
第二芯片，具有相对设置的第三电极和第四电极，所述第三电极焊接于所述第二导电图案上；
键合带，所述键合带至少包括三个键合部和两个连接部，所述三个键合部通过所述两个连接部进行连接，所述三个键合部分别键合于所述第二电极、第四电极和第三导电图案上；
其特征在于：所述三个键合部的两面上分别设置有多个第一凹槽，所述第二电极、第四电极和第三导电图案上设置有多个第二凹槽，所述三个键合部的一面上的所述多个第一凹槽和多个第二凹槽数量和形状相对应，且经由多个第一连接件将所述一面上的的多个第一凹槽和多个第二凹槽进行连接，其中所述多个第一连接件部分嵌入所述多个第一凹槽，部分嵌入所述多个第二凹槽。
2.根据权利要求1所述的电力用逆变电路装置，其特征在于：还包括第一主端子，所述第一主端子包括一键合面，所述键合面上设置有多个第三凹槽，所述多个第三凹槽与所述三个键合部的另一面上的所述多个第一凹槽的数量和形状相对应且经由多个第二连接件将所述另一面上的多个第一凹槽和所述多个第三凹槽进行连接，其中所述多个第二连接件部分嵌入所述多个第一凹槽，部分嵌入所述多个第三凹槽。
3.根据权利要求1或2所述的电力用逆变电路装置，其特征在于：还包括第二和第三主端子，所述第二主端子键合于所述第一导电图案上，所述第二主端子键合于所述第二导电图案上。
4.根据权利要求2或3所述的电力用逆变电路装置，其特征在于：还包括密封树脂，其密封所述壳体所围成的腔体。
5.根据权利要求1所述的电力用逆变电路装置，其特征在于：所述第三导电图案位于所述第一导电图案和第二导电图案之间，以使得所述三个键合部的中间的键合部低于其他两个键合部的位置。
6.根据权利要求1所述的电力用逆变电路装置，其特征在于：所述第三导电图案位于所述第一导电图案和第二导电图案的最右侧，以使得所述三个键合部的最右侧的键合部低于其他两个键合部的位置。
7.根据权利要求1所述的电力用逆变电路装置，其特征在于：所述三个键合部的厚度大于所述两个连接部的厚度。
CN201910619210.1A 2019-07-10 2019-07-10 一种电力用逆变电路装置 Withdrawn CN110444536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910619210.1A CN110444536A (zh) 2019-07-10 2019-07-10 一种电力用逆变电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910619210.1A CN110444536A (zh) 2019-07-10 2019-07-10 一种电力用逆变电路装置

Publications (1)

Publication Number Publication Date
CN110444536A true CN110444536A (zh) 2019-11-12

Family

ID=68430081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910619210.1A Withdrawn CN110444536A (zh) 2019-07-10 2019-07-10 一种电力用逆变电路装置

Country Status (1)

Country Link
CN (1) CN110444536A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587861B2 (en) * 2020-03-30 2023-02-21 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130093082A1 (en) * 2005-02-28 2013-04-18 Octec, Inc. Semiconductor device, electrode member, and electrode member fabrication method
JP2014175454A (ja) * 2013-03-08 2014-09-22 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP3198019U (ja) * 2015-04-01 2015-06-11 富士電機株式会社 半導体装置
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130093082A1 (en) * 2005-02-28 2013-04-18 Octec, Inc. Semiconductor device, electrode member, and electrode member fabrication method
US9035453B2 (en) * 2005-02-28 2015-05-19 Octec, Inc. Semiconductor device
JP2014175454A (ja) * 2013-03-08 2014-09-22 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP3198019U (ja) * 2015-04-01 2015-06-11 富士電機株式会社 半導体装置
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587861B2 (en) * 2020-03-30 2023-02-21 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
CN107112294B (zh) 半导体装置以及功率模块
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
TWI647995B (zh) 插拔式功率模組及次系統
JP5656907B2 (ja) パワーモジュール
US7535076B2 (en) Power semiconductor device
CN105765716B (zh) 功率半导体模块和复合模块
US10636732B2 (en) Power module based on multi-layer circuit board
CN102456652A (zh) 功率半导体装置
CN103515364A (zh) 电源模块封装和用于制造电源模块封装的方法
US20170077044A1 (en) Semiconductor device
US9812431B2 (en) Power semiconductor module
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN109599384A (zh) 半导体器件
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN110137160A (zh) 半导体器件
CN109417066A (zh) 半导体装置
CN109390300A (zh) 半导体装置
CN110914975B (zh) 功率半导体模块
KR20200011893A (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
CN110047807A (zh) 半导体装置
CN116798967A (zh) 一种高频大功率封装模组、模组的制作方法及混合基板
CN108155172B (zh) 集成电路封装
CN110444536A (zh) 一种电力用逆变电路装置
CN107818963A (zh) 半导体装置及半导体装置的制造方法
US7447041B2 (en) Compression connection for vertical IC packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191112