JP2014175454A - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP2014175454A
JP2014175454A JP2013046555A JP2013046555A JP2014175454A JP 2014175454 A JP2014175454 A JP 2014175454A JP 2013046555 A JP2013046555 A JP 2013046555A JP 2013046555 A JP2013046555 A JP 2013046555A JP 2014175454 A JP2014175454 A JP 2014175454A
Authority
JP
Japan
Prior art keywords
power semiconductor
bonding
insulating substrate
semiconductor device
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013046555A
Other languages
English (en)
Inventor
Noriyuki Betsushiba
範之 別芝
Yasushi Nakajima
泰 中島
Junji Fujino
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013046555A priority Critical patent/JP2014175454A/ja
Publication of JP2014175454A publication Critical patent/JP2014175454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高温に対応するとともに、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置を得ることを目的とする。
【解決手段】セラミックを基材３ｉとする絶縁基板３と、絶縁基板３の一方の面（導体層３ｐ１側）に接合された電力用半導体素子４と、絶縁基板３の他方の面（導体層３ｐ２側）に、錫との金属間化合物を主体とする接合層２を介して接合された冷却部材１と、を備え、接合層２は、電力用半導体素子４の取付部に対応する領域を内包する中央領域Ｒ２ｃより外側の部分（周縁領域Ｒ２ｐ）の方が空隙率が高い。
【選択図】図１

Description

本発明は、電力用半導体装置に関し、とくにセラミックを基材とする絶縁基板を用いて回路を構成するものに関する。
電力用半導体装置では、例えば窒化アルミニウム、酸化アルミニウム、および窒化珪素などの熱伝導性に優れたセラミックの基材の両面に、銅もしくはアルミニウム等の導体層を、ろう付けもしくは拡散接合により固着した絶縁基板が用いられている。そして、絶縁基板の一方の面（回路面）に設けたダイパッドに電力用半導体素子等の回路部材を、他方の面（冷却面）に、ベース板もしくは水冷ヒートシンク等の冷却部材をはんだ付けしていた。このとき、絶縁基板の線膨張係数と冷却部材の線膨張係数の差が大きいことが問題となっている。
例えば、セラミック材料の線膨張係数が４〜７ｐｐｍ／Ｋであるのに対して、銅のベース板であれば１８ｐｐｍ／Ｋ、アルミニウムであれば２３ｐｐｍ／Ｋと隔たりが大きい。これに対して、冷却部材に銅モリブデン板やＳｉＣウィスカー強化アルミニウムなどのいわゆる金属基複合材料や金属繊維強化複合材料を適用して、線膨張係数の差を減らしていた。それでも、電力用半導体装置として使用寿命を全うできるよう、絶縁基板と冷却部材の接合に用いたはんだ接合層が、熱サイクルにより金属疲労破壊し、亀裂が進展しないように、応力設計が必要であった。
一方、電力用半導体素子は動作温度を高くしたほうが、必要な素子面積を小さくできるため経済的である。また、高温での特性が優れた新世代の電力用半導体素子である炭化珪素などのワイドバンドギャップ半導体材料の登場によって、熱サイクルの温度スイング範囲を拡大する事が望まれるようになってきた。これに対して、はんだは産業的に融点が２２０℃程度までのものしか入手できないという問題があり、高温動作への対応は困難であった。
そこで、接合部分に銅層と錫層を形成し、銅と錫が金属間化合物を形成することを利用して接合する技術（例えば、特許文献１参照。）が開示されている。銅と錫で金属間化合物を形成して接合する場合、接合後の融点は接合に必要な温度よりも高くなり、２００℃を超える温度にも耐えるとされている。
特開２００８−２８２９５号公報（段落００３８〜００４０、図１） 特開２００８−２００７２８号公報（段落００１１〜００１３、図１、図２）
しかしながら、このようにして形成された接合層は、接合界面に生じる熱応力に対し、脆く、はんだのような塑性変形により微小亀裂が進展する金属疲労による劣化メカニズムに対して、脆性破壊により一気に剥離してしまうという問題があり、線膨張係数の差が大きい接合界面に用いるには限界があった。一方、特許文献２には、銅などの融点の高い材料からなる発泡金属をはんだ層に含浸して接合層を構成する技術が開示されている。しかしながら、この場合は、発泡金属自体は接合に寄与しておらず、はんだの融点によって動作温度が制限されることに変わりはない。
この発明は、上記のような問題点を解決するためになされたものであり、高温に対応するとともに、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置を得ることを目的とする。
本発明にかかる電力用半導体装置は、セラミックを基材とする絶縁基板と、前記絶縁基板の一方の面に接合された電力用半導体素子と、前記絶縁基板の他方の面に、錫との金属間化合物を主体とする接合層を介して接合された冷却部材と、を備え、前記接合層は、前記電力用半導体素子の取付部に対応する領域を内包する中央領域の部分より、外側の領域の部分の方が空隙率が高いことを特徴とする。
本発明にかかる電力用半導体装置の製造方法は、セラミックを基材とする絶縁基板の一方の面に、電力用半導体素子を接合する工程と、錫の粉末と、錫と金属間化合物を形成する金属の粉末とを含む接合材料を、前記絶縁基板の他方の面および冷却部材の接合面の少なくとも一方に塗布する工程と、錫の融点以上に加熱して、前記絶縁基板と前記冷却部材とを前記接合材料を用いて接合する工程と、を有し、前記塗布された接合材料の前記錫の粉末の前記金属の粉末に対する配合比率は、前記電力用半導体素子の取付部に対応する領域を内包する中央領域の部分より、外側の領域の部分の方が高いことを特徴とする。
この発明によれば、放熱が必要な電力用半導体素子直下の熱伝導性を損なうことなく、応力緩和が必要な周縁部の接合層の弾性率を低下させることができるので、高温に対応し、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための断面模式図である。 本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための製造工程中における斜視図である。 本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための断面模式図および異なる領域の接合層の構成を示す部分断面図である。 電力用半導体装置における温度と歪量の分布を説明するための図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法および構成を説明するための接合用ペースト塗布するためのメタルマスクの平面図と、そのメタルマスクを用いて冷却器に塗布したペーストの状態を示す平面図である。 本発明の実施の形態２にかかる電力用半導体装置の製造方法および構成を説明するための図５とは異なるパターンを有するメタルマスクの平面図と、そのメタルマスクを用いて冷却器に塗布したペーストの状態を示す平面図である。
実施の形態１．
図１〜図４は、本発明の実施の形態１にかかる電力用半導体装置の構成と製造方法、および動作中の状態について説明するための図である。図１は電力用半導体装置の断面模式図、図２は電力用半導体装置を製造する工程において、冷却器用部材に電力用半導体素子を搭載した絶縁基板を複数配置して接合した状態を示す斜視図、図３（ａ）〜（ｃ）は接合層の接合面の延在方向における領域による構成の違いを説明するための図であって、図３（ａ）は図２の切断線ＬＣによる断面を示す断面模式図、図３（ｂ）は図３（ａ）で示した接合層の断面のうち電力用半導体素子直下の領域部分の断面図、図３（ｃ）は図３（ａ）で示した接合層の断面のうち電力用半導体素子から離れた周縁部の領域部分の断面図である。また、図４は電力用半導体装置における温度と歪量の分布を説明するための図であり、図３（ａ）の断面に対応した部分（下段）の接合面の延在方向（図中水平方向）における位置に応じた温度分布（上段）と歪量分布（中段）を示す図である。
本発明の実施の形態１にかかる電力用半導体装置１０は、図１に示すように、熱伝導性に優れたセラミック層を基材３ｉとし、その両面に銅箔層やアルミ箔層などの導体層３ｐ１、３ｐ２（まとめて３ｐ）が形成された絶縁基板３と、絶縁基板３の一方の面（放熱面：３ｐ２側）に、後述する接合層２を介して接合されたアルミニウム（Ａｌ）もしくは銅（Ｃｕ）などの高熱伝導性の材料を主体に構成した冷却器１と、絶縁基板３の他方の面（回路面：３ｐ１側）に、接合層６を介して接合された電力用半導体素子４とを主構成部材として備えている。
電力用半導体素子４としては、シリコンや炭化珪素を主材料として構成するのが通常である。一般的に、ワイドバンドギャップ半導体材料と呼ばれる炭化珪素（ＳｉＣ）のような半導体材料は、シリコン（Ｓｉ）よりもバンドギャップが広く、ワイドバンドギャップ半導体材料を用いた電力用半導体素子は、高効率で３００℃程度の高い温度範囲で使用可能とされている。このような電力用半導体素子４は、絶縁基板３（厳密には導体層３ｐ１）の所定の位置に配置され、導電性の接合層６を用いて裏面電極が電気接合される。そして、電力用半導体素子４の表面電極および、裏面電極が接合された導体層３ｐ１には、外部と電気接続するための配線部材５が接合されている。
配線部材５はケース７に直接固定されるか、図示しない固定部材を介してケース７に固定される。ケース７の内部には封止樹脂８を封入し、電力用半導体素子４や絶縁基板３の周囲を絶縁性の物質で封止している。つまり、ケース７で囲われた領域は封止樹脂８で電力用半導体素子４を含む回路面を完全に覆う構成となっている。配線部材５は、例えば銅やアルミなどの良導電性材料で構成する。ケース７は、例えばＰＰＳ（ポリフェニレンサルファイド）などの高耐熱エンジニアリングプラスチックと呼ばれる材料がよく用いられている。封止樹脂８にはエポキシ系材料などの高耐熱性樹脂を用いることが多く、産業的にはシリコンなども用いられる。接合層６としては、接合層２と同じ材料を用いてもよいし、はんだなどの別の材料を用いてもよい。配線部材５と電力用半導体素子４の表面電極間も図示しない接合層を介して接合するようにしてもよいし、配線部材５を例えば超音波接合等によって電力用半導体素子４の表面電極に直接接合するようにしてもよい。
つぎに、上記電力用半導体装置１０の主構成部材について、図２に示すように製造途中の状態を用いて説明する。図において、冷却器１のもととなる冷却器用部材１Ｂ上には、４つの電力用半導体素子４が搭載された絶縁基板３が６つ配置されている。この後、冷却器用部材１Ｂを分割（切断）すると、電力用半導体装置１０の主構成材の組立体１０Ａが６個できることになる。組立体１０Ａのそれぞれに、配線部材５を接続し、ケース７の装着、封止樹脂８の形成を行うことで電力用半導体装置１０が形成されることになる。
ここで、組立体１０Ａ（および完成後の電力用半導体装置１０）において、絶縁基板３の基材３ｉの外形と導体層３ｐの外形が異なっている。これは、導体層３ｐ１と冷却器１間の絶縁距離を確保するためである。例えば、２ｍｍ程度の絶縁距離を確保するためには、基材３ｉの外縁から均等に必要距離の半分に当たる１ｍｍ程度サイズが小さくなるように、導体層３ｐを形成することが通常行われている。
なお、放熱面側の導体層３ｐ２は、伝熱性を確保するために、上述した範囲内でべたに形成されている。一方、回路面側の導体層３ｐ１は、回路を形成するために、上述した範囲内で複数のパターンが組み合わされるようにして形成されており、各パターンのうち、電力用半導体素子４を接合するためのパターン（ダイパッド）の面積は、電力用半導体素子４より大きくなっている。これは、電力用半導体素子４の裏面の電極と電気接続するための配線を引き出す必要があり、図１の一部に示しているように、ケース７に固定される別の配線部材５を、このパターンに接合して電力用半導体素子４の裏面と外部とが電気的接続されるようにしている。すなわち導体層３ｐ１のうち、電力用半導体素子４を接合するためのダイパッド部分の面積は、電力用半導体素子４の面積よりも大きく、導体層３ｐが形成される全体領域（範囲）の面積は、基材３ｉの面積よりも小さい。
このとき、接合層２は、冷却器１と絶縁基板３を接合するために、絶縁基板３の電力用半導体素子４を搭載する面（３ｐ１側）の反対側の面に形成された導体層３ｐ２と、ほぼ同等の面積にわたって配置されている。つまり、接合層２は、絶縁基板３と冷却器１間で、導体層３ｐ２の形成された領域にわたって存在することになる。
つぎに、接合層２、および接合層２による被接合材料である、絶縁基板３と冷却器１の特性と接合層２にかかる熱応力について説明する。
絶縁基板３は、基材３ｉを構成するセラミック材料の線膨張係数が４〜７ｐｐｍ／Ｋであるのに対し、導体層３ｐの線膨張係数は、銅であれば１８、アルミニウムであれば２３ｐｐｍ／Ｋである。例えば銀（Ａｇ）ロウなどの材料で基材３ｉと導体層３ｐがロウ付けされて一体化されるので、絶縁基板３全体の見かけの線膨張係数は、基材３ｉと導体層３ｐの材料と厚みの組合せにより、７〜１２ｐｐｍ／Ｋとなる。
一方、冷却器１は、例えば銅やアルミニウムなどの金属で構成され、その線膨張係数は銅であれば１８、アルミニウムであれば２３ｐｐｍ／Ｋとなる。すなわち、冷却器１と絶縁基板３との間には１０ｐｐｍ／Ｋ以上の線膨張係数差が生じることとなる。
ここで、動作温度について説明すると、例えば２００℃以上のように動作温度を高くしたほうが、必要な素子面積を小さくできるため経済的である。また、高温での特性が優れた新世代の電力用半導体素子である炭化ケイ素の登場によって、熱サイクルの温度スイング範囲を拡大する事が望まれている。このとき、動作温度の高温化に伴い最も懸念されるのは、接合層２の接合信頼性である。接合層２の信頼性を決める要因は、被接合材料間の線膨張係数差による熱応力、および接合層２を構成する材料の厚みとヤング率である。
接合層２の信頼性を決める要因のうち、被接合材料（冷却器１−絶縁基板３）間の線膨張係数の差は、上述した通り１０ｐｐｍ／Ｋ以上になる。ここで、例えば、接合層２にＳｎ３Ａｇ０．５Ｃｕのような鉛フリーはんだを用いた場合、接合界面に生じる熱応力に対して、脆く、塑性変形により微小亀裂が進展する金属疲労による劣化メカニズムに対して、脆性破壊により一気に剥離してしまい放熱性の低下を招くことを実験にて確認している。また、融点が２１７℃であることから、動作温度との温度差が非常に小さいため、はんだの組成変化などが起こり、劣化が急速に進展し事実上使用出来ない。
一方、粉末状の錫（Ｓｎ）中に銅（Ｃｕ）粉末とフラックスとを添加した接合用ペーストで、錫の融点である２２０℃以上に温度を上昇すると、錫が銅に拡散し、銅粉末の周辺に銅と錫の金属間化合物が形成され、等温凝固現象により融点が上昇する。従って、２００℃以上での使用にも耐えることが見込める。ここで銅粉末は、粒径が１０〜５０μｍの間であることが好ましい。また、フラックスレスで銅粉末を錫中に混ぜた銅錫板であってもペーストと同様の現象が起こり、融点上昇の効果が得られる。
ところが、銅と錫の金属間化合物は、Ｓｎ３Ａｇ０．５Ｃｕのような鉛フリーはんだよりも高温耐性については優れているものの、ヤング率が６０〜１００ＧＰa程度と大きいため、非常に硬い金属間化合物層が形成される。そのため、上述した線膨張係数差の大きい絶縁基板３と冷却器１間の接合層２に、単純に銅錫系の材料を適用した場合、−４０℃から１２５℃の温度スイングによる熱応力に耐え切れず剥離してしまう可能性がある。すなわち、銅と錫の金属間化合物を用いた接合層２で良好な接合信頼性を得るためには、線膨張係数差を緩和すること、接合層２の厚みを厚くすること、接合層２のヤング率を下げることのいずれかで熱応力を低減する必要がある。
＜線膨張係数差＞
線膨張係数差を緩和するためには、線膨張係数の大きな冷却器１の線膨張係数を小さくする、あるいは線膨張係数の小さな絶縁基板３の線膨張係数を大きくする必要がある。しかし、例えば、冷却器１の材料に銅を採用すると、その背反として、アルミニウムよりも価格、密度が高いため重量増大につながる。また、車載用の水冷ヒートシンクにおいては、不凍液を循環させる必要があること、冷却経路にアルミニウム製のラジエターを介しているため、冷却器１の腐食劣化が進行するという問題がある。また、冷却器１の材料に、Ａｌ―ＳｉＣを採用すると、線膨張係数は７〜１２ｐｐｍ／Ｋとなるため、応力緩和効果は大きくなるが、アルミニウムにＳｉＣを含浸させる製造プロセスの問題から、価格がアルミニウムよりも桁違いに高いという問題がある。そのため、とくに車載用の電力用半導体装置１０においては、冷却器１の材料をアルミニウムから変更して線膨張係数を小さくすることは困難である。
一方、絶縁基板３の線膨張係数を大きくするためには、導体層３ｐを厚くする必要がある。しかしながら、基材３ｉに対して何倍もの厚みの導体層３ｐを形成すると、基材３ｉと導体層３ｐ間の線膨張ミスマッチが大きくなり、基材３ｉと導体層３ｐ間の接合信頼性が維持出来ない。現実的には、基材３ｉと導体層３ｐの厚み比率は１：１〜１：１．５程度までが限界であるため、絶縁基板の線膨張係数も７〜１２ｐｐｍ／Ｋの範囲を超えて大きくすることは困難である。
＜接合層の厚み＞
また、接合層２の厚みを厚くする対策は、応力緩和効果が期待出来るものの、接合層２の熱抵抗が増大し、熱伝導性が悪化する。そのため、十分な放熱性を得るためには、接合層２の厚みを増大させることは困難である。
＜接合層のヤング率＞
一方、ヤング率を下げる対策は、実現することが出来れば背反事象が少ない。但し、銅および錫の固有のヤング率は、それぞれ１３６ＧＰa、６１ＧＰaなので、銅および錫の組成比率を変更するなどの範疇ではヤング率低減の効果が限られるため、効果が見込めない。しかし、本発明者は、粒子（粉末）状の金属（例えば、銅のように錫と金属間化合物を形成できる金属）を用いて接合層を形成する場合、錫と銅の配合比率を調整することで、接合層内部に生じる空隙の比率を制御できることを見出した。
例えば、接合用ペーストを錫の融点以上に加熱してから冷却するときに、錫が銅粒子側に拡散して銅粒子周辺に銅と錫の金属間化合物が形成される。このとき、銅と錫それぞれの密度（８．９、７．４ｇ／ｃｍ３）よりも、生じた金属間化合物の密度（例えば、Ｃｕ３Ｓｎの場合は１１．３ｇ／ｃｍ３）の方が高いため、銅粒子を核として成長した金属間化合物の周りを囲むように、３次元網目状の空隙が形成される。その際、銅に拡散した後の錫の部分が空隙になるため、錫の割合を多くする程、空隙が多くできる。すなわち銅と錫の比率を変えることで空隙率を制御することが可能となる。
これにより、ヤング率が高い金属間化合物の内部に三次元網目状の空隙が形成されるので、接合層２の見かけ上のバルクとしてのヤング率を低減できる。ヤング率が低くなることにより、被接合部材である絶縁基板３と冷却器１間の線膨張係数差に起因し、温度変化の際に発生する歪に対して、柔軟に変形し、長期信頼性を確保することができる。すなわち接合層２の金属疲労による熱抵抗劣化という問題の発生までの耐久サイクル数を増大させることができる。
空隙率を高めるに従い、見かけのヤング率が下がり、応力緩和効果は向上するが、熱伝導率は低下することになる。つまり、構成材料自身のヤング率を低減したのではなく、内部に空隙を生じさせて見かけのヤング率を下げたために、ヤング率と熱伝導率の間に背反性が生じる。
そこで、本実施の形態にかかる電力用半導体装置１０では、接合層２のうち、回路面側において電力用半導体素子４が接合された部分に対応する中央領域Ｒ２ｃと、その外側に対応する周縁領域Ｒ２ｐとで、周縁領域Ｒ２ｐの構成の方が中央領域Ｒ２ｃの構成よりも空隙率が高くなるようにしたものである。
図３（ｂ）、（ｃ）は、図３（ａ）で示す接合層２のうち、接合面の延在方向における位置、つまり導体層３ｐ２の面内の位置において、中央領域Ｒ２ｃの部分と、周縁領域Ｒ２ｐの部分の構成として、錫と銅の金属間化合物を主構成材料とする金属部２ｍと空隙２ｓの割合の違いを模式的に示したものである。図３に示すように、接合層２は、周縁領域Ｒ２ｐを構成する部分の方が、中央領域Ｒ２ｃを構成する部分よりも、空隙２ｓの割合が多くなっている。このように、領域によって接合層の構成（空隙率）を変化させた理由について説明する。
なお、上述したような線膨張係数が異なる材料間の接合は、電力用半導体素子４と絶縁基板３間（接合層６）や電力用半導体素子４の表面電極と配線部材５間などにも存在する。しかし、これから説明するように、熱応力は、接合面のサイズが大きいほど大きくなるため、実質的には、本実施の形態１に示すように、絶縁基板３と冷却器１間の接合（接合層２）に絞って対策を行う。
上述したサイズ効果と併せ、接合層２では、接合面内において、熱応力の影響が大きな領域と、放熱を必要とする領域にずれがあることに着目した。図４は、電力用半導体装置１０を動作させたときの、接合層２の接合面に平行な方向（図中水平方向）における温度分布と絶縁基板３のセラミックの基材３ｉ部分と冷却器１側の金属部材との歪量分布を示したものである。図４上段に示すように、温度分布は、発熱源である電力用半導体素子４の直下の中央領域Ｒ２ｃが最も高く、その領域から離れて周縁領域Ｒ２ｐに向かうにしたがって低下する。つまり、室温（停止時）からの温度変化だけに着目すると、電力用半導体素子４直下である中央領域Ｒ２ｃ領域の温度変化が最も大きく、周縁領域Ｒ２ｐの温度変化は電力用半導体素子４直下の中央領域Ｒ２ｃ領域よりも小さい。
一方、図４中段に示すように、歪量においては、中央領域Ｒ２ｃから周縁領域Ｒ２ｐに進むにつれ、大きくなっており、電力用半導体素子４直下の中央領域Ｒ２ｃではなく、周縁領域Ｒ２ｐの歪量が最も大きなことがわかる。これは、金属部材とセラミック部材との接触面での局所的な変位差ではなく、金属部材全体とセラミック部材全体との間での変位差が歪となるためである。その結果、放熱を最も必要とする電力用半導体素子４が接合された領域を含む中央領域Ｒ２ｃでの歪は小さく、熱応力の緩和を最も必要とする領域は、放熱への寄与が少ない周縁領域Ｒ２ｐであることがわかった。このことは、ヤング率の高い金属部２ｍのみでセラミック系の絶縁基板と冷却部材とを接合した際に、基材３ｉのうち、周縁領域Ｒ２ｐ部分が割れやすくなるという事象によっても裏付けられている。
つまり、絶縁基板３と冷却器１の線膨張係数差に起因する熱応力は、接合層２内で接合面における位置によって異なる、つまり面内分布をもち、接合層２における外周部で最も高くなる。このため、空隙２ｓを増加させることで見かけのヤング率を低減する対策は、熱応力が高い周縁領域Ｒ２ｐの部分で重点的に行う必要がある。
また、放熱性の観点においては、空隙２ｓを有することは、一般的に熱伝導率が低下することになるので、過剰に空隙率を上げると放熱性を維持出来なくなる。そこで接合層２の中で放熱性を高めたい領域は、電力用半導体素子４の配置されている直下で、通常絶縁基板３の中心領域となる。したがって、接合層２の中央領域Ｒ２ｃの部分は、空隙２ｓの割合を最小限に抑える必要がある。
すなわち、接合層２のうち、図３に示すように、電力用半導体素子４直下の中央領域Ｒ２ｃは、放熱性を重視した構成とし、周縁領域Ｒ２ｐは、熱応力緩和を重視した構成というように、領域によって接合層２の構成を変化させるようにした。つまり、周縁領域Ｒ２ｐでは、接合層２における空隙２ｓの割合（空隙率）が大きいので、みかけのヤング率が小さくなる。そのため、絶縁基板３と冷却器１の温度変化による伸びの差が、接合層２に熱応力として作用することになるが、見かけのヤング率が低減されることのより、大きな歪が与えられた時に容易に追従できるように作用し、接合層２近傍での亀裂の発生と進行を防止し、接合の劣化を抑制して、耐久可能サイクル数を増大させることができる。
なお、このときの、接合層２の厚みは、およそ５０〜３００μｍが好ましかった。なお、錫と金属間化合物を形成する金属材料であれば、錫と混ぜる粉末材は銅に限定される必要はない。例えば、ニッケル（Ｎｉ）、銀（Ａｇ）あるいは金（Ａｕ）などを用いても同様の効果が得られる。
つぎに、上記のような、面内で空隙率に分布をつけた接合層２を用いた電力用半導体装置１０の製造方法について説明する。基本的には、接合層２を形成するために塗布する接合用ペーストを、中央に塗布するものよりも外側に塗布するものの方が錫の割合が高くなるように、領域によって錫と銅の割合（配合比）を変化させた。以下、詳細に説明する。
まず、絶縁基板３の（導体層３ｐ２）表面と冷却器１の材料が、接合層２を形成するための錫と金属間化合物を作る金属粉末の材料（本実施の形態では銅）と異なる場合、表面処理を行う。具体的には、接合面となる表面を、接合層２を形成するための錫と金属間化合物を作る金属粉末の材料と同じ材料である銅で覆う。
そして、絶縁基板３もしくは冷却器１の接合対象面のうち、電力用半導体素子４が接合される領域に対応する中央領域Ｒ２ｃに、銅に対する錫の割合が第１の値の接合用ペーストを印刷もしくはディスペンス法、転写法などで供給する。その後、上記略中央領域を囲む周縁領域Ｒ２ｐに、例えばディスペンス法などで、銅に対する錫の割合が第１の値より大きな第２の値の接合用ペーストを供給する。
また、別の手法としては、冷却器１もしくは絶縁基板３のいずれか一方の接合対象面に対して、上述した中央領域Ｒ２ｃに銅に対する錫の割合が第１の値の接合用ペーストを供給する。その後、他方の接合対象面の周縁領域Ｒ２ｐに、銅に対する錫の割合が第１の値より大きな第２の値の接合用ペーストを供給し、所定に位置決めして冷却器１と絶縁基板３とを貼りあわせる。この手法によっても二色の材料供給が可能となる。
そして、錫の融点以上になるように加熱すると、フラックスが酸化を防止した状態で、銅と溶融した錫が反応する。このとき錫が冷却器１と絶縁基板３の表面およびペースト中の銅粒子部分を侵食し、銅粒子および冷却器１と絶縁基板３の表面層（銅）が銅錫合金に変わっていく。銅錫合金の層の厚みが厚くなる過程でＣｕは内部に向けて侵食されていく。このように銅錫合金層が成長していくと、Ｓｎが枯渇していきＳｎ中のＣｕ濃度も高まり、銅錫合金層同士が接触した状態で凝固点上昇する。いわば凝固点上昇による液層拡散接合が達成される。これらによって、中央領域Ｒ２ｃよりも周縁領域Ｒ２ｐの方が空隙率が大きくなるように、接合面の面方向における領域によって空隙率を変化させた接合層２を用いて冷却器１と絶縁基板３とが接合された電力用半導体装置１０を得ることができる。
上記のように錫粒子と、錫と金属間化合物を形成する金属粒子とを用いて、錫との金属間化合物を形成して接合層２を形成する方法では、等温凝固と呼ばれる現象を利用する。つまり、接合時は一旦溶融状態となり接合界面全面で接合反応が開始され、反応が進むにつれて融点が上昇して凝固し以降は融点が高くなる。これにより、接合時の温度よりも、接合後の耐熱温度である融点の方が高くなる。
なお、中央領域Ｒ２ｃよりも空隙率の大きな領域としては、周縁領域Ｒ２ｐのうち、少なくともコーナー（４隅）部の領域のみに限定してもよい。また、中央領域Ｒ２ｃと周縁領域Ｒ２ｐとで差をつけ、さらに周縁領域Ｒ２ｐの中でも、コーナー部の空隙率を上げるようにしてもよい。
以上のように、本発明の実施の形態１にかかる電力用半導体装置１０によれば、セラミックを基材３ｉとする絶縁基板３と、絶縁基板３の一方の面（導体層３ｐ１側）に接合された電力用半導体素子４と、絶縁基板３の他方の面（導体層３ｐ２側）に、錫との金属間化合物を主体とする接合層２を介して接合された冷却部材（冷却器１）と、を備え、接合層２は、電力用半導体素子４の取付部に対応する領域を内包する中央領域Ｒ２ｃの部分より外側の部分（周縁領域Ｒ２ｐ）の方が空隙率が高いように構成したので、放熱が必要な電力用半導体素子４直下の部分を内包する中央領域Ｒ２ｃでの熱伝導性を損なうことなく、応力緩和が必要な周縁部の領域（周縁領域Ｒ２ｐ（少なくともコーナー部））の弾性率を低下させるので、高温に対応し、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置１０を得ることができる。
また、本実施の形態１にかかる電力用半導体装置の製造方法によれば、セラミックを基材３ｉとする絶縁基板３の一方の面（導体層３ｐ１側）に、電力用半導体素子４を接合する工程と、錫の粉末と、錫と金属間化合物を形成する金属（例えば、銅、ニッケル、銀、金）の粉末とを含む接合材料（接合用ペースト）を、絶縁基板３の他方の面（導体層３ｐ２側）および冷却部材（冷却器１）の接合面の少なくとも一方に塗布する工程と、錫の融点以上に加熱して、絶縁基板３と冷却部材（冷却器１）とを接合材料を用いて接合する工程と、を有し、塗布された接合材料の錫の粉末の金属の粉末に対する配合比率は、電力用半導体素子４の取付部に対応する領域を内包する中央領域Ｒ２ｃより外側の部分（周縁領域Ｒ２ｐ（少なくともコーナー部））の方が高いように構成したので、放熱が必要な電力用半導体素子４直下の部分を内包する中央領域Ｒ２ｃでの熱伝導性を損なうことなく、応力緩和が必要な周縁部の領域（周縁領域Ｒ２ｐ（少なくともコーナー部））の弾性率を低下させるので、高温に対応し、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置１０を得ることができる。
とくに、錫との金属間化合物を形成する金属が、銅、ニッケル、銀、および金のいずれかであるので、接合温度よりも接合後の融点の方が高くなり、高温に対応することが可能となる。
実施の形態２．
本実施の形態２にかかる電力用半導体装置では、接合層内の空隙率だけではなく、単位面積当たりの接合層による接触面積も、中央領域よりも周縁領域の方が小さくなるように、面内の位置によって変化させるようにしたものである。図５は、本発明の実施の形態２にかかる電力用半導体装置の製造方法および構成を説明するためのもので、図５（ａ）は接合用ペーストを塗布するためのメタルマスクのパターンを示す平面図、図５（ｂ）はそのメタルマスクを用いて冷却器に塗布した接合用ペーストの状態を示す平面図である。また、図６には、異なるパターンのメタルマスクを用いた電力用半導体装置の製造方法および構成を説明するためのもので、図６（ａ）は接合用ペースト塗布するためのメタルマスクのパターンを示す平面図、図６（ｂ）はそのメタルマスクを用いて冷却器に塗布した接合用ペーストの状態を示す平面図である。なお、図５（ｂ）、図６（ｂ）において、破線で示す領域Ｐ３は冷却器の接合面における被接合材（絶縁基板）の位置、領域Ｐ４は被接合材（絶縁基板）における発熱源である電力用半導体素子が接合される位置を示す。
図５（ａ）に示すように、本実施の形態２にかかる電力用半導体装置１０では、接合用ペーストを塗布するためのメタルマスク９において、４隅に対応する領域Ａｐにおける単位面積当たりの開口９ｈの占める割合（開口率）を他の領域よりも低くした。そして、メタルマスク９の領域Ａｐ部分には、他の領域にのせる接合用ペースト（第１ペースト２Ｐｃ）よりも錫の比率が高い接合用ペースト（第２ペースト２Ｐｐ）をのせ、図５（ｂ）に示すように、冷却器１の接合面に塗布した。
これにより、冷却器１の接合面のうち、周縁領域Ｒ２ｐでもコーナー部でない領域と、中央領域Ｒ２ｃには、第１ペースト２Ｐｃが第１の塗布密度（面積当たりのペースト塗布量）で塗布され、コーナー部には第２ペースト２Ｐｐが第１の塗布密度よりも低い第２の塗布密度で塗布される。
あるいは、図６（ａ）に示すようなパターンを有するメタルマスク９を用いると、メタルマスク９において、中央領域Ｒ２ｃに対応する領域Ａｃにおける開口率を他の領域よりも高くした。そして、メタルマスク９の領域Ａｃ部分には、他の領域にのせる接合用ペースト（第２ペースト２Ｐｐ）よりも錫の比率が低い接合用ペースト（第１ペースト２Ｐｃ）をのせ、図６（ｂ）に示すように、冷却器１の接合面に塗布した。
これにより、冷却器１の接合面のうち、中央領域Ｒ２ｃには、第１ペースト２Ｐｃが第１の塗布密度で塗布され、周縁領域Ｒ２ｐには第２ペースト２Ｐｐが第１の塗布密度よりも低い第２の塗布密度で塗布される。
なお、上記例では、開口率に応じて接合用ペーストの種類を変化させたが、同じ開口率を有する領域内で接合用ペーストの種類を変化させてもよい。例えば、図６（ａ）における外周側の領域において、コーナー部には第２ペースト２Ｐｐよりさらに錫の割合が高い接合用ペーストをのせるようにしてもよい。
このように、領域に応じて塗布密度および錫の比率が異なる接合用ペーストを冷却器１の接合面に塗布した後、絶縁基板３を搭載して錫の融点以上まで温度を上げる。これにより、工程を複雑化することなく、接合面の位置に応じて空隙率および接合面積率を変化させた接合層２を有する電力用半導体装置１０を得ることができる。
以上のように、本実施の形態２にかかる電力用半導体装置１０によれば、接合層２は、電力用半導体素子４の取付部に対応する領域を内包する中央領域Ｒ２ｃより外側の部分（周縁領域Ｒ２ｐ（少なくともコーナー部））の方が単位面積当たりの絶縁基板３および冷却部材（冷却器１）との接触面積が小さくなるように構成したので、放熱が必要な電力用半導体素子４直下の領域を内包する中央領域Ｒ２ｃでは熱伝導性を重視し、応力緩和が必要な周縁部の領域（周縁領域Ｒ２ｐ）では弾性率低下を重視するというように、２律背反となる熱伝導性と熱応力緩和という特性を領域によって使い分けているので、高温に対応し、熱応力に対する信頼性と熱伝導性を両立させた信頼性の高い電力用半導体装置１０を得ることができる。
なお、上記各実施の形態１、２においては、スイッチング素子（トランジスタ）や整流素子（ダイオード）として機能する電力用半導体素子４には、炭化ケイ素によって形成されたものを示したが、これに限られることはなく、一般的に用いられているシリコンで形成されたものであってもよい。しかし、シリコンよりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（上記実施の形態における電力用半導体素子４）は、シリコンで形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置１０の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置１０も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンク（上記実施の形態における冷却器１に対応）の放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置１０の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、絶縁基板３と冷却器１等の金属部材間の熱応力も大きくなる可能性がある。しかし、本発明のように接合層２のうち、電力用半導体素子４の直下部分は熱伝導率を重視し、応力が最も大きくなる領域には、弾性率を下げて応力緩和を重視するようにしたので、放熱性と機械信頼性を両立させることができる。そのため、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよいことは言うまでもない。
１：冷却器（冷却部材）、 ２：接合層、 ２ｍ：金属部、 ２ｓ：空隙、 ３：絶縁基板、 ３ｉ：セラミックの基材、 ３ｐ：導体層、 ４：電力用半導体素子、 ５：配線部材、 ６：接合層、 ７：ケース、 ８：封止樹脂、 １０：電力用半導体装置、 Ｒ２ｃ：中央領域（電力用半導体素子の取付部に対応する部分）、 Ｒ２ｐ：周縁領域（外側の部分）。

Claims (6)

  1. セラミックを基材とする絶縁基板と、
    前記絶縁基板の一方の面に接合された電力用半導体素子と、
    前記絶縁基板の他方の面に、錫との金属間化合物を主体とする接合層を介して接合された冷却部材と、を備え、
    前記接合層は、前記電力用半導体素子の取付部に対応する領域を内包する中央領域の部分より、外側の領域の部分の方が空隙率が高いことを特徴とする電力用半導体装置。
  2. 前記錫との金属間化合物を形成する金属が、銅、ニッケル、銀、および金のいずれかであることを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記接合層は、前記中央領域の部分より前記外側の領域の部分の方が、前記絶縁基板および前記冷却部材に対する単位面積当たりの接触面積が小さいことを特徴とする請求項１または２に記載の電力用半導体装置。
  4. 前記電力用半導体素子は、ワイドバンドギャップ半導体材料で形成されていることを特徴とする請求項１ないし３のいずれか１項に記載の電力用半導体装置。
  5. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項４に記載の電力用半導体装置。
  6. セラミックを基材とする絶縁基板の一方の面に、電力用半導体素子を接合する工程と、
    錫の粉末と、錫と金属間化合物を形成する金属の粉末とを含む接合材料を、前記絶縁基板の他方の面および冷却部材の接合面の少なくとも一方に塗布する工程と、
    錫の融点以上に加熱して、前記絶縁基板と前記冷却部材とを前記接合材料を用いて接合する工程と、を有し、
    前記塗布された接合材料の前記錫の粉末の前記金属の粉末に対する配合比率は、前記電力用半導体素子の取付部に対応する領域を内包する中央領域の部分より、外側の領域の部分の方が高いことを特徴とする電力用半導体装置の製造方法。
JP2013046555A 2013-03-08 2013-03-08 電力用半導体装置および電力用半導体装置の製造方法 Pending JP2014175454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013046555A JP2014175454A (ja) 2013-03-08 2013-03-08 電力用半導体装置および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046555A JP2014175454A (ja) 2013-03-08 2013-03-08 電力用半導体装置および電力用半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014175454A true JP2014175454A (ja) 2014-09-22

Family

ID=51696400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046555A Pending JP2014175454A (ja) 2013-03-08 2013-03-08 電力用半導体装置および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014175454A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
WO2017141532A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 半導体装置およびその製造方法
JP2018043261A (ja) * 2016-09-13 2018-03-22 トヨタ自動車株式会社 半導体装置の電極に接合される接合材
CN110444536A (zh) * 2019-07-10 2019-11-12 南通沃特光电科技有限公司 一种电力用逆变电路装置
JP2022024016A (ja) * 2017-04-18 2022-02-08 富士電機株式会社 はんだ材および焼結体
WO2022102253A1 (ja) * 2020-11-16 2022-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
EP3139407A1 (en) * 2015-09-02 2017-03-08 STMicroelectronics S.r.l. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
US9986631B2 (en) 2015-09-02 2018-05-29 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
WO2017141532A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 半導体装置およびその製造方法
JPWO2017141532A1 (ja) * 2016-02-16 2018-10-25 三菱電機株式会社 半導体装置およびその製造方法
US10720368B2 (en) 2016-02-16 2020-07-21 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
JP2018043261A (ja) * 2016-09-13 2018-03-22 トヨタ自動車株式会社 半導体装置の電極に接合される接合材
JP2022024016A (ja) * 2017-04-18 2022-02-08 富士電機株式会社 はんだ材および焼結体
JP7509358B2 (ja) 2017-04-18 2024-07-02 富士電機株式会社 はんだ材および焼結体
CN110444536A (zh) * 2019-07-10 2019-11-12 南通沃特光电科技有限公司 一种电力用逆变电路装置
WO2022102253A1 (ja) * 2020-11-16 2022-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7529038B2 (ja) 2020-11-16 2024-08-06 富士電機株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP6234630B2 (ja) パワーモジュール
CN109314063B (zh) 电力用半导体装置
JP6300633B2 (ja) パワーモジュール
JP4438489B2 (ja) 半導体装置
JP6199397B2 (ja) 半導体装置およびその製造方法
JP5542567B2 (ja) 半導体装置
JP2014175454A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2010109132A (ja) 熱電モジュールを備えたパッケージおよびその製造方法
JP2007251076A (ja) パワー半導体モジュール
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP6877600B1 (ja) 半導体装置
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPWO2017221730A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2007088030A (ja) 半導体装置
JP2018026417A (ja) 電力用半導体装置
JP2014103182A (ja) 電力用半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2007150040A (ja) 半導体装置
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2022171659A (ja) パワー半導体モジュール製造方法及びパワー半導体モジュール
JP2014072314A (ja) 半導体装置、及び半導体装置の製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール