CN103021967B - 具有集成的厚膜印制电路板的功率半导体模块 - Google Patents

具有集成的厚膜印制电路板的功率半导体模块 Download PDF

Info

Publication number
CN103021967B
CN103021967B CN201210353742.3A CN201210353742A CN103021967B CN 103021967 B CN103021967 B CN 103021967B CN 201210353742 A CN201210353742 A CN 201210353742A CN 103021967 B CN103021967 B CN 103021967B
Authority
CN
China
Prior art keywords
printed circuit
circuit board
power semiconductor
metal layer
insulating carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210353742.3A
Other languages
English (en)
Other versions
CN103021967A (zh
Inventor
D.博洛夫斯基
U.M.G.施瓦策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103021967A publication Critical patent/CN103021967A/zh
Application granted granted Critical
Publication of CN103021967B publication Critical patent/CN103021967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

具有集成的厚膜印制电路板的功率半导体模块。本发明涉及功率半导体模块，其具有第一印制电路板，在垂直方向上与第一印制电路板间隔开的第二印制电路板，以及具有布置在第一印制电路板和第二印制电路板之间的并且至少与第二上金属化部导电连接的半导体芯片。第一下金属化部和第二上金属化部是朝向于彼此的。第一印制电路板包括第一绝缘载体，以及在互相相对的侧面上施加到第一绝缘载体上的第一上金属化部和第一下金属化部。第二印制电路板包括第二绝缘载体和施加到该第二绝缘载体上的第二上金属化部。此外第一印制电路板包括第一厚导体层，该第一厚导体层至少部分地嵌入第一绝缘载体中并且具有至少100μm或至少400μm的厚度。

Description

具有集成的厚膜印制电路板的功率半导体模块
技术领域
本发明涉及一种功率半导体模块。
背景技术
现代的功率半导体模块的构造是很复杂的，并且要求在极其不同的部件之间、例如在电路载体的金属化部与外部的负载连接销之间的许多焊接连接或另外的材料结合的连接，所述负载连接销在模块之外再次被电接触。但是过渡电阻以及连接在时间进程中老化的风险是与每种这样的连接相联系的。除此之外，这种连接的制作是与许多成本相联系的。
此外，在功率半导体模块中的功率密度持续增长，以至于散去在运行时所产生的损耗热量并非是没有问题的。
发明内容
本发明的任务在于，提供一种在其中至少一种上述问题得到改善的功率半导体模块。通过根据权利要求1的功率半导体模块解决该任务。本发明的构型和改进是从属权利要求的对象。
相应改善的功率半导体模块包括第一印制电路板、在垂直方向上与第一印制电路板间隔开的第二印制电路板、以及半导体芯片。第一印制电路板具有第一绝缘载体，以及在互相相对的侧面上施加到第一绝缘载体上的第一上金属化部和第一下金属化部。第二印制电路板包括第二绝缘载体和施加在该第二绝缘载体上的第二上金属化部。此外，半导体芯片布置在第一印制电路板和第二印制电路板之间，并且至少与第二上金属化部导电地相连接。第一下金属化部和第二上金属化部朝向于彼此。第一印制电路板包括第一厚导体层，该第一厚导体层至少部分地超入到第一绝缘载体中，并且该第一厚导体层具有至少100 μm或至少400 μm的厚度。
使用这样的厚导体层实现了在第一印制电路板之内传输高的电流。如果侧向地从第一绝缘载体中引出厚导体层，则可将所引出的分段用作为电接头。这具有以下的优点，对于有关的接头，不必将连接销焊接到第一印制电路板的背向半导体芯片的侧面上，或另行材料结合地相连接，以至于根本不出现随着这种材料结合的连接而来的电阻提高。除此之外，在第一印制电路板的背向半导体芯片的侧面上，不必为该外部连接销预留位置。替代于此，在该侧面上对于在第二印制电路板的背向功率半导体芯片的侧面上的冷却体进行补充地，可以将其它的冷却体布置在第一印制电路板的背向半导体芯片的侧面上，使得得出功率半导体模块的有效的双面冷却。
附图说明
以下参照附图借助实施例示例性地阐述本发明。
图1示出具有两个可控的功率半导体开关的半桥的电路图，所述功率半导体开关的负载段串联；
图2示出三重半桥的电路图；
图3A示出具有两个印制电路板的双侧冷却的功率半导体模块的垂直断面，这些印制电路板之一具有厚的金属化层；
图3B示出根据图3A的功率半导体模块的俯视图；
图4示出通过如下方式与根据图3A的功率半导体模块相区别的功率半导体模块的垂直断面：在印制电路板之一的同一侧上布置两个互相间隔开的和互相电绝缘的冷却体；
图5A示出两个在将它们装配成一个功率半导体模块之前的可插接地互相可连接的印制电路板；
图5B示出根据图5A的、在将一个印制电路板插接到另一个印制电路板之后的装置；
图5C示出根据图5B的、在装配冷却体之后的装置；
图6示出具有两个经过插接连接互相连接的印制电路板的功率半导体模块的垂直断面，这些印制电路板之一包括两个互相平行走向的导体层；
图7示出具有两个印制导线的功率半导体模块的垂直断面，这些印制导线中的每一个包括厚的导体层；
图8示出在其中实现了根据图2的三相半桥的功率半导体模块的俯视图；
图9示出具有三个单个的半桥的功率半导体模块的俯视图，这些半桥中的每一个根据图1的电路图来构造；
图10示出具有两个印制电路板的功率半导体模块的垂直断面，这些印制电路板中的每一个具有金属的嵌件，经过这些金属的嵌件，可以向相应印制电路板的相对侧面散出在模块的半导体芯片中所产生的损耗热量；和
图11在竖直于垂直方向的截面中示出图3A中所示的第一印制电路板的厚的第一导体层和绝缘载体的水平断面。
只要没有另加说明，在图中相同的附图标记表示具有相同功能的相同的元件。
具体实施方式
图1示出具有两个可控功率半导体开关3的半桥的电路图，这些功率半导体开关3中的每一个具有第一负载接头31和第二负载接头32以及控制接头33，借助该控制接头33可以接通和/或关断第一和第二负载接头31，32之间的电流，或者可以将该电流调整到在0A（安培）和在可控半导体开关完全导通时出现的最大电流之间的任意值上。经过其有负载接头31和32之间的电流流动的路段也称为负载段。如从图1中可以看出的那样，两个可控功率半导体开关3的负载段串联，由此形成半桥。可选地，功率半导体开关3中的每一个可以具有没有示出的辅助源极接头。
此外，设置用来将半桥连接到工作电势U+或U-的接头34和35。正的工作电势U+的接头34连接在上半导体开关3的第一负载接头31上，负的工作电势U-的接头35连接在下半导体开关3的第二负载接头32上。更靠近接头34的半导体开关3也称为半桥的“高侧开关”（HS），更靠近接头35的半导体开关3相应地称为“低侧开关”（LS）。
此外，设置相输出端Ph，该相输出端Ph导电地既与上半导体开关3的第二负载接头32也与下半导体开关3的第一负载接头31相连接。由此可以与两个半导体开关3的操控有关地经过它们相应的控制接头33和经过必要时存在的辅助源极接头来调整施加在相输出端Ph上的电势。
当在这样的半桥中接通上半导体开关3（HS）并且关断下半导体开关3（LS）时，正的工作电势U+主要施加在相输出端Ph上。在相反的情况下，当关断上半导体开关3（HS）和接通下半导体开关3（LS）时，负的工作电势U-主要施加在相输出端Ph上。以此方式，通过在两个所述状态之间的持续变换，可以在相输出端Ph上生成主要在正的工作电势U+和负的工作电势U-之间变换的电势走向。
为了在两种状态之间的切换期间避免同时接通两个半导体开关3（HS和LS），可以在每次变换时规定一个短的安全时间区间，在该安全时间区间之内关断两个半导体开关3（HS，LS）。
在根据图1的示例中，可控的半导体开关构成为MOSFET。然而同样可以采用任意其他的可控半导体开关，诸如晶体管、IGBT或晶闸管或JFET。此外，可选地还存在这样的可能性，即分别将自振荡二极管与每一个可控半导体开关的负载段并联。
图2示出具有三个连接到共同的供给电压上的半桥的电路图，这些半桥中的每一个在构造和功能方面与借助图1所阐述的半桥相同或可以相同地运行。各个可控半导体开关3的控制接头33可以单独地和互相独立地操控。不同半桥的相输出端用Ph1，Ph2或Ph3表示。这些相输出端同样是互相独立的。
以相应的方式也可以在共同的供给电压上运行其他的装置，诸如具有仅两个半桥的双重半桥或者四半桥以及多半桥。
利用借助以下图阐述其原理的构造技术，可以实现例如借助图1和2示例性阐述的半桥电路，但是也可实现任意其他的半桥电路。
图3A示出功率半导体模块100的垂直断面。模块100具有至少一个半导体芯片3，4。半导体芯片3例如可以是两个可控半导体芯片，这些半导体芯片的负载段根据图1中所示的电路图与一个半桥串联。可选的半导体器件4分别是自振荡二极管，这些自振荡二极管中的每一个与可控半导体开关3中的另一个并联。
第一印制电路板1包括绝缘载体10，该绝缘载体10在互相相对的侧面上配备有第一上金属化层11及第一下金属化层12。厚的导体层13部分地嵌入在该绝缘载体10中。该厚的导体层13在垂直方向v上具有至少100 μm或至少400 μm的厚度d13。可选地可以选择小于或等于2 mm的厚度d13。第一厚导体层具有至少两个互相间隔开的段131，132，133，134。
第一印制电路板1可以要么是具有非陶瓷绝缘载体10的常规的印制电路板，要么是具有陶瓷绝缘载体10的陶瓷衬底。
图3B示出根据图3A的功率半导体模块的俯视图，其中已除去了冷却体51。在该俯视图中，以虚线示出功率半导体模块100的某些在该俯视图中本来被遮盖的组成部分。从根据图3B的俯视图中，可以识别出厚导体层13的段131，133和134的走向。从厚导体层13的这些段131，133，134中的每一个中，部分131e，133e或134e在竖直于垂直方向v的方向r上侧向地从第一绝缘载体10中被引出并且分别配备可选的装配孔36。这些装配孔36用来将所引出的有关分段131e，133e或134e电连接到模块外部的部件，例如电压源、中间回路电容器或负载。
用来将半桥连接到正的工作电势U+上的分段131e，在图1中对应于接头34。类似于此地，用来将半桥连接到负的工作电势U-上的分段134e对应于图1中所示的接头35。
在根据图3B的示例中，外部分段131e，133e和134e在第一绝缘载体10的同一侧面上在横向r上从第一绝缘载体10中引出。然而与此不同地，这些外部分段131e，133e和134e也可以在不同的侧面上从绝缘载体10中引出。
与半桥的互连通过使用两个印制电路板1和2进行。第二印制电路板2是具有陶瓷的绝缘载体20的陶瓷衬底，该绝缘载体20配备有结构化的第二上金属化层21。可选地，绝缘载体20也可以在其背向第一上金属化层21的侧面上配备有第二下金属化层22。
由于其结构化，第二上金属化层21具有可用于半导体芯片3，4的互连的印制导线结构和/或导体面结构。可选的第二下金属化层22优选构成为贯通的没有结构化的金属化层。该第二下金属化层22仍然也可以结构化为印制导线和/或导体面。不同于此地，将第一印制电路板1的第一上金属化层11以及第一下金属化层12都结构化为印制导线和/或导体面。
借助连接层41将半导体芯片3，4装配在第二上金属化层21上，这些连接层41例如可以是焊接层、烧结层或导电的粘接层。在导电的金属的间隔块40和第一下金属化层12和/或第二上金属化层21之间，也可以设置相应的连接层，以便机械地和导电地连接用来建立导电连接的间隔块40。对于在印制电路板1和2之间的其它导电的内部连接还可以采用诸如导电的金属箔42的其他元件。
此外，第一印制电路板1具有至少一个在垂直方向v贯穿绝缘载体13延伸的贯通接触部15。正如所示的那样，在此情况下，贯通接触部15也可以透过厚导体层13的段131，132，133，134，并且在此导电地接触该段。
在贯通接触部15在第一绝缘载体10的上侧面或下侧面上伸出的位置处，可以利用第一上金属化层11的段或第一下金属化层12的段来复盖贯通接触部15的伸出的末端以及绝缘载体10的与此接界的区域，以至于这些段与贯通接触部15并因此与厚导体层13的有关段131，132，133或134导电地连接。通过这种方式，第一上金属化层11或第一下金属化层12的段也可以覆盖、接触并因此导电地互相连接两个或更多个互相毗邻的贯通接触部15。
除了它们作为导电的连接元件的功能之外，也可将这种贯通接触部15用于将在功率半导体模块运行时在半导体芯片3，4中所产生的损耗热量在第一冷却体51的方向上散出。为此可以在分别要冷却的半导体芯片3，4之上布置一个或多个贯通接触部15。为此使第一冷却体51处于与第一印制电路板1的背向半导体芯片3，4的侧面的热接触中。
在所示的装置中，第一冷却体51是电绝缘的，例如由陶瓷制成，以便避免短路，因为由其接触部的第一上金属化层11的段在功率半导体模块的运行期间位于不同的电势上。在不需要这样的电绝缘的其他构型中，也可以使用由例如金属的导电材料制成的第一冷却体51，所述金属例如铜、铝、或具有这些金属中的至少一种的合金。
第二印制电路板2在其背向第一印制电路板1的侧面上与第二冷却体52处于热接触中。这种第二冷却体52可以一般性地在本发明的所有构型中设置，即使该第二冷却体52在以下四个图中没有示出也是如此。第二冷却体52可以由导电的材料，例如铝、铜、或具有这些金属中的至少一种的合金制成，因为该第二冷却体由于构成为贯穿的介电层的第二绝缘载体20而相对于第二上金属化层21是电绝缘的。第二冷却体52仍然也可以由例如陶瓷的介电材料制成。
根据图3B的俯视图此外示出，第一印制电路板1在其背向第二印制电路板2的侧面上，在第一冷却体51的装配区之外，还可以用一个或多个其它的电子器件5来装备。没有示出为此所需要的印制导线和导体面。所述其它的电子器件例如可以是用于操控和/或监控功率半导体模块100的集成电路。
根据图4的装置除了唯一的区别以外对应于根据图3A的装置，该未以的区别即设置了两个第一冷却体51a和51b来代替唯一的第一冷却体51，这些第一冷却体51a和51b接触第一上金属化层11的不同的段，这些段在功率半导体模块运行时一般位于不同的电势上。由于使用两个互相电绝缘的第一冷却体51a，51b，这些第一冷却体51a，51b分别只能与唯一的电势接触，并且由此也可以由导电的材料，例如铜、铝、或具有这些金属中的至少一种的合金来制成。
在根据图5A的实施例中示出，在第一印制电路板1和第二印制电路板2之间的连接也可以构成为插接连接。为此设置至少一个导电的接触销6，该接触销6在所示的实施例中借助连接层65，例如焊接层、烧结层或导电的粘接层，导电地与第二上金属化层21材料结合地相连接。在建立了该连接之后，可将第一印制电路板1插接到该接点销6上。第一印制电路板1为此配备有所属的接触孔7，可将用于建立导电连接的接触销6插入到该接触孔7中。但是相反地也可能的是，接触销6导电地和材料结合地与第一印制电路板1的第一下金属化层12相连接，并且所属的接触孔7位于第二印制电路板2上。图5B示出在第一印制电路板1插接到接触销6上之后的装置，图5C示出在第一冷却体51的随后装配之后的装置。
根据图6中所示的构型——其中第一印制电路板1以相同的方式插接到配备有接触销6的第二印制电路板2上，可以看出，第一印制电路板1也可以具有两个厚导体层13a，13b，这些厚导体层13a，13b中的每一个与另一个厚导体层13b，13的厚度无关地可以具有至少100 μm或至少400 μm的厚度。如果相应地将侧向地从第一绝缘载体10中引出的、用来连接正的或负的工作电势的段34，35互相平行地并且在相同的侧面上从绝缘载体10中引出，则因此可以达到特别低电感的印制导线导向。正如在图6中同样示出的那样，可以在任意其他位置处，例如在绝缘载体10的背向接头34，35的侧面上，从绝缘载体10中引出相输出端Ph。
正如同样在图6中示出的那样，一个或多个介电的绝缘区37位于厚导体层13a的平面中。这种绝缘区37可以用来引导贯通接触部15或接触销6穿过有关的导体层13a，而不使该导体层13a与有关的贯通接触部15或与有关的接触销6导电地相连接。
正如在根据图7的实施例中所示的那样，可以不仅将第一印制电路板1而且也将第二印制电路板2构成为厚膜印制电路板，在该厚膜印制电路板中，至少一个具有至少100 μm或至少400 μm的厚度的厚的金属化层完全或部分地嵌入第二绝缘载体20中。正如已经借助第一印制电路板1的第一贯通接触部15那样，可以通过一个或多个第二贯通接触部25来进行半导体芯片3，4的冷却，这些第二贯通接触部25在垂直方向v上完全穿过第二绝缘载体20延伸，并且以此方式在绝缘载体20的互相相对的侧面之间实现了贯穿的热连接。由此可将在半导体芯片3，4中所产生的损耗热量特别有效地散出到第二印制电路板2的背向有关半导体芯片3，4的侧面上，其方式是将一个或多个贯通接触部布置在第二印制电路板2 中的要冷却的半导体芯片3，4之下。
图8示出功率半导体模块100的俯视图，在该功率半导体模块中实现了对应于根据图2的电路图的三相半桥。三个并联的半桥的电压供给通过用于连接正的工作电势U+的共同的供给接头34或用于连接负的工作电势U-的共同的供给接头35来进行。
相输出端Ph1，Ph2，Ph3独立地分别竖直于垂直方向v在横向上从第一绝缘载体10中引出。接头34，35，Ph1，Ph2，Ph3分别是一个或多个厚导体层13，13a，13b，23的段。有关的厚导体层可以以任意的组合嵌入到第一绝缘载体10中和/或第二绝缘载体20中。
图9还示出半导体模块100的另一种构型。在该功率半导体模块100中实现了三个互相独立的半桥，这些半桥中的每一个具有根据图1所示的电路图的构造。由于三个半桥在电气上互相独立，这些半桥中的每一个具有其自己的接头34/35/Ph，34’/35’/Ph’，34”/35”/Ph”，这些接头34/35/Ph，34’/35’/Ph’，34”/35”/Ph”分别用来连接正的工作电势U+（34，34’，34”），用来连接负的工作电势U-（35，35’，Ph”），或用作为相输出端Ph，Ph’，Ph”。正如所示的那样，可以在第一绝缘载体10的一个侧面上侧向地从该第一绝缘载体10中引出用于连接工作电势的所有接头34，35，34’，35’，34”，35”，并且在第一绝缘载体10的背向该侧面的侧面上侧向地从该第一绝缘载体10中引出所有的相接头Ph，Ph’，Ph”。
根据另一种在图10中所示的实施例应表明，也可以借助集成到第一绝缘载体10和/或第二绝缘载体20中的嵌件8来进行在半导体芯片3，4中所产生的损耗热量的散出。这样的嵌件是铆固在有关绝缘载体10，20中的金属的、良好导电和导热的装入件。由于所述嵌件的与简单的贯通接触部15或25相比较为实心的结构方式，这些嵌件特别良好地适用于散出所产生的运行热量。在此意义上，在印制电路板制造期间例如电镀地制造简单的贯通接触部，其中在印制电路板的多个贯通接触部的情况下，可以在印制电路板中平行地生成两个、更多个或所有的贯通接触部，而嵌件被独立地制造并且然后装入到绝缘载体中。
借助图11现在示例性地阐述一种另外的构型，该构型根据本发明可以相应地设置在每一种功率半导体模块中。图11在竖直于垂直方向v走向的剖面E中，示出图3A中所示出的第一印制电路板1的第一厚导体层13和绝缘载体10的水平断面。
在该剖面E中，第一厚导体层13，13a具有总面积A13，该总面积A13通过由剖面E所截开的第一厚导体层13，13a的所有段131，132，133，134的面积A131，A132，A133和A134的总和得出。装配孔36、贯通接触部15或有时存在的嵌件对于总面积A13没有贡献。在另外的构型中，第一厚导体层13，13a也可以具有少于或多于当前所示的四个段131，132，133，134。
第一绝缘载体10以相应的方式在剖面E中也具有总面积A10。不同于所示的示例，第一绝缘载体10在剖面E中也可以具有两个或更多个互相间隔开的段。在此情况下，通过第一绝缘载体10的由剖面E所截开的所有段的面积总和得出总面积A10。
为了清晰起见，在图11中将在总和上得出总面积A13的面积A131，A132，A133，A134统一打阴影，而总面积A10具有不同于该阴影的模式。
根据本发明的一种构型，第一厚导体层13的总面积A13在剖面E中可以为第一绝缘载体10在该剖面E中所拥有的总面积A10的至少25%。
在本发明的每一个第一和/或第二印制电路板1，2中，相应的厚导体层13，13a，13b，23一般完全或以至少99％重量百分比由良好导电的材料，诸如铜、铝、银、金、或具有这些金属中的至少一种的合金制成。
此外，厚导体层13，13a，13b，23可选地可以配备薄的、例如电镀制造的涂层。如果应该对厚导体层13，13a，13b，23的从有关绝缘载体10，20中引出的分段进行焊接，这种涂层例如可以用来改善可焊接性。涂层也可以用来改善在厚导体层13，13a，13b，23和有关绝缘载体10，20之间的粘着性。同一印制电路板1，2的厚导体层原则上可以由相同的材料、但是也可以由不同的材料制成，其中可将不同的厚导体层的材料任意地互相组合。

Claims (21)

1.功率半导体模块（100）包括
第一印制电路板（1），该第一印制电路板（1）具有第一绝缘载体（10），以及具有施加在第一绝缘载体（10）上的互相相对侧面上的第一上金属化层（11）和第一下金属化层（12）；
在垂直方向（v）上与第一印制电路板（1）间隔开的第二印制电路板（2），该第二印制电路板（2）具有第二绝缘载体（20）和施加到该第二绝缘载体（20）上的第二上金属化层（21）；
半导体芯片（3，4），该半导体芯片（3，4）布置在第一印制电路板（1）和第二印制电路板（2）之间，并且至少与第二上金属化层（21）导电地连接；
其中第一下金属化层（12）和第二上金属化层（21）朝向于彼此；和
第一印制电路板（1）包括第一厚导体层（13，13a），该第一厚导体层（13，13a）至少部分地嵌入到第一绝缘载体（10）中并且具有至少100 μm或至少400 μm的厚度（d1）。
2.按照权利要求1的功率半导体模块（100），其中第一印制电路板（1）具有在所述垂直方向（v）上完全穿过第一绝缘载体（10）延伸的导电的第一贯通接触部（15）。
3.按照权利要求2的功率半导体模块（100），其中第一贯通接触部（15）在半导体芯片（3，4）之上布置在半导体芯片（3，4）的背向第二上金属化层（21）的侧面上。
4.按照权利要求2或3的功率半导体模块（100），其中第一贯通接触部（15）穿过第一厚导体层（13，13a）的段（131）并且与该段（131）导电地连接。
5.按照权利要求4的功率半导体模块（100），其中第一厚导体层（13，13a）的段（131）的分段（131e）在竖直于所述垂直方向（v）的横向（r）上从第一绝缘载体（10）中引出。
6.按照权利要求5的功率半导体模块（100），其中所述分段（131e）具有装配孔（36）。
7.按照权利要求2或3的功率半导体模块（100），具有第一冷却体（51），该第一冷却体（51）在半导体芯片（3，4）的背向第一贯通接触部（15）的侧面上布置在第一上金属化层（11）上。
8.按照权利要求7的功率半导体模块（100），其中第一冷却体（51）经过第一上金属化层（11）、第一贯通接触部（15）和第一下金属化层（12）与半导体芯片（3，4）导电地连接。
9.按照权利要求1至3之一的功率半导体模块（100），其中第二印制电路板（2）具有在所述垂直方向（v）上完全穿过第二绝缘载体（20）延伸的导电的第二贯通接触部（25）。
10.按照权利要求9的功率半导体模块（100），其中第二贯通接触部（25）布置在半导体芯片（3，4）的背向第一下金属化层（12）的侧面上。
11.按照权利要求9的功率半导体模块（100），具有第二冷却体（52），该第二冷却体（52）在半导体芯片（3，4）的背向第二贯通接触部（25）的侧面上布置在第二下金属化层（22）上。
12.按照权利要求11的功率半导体模块（100），其中第二冷却体（52）经过第二下金属化层（22）、第二贯通接触部（25）和第二上金属化层（21）与半导体芯片（3，4）导电地连接。
13.按照权利要求1至3之一的功率半导体模块（100），其中第二印制电路板（2）包括第二厚导体层（23），该第二厚导体层（23）至少部分地嵌入到第二绝缘载体（20）中并且具有至少100 μm或至少400 μm的厚度（d2）。
14.按照权利要求1至3之一的功率半导体模块（100），其中第二绝缘载体（20）构成为陶瓷片。
15.按照权利要求1至3之一的功率半导体模块（100），其中第一印制电路板（1）包括另外的厚导体层（13b），该另外的厚导体层（13b）至少部分地嵌入到第二绝缘载体（20）中，该另外的厚导体层（13b）具有至少100 μm的厚度，并且该另外的厚导体层（13b）借助至少一个贯通接触部（15，25）和/或借助至少一个嵌件（8）与第一厚导体层（13a）导电地互相连接。
16.按照权利要求1至3之一的功率半导体模块（100），具有导电的接触销（6），该接触销（6）要么
与第一印制电路板（1）的第一上金属化层（11）和/或与第一下金属化层（12）材料结合地连接并且插入到第二印制电路板（2）的接触孔中并且因此与第二印制电路板（2）的第二上金属化层（21）和/或与第二下金属化层（22）导电地连接；该接触销（6）要么
与第二印制电路板（2）的第二上金属化层（21）和/或与第二下金属化层（22）材料结合地连接并且插入到第一印制电路板（1）的接触孔中并且因此与第一印制电路板（1）的第一上金属化层（11）和/或与第一下金属化层（12）导电地连接。
17.按照权利要求1至3之一的功率半导体模块（100），其中第一绝缘载体（10）由非陶瓷的材料制成。
18.按照权利要求1至3之一的功率半导体模块（100），其中第二绝缘载体（10）由非陶瓷的材料制成。
19.按照权利要求1至3之一的功率半导体模块（100），其中第二绝缘载体（20）构成为陶瓷片。
20.按照权利要求1至3之一的功率半导体模块（100），其中在竖直于所述垂直方向（v）的、穿过第一厚导体层（13，13a）走向的剖面（E）中第一厚导体层（13，13a）的总面积（A13）为第一绝缘载体（10）在该剖面（E）中所拥有的总面积的至少25%。
21.按照权利要求1至3之一的功率半导体模块（100），其中没有借助接合线连接的半导体芯片位于第一印制电路板（1）和第二印制电路板（2）之间。
CN201210353742.3A 2011-09-22 2012-09-21 具有集成的厚膜印制电路板的功率半导体模块 Active CN103021967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011083223.8A DE102011083223B4 (de) 2011-09-22 2011-09-22 Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102011083223.8 2011-09-22

Publications (2)

Publication Number Publication Date
CN103021967A CN103021967A (zh) 2013-04-03
CN103021967B true CN103021967B (zh) 2015-07-08

Family

ID=47827642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210353742.3A Active CN103021967B (zh) 2011-09-22 2012-09-21 具有集成的厚膜印制电路板的功率半导体模块

Country Status (3)

Country Link
US (1) US8981553B2 (zh)
CN (1) CN103021967B (zh)
DE (1) DE102011083223B4 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013212263A1 (de) * 2013-06-26 2014-12-31 Robert Bosch Gmbh Elektrische Schaltungsanordnung
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
DE102013114438A1 (de) 2013-12-19 2015-06-25 Karlsruher Institut für Technologie Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102014101238A1 (de) 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
DE102014203310A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul
US10600718B1 (en) * 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
DE102015101086B4 (de) * 2015-01-26 2018-04-12 Infineon Technologies Ag Leistungshalbleitermodulanordnung
WO2017060224A1 (de) * 2015-10-07 2017-04-13 Ceramtec Gmbh Zweiseitig gekühlter schaltkreis
JP7053461B2 (ja) * 2016-06-01 2022-04-12 ローム株式会社 半導体パワーモジュール
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
CN106601701B (zh) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构
EP3607581A1 (de) * 2017-04-06 2020-02-12 CeramTec GmbH Zweiseitig gekühlter schaltkreis
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
CN111279476B (zh) 2017-10-27 2023-10-17 日产自动车株式会社 半导体装置
DE102017221861A1 (de) * 2017-12-05 2019-06-06 Zf Friedrichshafen Ag Leiterplatte und Verfahren zur Fertigung einer Leiterplatte
US10916931B2 (en) * 2018-01-15 2021-02-09 Infineon Technologies Ag Temperature sensing and fault detection for paralleled double-side cooled power modules
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
FR3088137B1 (fr) * 2018-11-06 2020-11-27 Inst Polytechnique Grenoble Systeme electronique de puissance
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
EP3770962A1 (en) * 2019-07-26 2021-01-27 Infineon Technologies AG Semiconductor module arrangement
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
US11071206B2 (en) * 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module
US11183934B2 (en) 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
DE102019132685B4 (de) * 2019-12-02 2022-05-25 Audi Ag Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug
CN113314481B (zh) * 2020-02-27 2023-01-24 光宝电子(广州)有限公司 晶体管散热模块及其组装方法
EP4178323A4 (en) * 2020-07-06 2023-12-20 Amosense Co.,Ltd POWER MODULE
DE102022109792B4 (de) 2022-04-22 2024-05-29 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Leistungshalbleitermodul
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung
CN115050703B (zh) * 2022-08-16 2022-10-25 杭州飞仕得科技有限公司 功率器件封装结构及功率变换器
US20240170418A1 (en) * 2022-11-22 2024-05-23 Infineon Technologies Ag Power semiconductor module and method of producing a power semiconductor module
TWI836795B (zh) * 2022-12-15 2024-03-21 信通交通器材股份有限公司 功率裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
CN1790685A (zh) * 2004-11-04 2006-06-21 日本特殊陶业株式会社 带半导体部件的布线基板
US7723838B2 (en) * 2004-01-20 2010-05-25 Shinko Electric Industries Co., Ltd. Package structure having semiconductor device embedded within wiring board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
JP3420472B2 (ja) * 1997-07-22 2003-06-23 富士通株式会社 電子公開物の証明に用いられるシステム及び記録媒体
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1924130A3 (en) * 1998-12-16 2010-11-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
WO2009119904A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
JP4842346B2 (ja) * 2009-04-21 2011-12-21 シャープ株式会社 電子部品モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US7723838B2 (en) * 2004-01-20 2010-05-25 Shinko Electric Industries Co., Ltd. Package structure having semiconductor device embedded within wiring board
CN1790685A (zh) * 2004-11-04 2006-06-21 日本特殊陶业株式会社 带半导体部件的布线基板

Also Published As

Publication number Publication date
US20130075932A1 (en) 2013-03-28
DE102011083223A8 (de) 2013-04-25
DE102011083223A1 (de) 2013-03-28
US8981553B2 (en) 2015-03-17
DE102011083223B4 (de) 2019-08-22
CN103021967A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN103021967B (zh) 具有集成的厚膜印制电路板的功率半导体模块
CN101399262B (zh) 功率半导体装置及其组装方法
CN102956610B (zh) 半导体装置
CN108701677B (zh) 基于多层式电路板的功率模块
EP1662568A3 (en) Power module, phase leg, and three-phase inverter
CN100461401C (zh) 半导体器件
CN105932887B (zh) 功率转换器
Scheuermann et al. The road to the next generation power module-100% solder free design
CN103296866A (zh) 具有开关元件的半导体模块
CN109428498B (zh) 组件结构、功率模块及功率模块组装结构
CN109997223A (zh) 功率半导体模块
CN109755228A (zh) 具有可靠地切换可控半导体元件的半导体装置
CN116798967B (zh) 一种高频大功率封装模组及模组的制作方法
CN115039222A (zh) 可自由配置的功率半导体模块
US11183489B2 (en) Power electronics module
US20140231982A1 (en) Semiconductor device and manufacturing method thereof
GB2338827A (en) Lead frames for semiconductor packages
CN110582847B (zh) 半导体模块
CN105529309B (zh) 半导体装置
CN104867903B (zh) 电子模块
US20220238493A1 (en) Power Semiconductor Module with Low Inductance Gate Crossing
CN211719591U (zh) 一种功率模组
CN108417567A (zh) 半导体模块
US8749051B2 (en) Semiconductor device
CN207052594U (zh) 封装组合结构件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant