CN105529309B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105529309B
CN105529309B CN201510673799.5A CN201510673799A CN105529309B CN 105529309 B CN105529309 B CN 105529309B CN 201510673799 A CN201510673799 A CN 201510673799A CN 105529309 B CN105529309 B CN 105529309B
Authority
CN
China
Prior art keywords
ceramic substrate
metal
semiconductor device
ceramics
connect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510673799.5A
Other languages
English (en)
Other versions
CN105529309A (zh
Inventor
大宅大介
磐浅辰哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105529309A publication Critical patent/CN105529309A/zh
Application granted granted Critical
Publication of CN105529309B publication Critical patent/CN105529309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的目的在于提供一种半导体装置，其能够抑制在陶瓷基板中产生裂纹，并将陶瓷间金属作为电极使用。具有：陶瓷间金属，其具有中间部、第1上攀部、第2上攀部、第1连接部以及第2连接部，其中，该中间部夹在第1陶瓷基板的上表面和第2陶瓷基板的下表面之间，该第1上攀部形成于该第2陶瓷基板的上表面，该第2上攀部形成于该第2陶瓷基板的上表面，该第1连接部与该第2陶瓷基板的外缘相接并将该中间部和该第1上攀部连接，该第2连接部与该第2陶瓷基板的外缘相接并将该中间部和该第2上攀部连接；电路图案，其由金属形成在该第2陶瓷基板之上；以及半导体元件，其设置在该电路图案之上，流过该半导体元件的电流在该陶瓷间金属中流动。

Description

半导体装置
技术领域
本发明涉及在电气铁路用设备或汽车用设备的电动机控制中使用的半导体装置。
背景技术
专利文献1公开了将多个金属板经由陶瓷基板接合而得到的多层基板。该多层基板是通过在陶瓷基板的通孔中填满金属，从而将陶瓷基板的上下表面的金属板连接的结构。
专利文献1：日本特开2006-66595号公报
通过在陶瓷基板的通孔中填满金属，从而能够将夹在2片陶瓷基板之间的金属板(陶瓷间金属)作为电极使用。但是，存在下述问题，即，由于金属板的热膨胀等而使应力在陶瓷基板的通孔周边集中，在陶瓷基板中产生裂纹。而且，存在下述问题，即，如果裂纹加深，则会导致陶瓷基板断裂。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于提供一种半导体装置，该半导体装置能够抑制在陶瓷基板中产生裂纹，并且将陶瓷间金属作为电极使用。
本发明涉及的半导体装置，其特征在于，具有：第1陶瓷基板；第2陶瓷基板；陶瓷间金属，其具有中间部、第1上攀部、第2上攀部、第1连接部以及第2连接部，其中，该中间部夹在该第1陶瓷基板的上表面和该第2陶瓷基板的下表面之间，该第1上攀部形成于该第2陶瓷基板的上表面，该第2上攀部形成于该第2陶瓷基板的上表面，该第1连接部与该第2陶瓷基板的外缘相接并将该中间部和该第1上攀部连接，该第2连接部与该第2陶瓷基板的外缘相接并将该中间部和该第2上攀部连接；电路图案，其由金属形成在该第2陶瓷基板之上；以及半导体元件，其设置在该电路图案之上，流过该半导体元件的电流在该陶瓷间金属中流动。
本发明涉及的其他半导体装置，其特征在于，具有：第1陶瓷基板；第2陶瓷基板；陶瓷间金属，其具有中间部、第1外缘部以及第2外缘部，其中，该中间部夹在该第1陶瓷基板的上表面和该第2陶瓷基板的下表面之间，该第1外缘部在俯视观察时与该第2陶瓷基板的外缘相比向外侧延伸并与该中间部连接，该第2外缘部在俯视观察时与该第2陶瓷基板的外缘相比向外侧延伸并与该中间部连接；电路图案，其由金属形成在该第2陶瓷基板之上；半导体元件，其设置在该电路图案之上；第1导电体，其将该半导体元件和该第1外缘部电连接；以及第2导电体，其与该第2外缘部连接。
本发明涉及的其他半导体装置，其特征在于，具有：第1陶瓷基板；第2陶瓷基板；陶瓷间金属，其具有中间部、上攀部、连接部以及外缘部，其中，该中间部夹在该第1陶瓷基板的上表面和该第2陶瓷基板的下表面之间，该上攀部形成于该第2陶瓷基板的上表面，该连接部与该第2陶瓷基板的外缘相接并将该中间部和该上攀部连接，该外缘部在俯视观察时与该第2陶瓷基板的外缘相比向外侧延伸并与该中间部连接；电路图案，其由金属形成在该第2陶瓷基板之上；半导体元件，其设置在该电路图案之上；第1导电体，其将该上攀部、该外缘部中的一方与该半导体元件电连接；以及第2导电体，其与该上攀部和该外缘部中的另一方连接。
发明的效果
根据本发明，在陶瓷基板中不设置通孔，而在陶瓷间金属的外缘的部分处实现电连接，因此，能够抑制在陶瓷基板中产生裂纹，并且将陶瓷间金属作为电极使用。
附图说明
图1是实施方式1涉及的半导体装置的剖视图。
图2是半导体装置的俯视图。
图3是半导体装置的电路图。
图4是变形例涉及的半导体装置的剖视图。
图5是实施方式2涉及的半导体装置的剖视图。
图6是变形例涉及的半导体装置的剖视图。
图7是实施方式3涉及的半导体装置的剖视图。
图8是实施方式4涉及的半导体装置的剖视图。
图9是实施方式5涉及的半导体装置的剖视图。
图10是半导体装置的俯视图。
图11是半导体装置的电路图。
图12是实施方式6涉及的半导体装置的剖视图。
图13是实施方式7涉及的半导体装置的剖视图。
标号的说明
10半导体装置，12基座板，14第1陶瓷基板，16陶瓷间金属，16a中间部，16b第1上攀部，16c第2上攀部，16d第1连接部，16e第2连接部，16f第1外缘部，16g第2外缘部，18第2陶瓷基板，20a、20b、20c、20d、20e、20f、20g、20h、20i电路图案，22、24、26、28半导体元件，42AC端子，52发射极端子，56集电极端子，72通孔，150金属层，152第3陶瓷基板
具体实施方式
下面，参照附图，对本发明的实施方式涉及的半导体装置进行说明。对相同或相对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1是本发明的实施方式1涉及的半导体装置10的剖视图。为了提高半导体装置10的散热性，半导体装置10具有例如由Al或Cu等金属形成的基座板12。在基座板12之上设置有第1陶瓷基板14。在第1陶瓷基板14的上方具有第2陶瓷基板18。第1陶瓷基板14和第2陶瓷基板18例如由AlN、SiN或Al2O3形成。
在第1陶瓷基板14和第2陶瓷基板18之间形成有陶瓷间金属16。陶瓷间金属16例如由Al或Cu等金属形成。在第1陶瓷基板14的上表面侧形成陶瓷间金属16，在第1陶瓷基板14的下表面侧形成基座板12，从而实现第1陶瓷基板14的上下面处的热膨胀的平衡。
陶瓷间金属16具有中间部16a、第1上攀部16b、第2上攀部16c、第1连接部16d以及第2连接部16e。中间部16a夹在第1陶瓷基板14的上表面和第2陶瓷基板18的下表面之间。第1上攀部16b和第2上攀部16c形成在第2陶瓷基板18的上表面。
第1连接部16d与第2陶瓷基板18的外缘相接，而将中间部16a和第1上攀部16b连接。第2连接部16e与第2陶瓷基板18的外缘相接，而将中间部16a和第2上攀部16c连接。
在第2陶瓷基板18之上例如利用Al或Cu等金属形成有电路图案20a、20b、20c、20d。在电路图案20a之上设置有半导体元件22、24。在电路图案20c之上设置有半导体元件26、28。半导体元件22、26是IGBT(Insulated Gate Bipolar Transistor)，半导体元件24、28是上表面为阳极、下表面为阴极的二极管。
基座板12具有：与第1陶瓷基板14的下表面相接的平坦部12a；以及与平坦部12a相接的厚膜部12b。厚膜部12b是与第1陶瓷基板14的外缘和上表面相接，在俯视观察时将平坦部12a包围的部分。在该厚膜部12b之上经由绝缘膜40设置有AC端子42。另外，在厚膜部12b之上经由绝缘膜50设置有发射极端子52(N端子)。在发射极端子52之上经由绝缘膜54设置有集电极端子56(P端子)。AC端子42、发射极端子52以及集电极端子56是向半导体装置10的外部延伸的端子。
导线W1对半导体元件22的栅极和电路图案20b进行连接。导线W2对半导体元件22的发射极和半导体元件24的阳极进行连接。导线W3对电路图案20a和集电极端子56进行连接。导线W4对第1上攀部16b和发射极端子52进行连接。
导线W5对半导体元件24的阳极和电路图案20c进行连接。导线W6对电路图案20d和半导体元件26的栅极进行连接。导线W7对半导体元件26的发射极和半导体元件28的阳极进行连接。导线W8对半导体元件28的阳极和第2上攀部16c进行连接。导线W9对电路图案20c和AC端子42进行连接。
利用导线W8将半导体元件28和第2上攀部16c连接，利用导线W4将第1上攀部16b和发射极端子52连接，从而使得流过半导体元件的电流在陶瓷间金属16中流动。具体而言，半导体元件26的发射极电流向陶瓷间金属16流动。
图2是半导体装置10的俯视图。与集电极端子56相邻地设置发射极端子52，将集电极端子56和发射极端子52平行地配置，从而成为降低配线电感的构造。集电极端子56和发射极端子52从基座板12的左侧外缘向x负方向延伸。AC端子42从基座板12的右侧外缘向x正方向延伸。
向半导体元件22的栅极供给栅极驱动信号的栅极端子60固定于基座板12。传感端子62、64也固定于基座板12。向半导体元件26的栅极供给栅极驱动信号的栅极端子66固定于基座板12。传感端子68、70也固定于基座板12。
在基座板12的四角处设置有通孔72。在使用半导体装置10时，利用穿过通孔72的螺钉，将半导体装置10固定至散热器等。此时，优选在基座板12的下表面和散热器等之间设置散热膏。此外，在图1中示出的是图2的沿箭头的剖面。
图3是半导体装置10的电路图。半导体装置10形成3相交流逆变器的1个支路(leg)。在图3中用C1、G1、E1、C2、G2、E2表示的各部分与图2中的C1、G1、E1、C2、G2、E2相对应。
下面，对半导体装置10的制造方法进行说明。半导体装置10的多层基板是利用使金属和陶瓷基板直接接合的熔液接合法形成的。熔液接合法是指在铸模内设置陶瓷基板，并使熔融(融化)的金属流入铸模内的方法。具体而言，通过使熔融的金属向设置有第1陶瓷基板14和第2陶瓷基板18的铸模内流入，从而将基座板12、陶瓷间金属16以及电路图案20a、20b、20c、20d一起形成。然后，将半导体元件固定于电路图案，通过导线键合，从而完成半导体装置10。根据该方法，仅通过调整铸模的形状，就能够形成第1上攀部16b、第2上攀部16c、第1连接部16d以及第2连接部16e。
半导体装置10的多层基板也可以通过将金属和陶瓷基板利用焊料等间接材料接合的活性金属接合法进行制造。在使用熔液接合法或活性金属接合法形成多层基板的情况下，在陶瓷基板和金属的接合中不使用焊锡，因此能够提高半导体装置的散热性。另外，与利用焊锡对各部件进行接合的情况相比，能够简化组装工序。
为了降低配线电感，优选使集电极端子(P端子)和发射极端子(N端子)邻接，将它们平行地配置。但是，如果希望利用电流仅在第2陶瓷基板18之上流动的结构实现配线电感的降低，则存在端子的形状变得复杂化或半导体装置变得大型化的问题。具体而言，必须设置用于将图2的半导体元件26的发射极和半导体元件28的阳极、与发射极端子52连接的较大的端子，或者将发射极端子52本身加大。
然而，根据本发明的实施方式1涉及的半导体装置，将半导体元件26的发射极和半导体元件28的阳极经由陶瓷间金属16与发射极端子52连接。因此，如图2所示，能够实现非常简单的端子形状。通过将陶瓷间金属16作为电极使用，从而能够在第2陶瓷基板18之下设置新的电流路径。
并且，陶瓷间金属16具有与第2陶瓷基板18的外缘相接的部分(第1连接部16d和第2连接部16e)，因此，无需在第2陶瓷基板18中开孔，就能够将陶瓷间金属16用作电极。因此，能够抑制产生陶瓷基板的由孔引起的裂纹，并将陶瓷间金属16作为电极使用。
本发明的实施方式1涉及的半导体装置可以在不丧失其特征的范围内进行各种变形。例如，在实施方式1中，使IGBT(半导体元件26)的发射极电流向陶瓷间金属16流动，但也可以使集电极电流向陶瓷间金属流动，还可以使AC电流(输出电流)向陶瓷间金属流动。通过将陶瓷间金属作为电流路径使用，从而能够使半导体装置的电连接变得简单。另外，也可以在1个陶瓷基板之下设置多个陶瓷间金属，提供多个电流路径。半导体元件22、24、26、28并不限定于IGBT或二极管。例如也可以作为半导体元件而使用MOSFET。也可以将导线变更为电极等导电体而实现必要的电连接。
图4是变形例涉及的半导体装置的剖视图。在陶瓷间金属16之上设置有第2陶瓷基板18a、18b。即，第2陶瓷基板设置有多个。
陶瓷基板越大，受来自与陶瓷基板相接的金属的热应力的影响也越大，越容易断裂。但是，通过将第2陶瓷基板分割为多个，从而能够减小每一个第2陶瓷基板的大小，能够防止第2陶瓷基板断裂。
这些变形能够适当应用于以下的实施方式涉及的半导体装置。此外，以下的实施方式涉及的半导体装置与实施方式1的半导体装置的共同点较多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
图5是实施方式2涉及的半导体装置的剖视图。该半导体装置具有2个第2陶瓷基板18a、18b和2个陶瓷间金属100、102。陶瓷间金属100具有中间部100a、第1上攀部100b、第2上攀部100c、第1连接部100d以及第2连接部100e。陶瓷间金属102具有中间部102a、第1上攀部102b、第2上攀部102c、第1连接部102d以及第2连接部102e。
在第2陶瓷基板18a之上的电路图案20e处固定有半导体元件101。半导体元件101是为了构成转换器电路所必需的元件。在第2陶瓷基板18b之上的电路图案20f处固定有半导体元件103。半导体元件103是为了构成逆变器电路所必需的元件。即，实施方式2的半导体元件构成转换器电路和逆变器电路。此外，省略导线以及端子。
根据本发明的实施方式2涉及的半导体装置，能够将陶瓷间金属100用作转换器电路的电极，将陶瓷间金属102用作逆变器电路的电极。因此，能够混载转换器电路和逆变器电路，并对它们提供新的电流路径。
在本发明的实施方式2中，将转换器电路和逆变器电路设置在彼此独立的第2陶瓷基板之上。然而，并不限定于转换器电路和逆变器电路，也可以搭载功能不同的大于或等于2个电路。另外，陶瓷间金属的数量并不限定于2个，能够通过形成多个陶瓷间金属，提供多个电流路径。
图6是变形例涉及的半导体装置的剖视图。该半导体装置具有2个第1陶瓷基板14a、14b。由此，能够减小每个第1陶瓷基板14a、14b，使其不易断裂。此外，只要具有多个第1陶瓷基板，就能得到上述效果，因此也可以设置大于或等于3个第1陶瓷基板。
实施方式3.
图7是实施方式3涉及的半导体装置的剖视图。在利用金属形成于第1陶瓷基板14下表面的基座板12形成有散热片12c。仅通过对用于形成基座板12、陶瓷间金属16以及电路图案20a、20b、20c、20d的铸模的形状进行调整，就能够容易地形成散热片12c。通过在基座板12设置散热片12c，从而无需将半导体装置固定于散热器等。
实施方式4.
图8是实施方式4涉及的半导体装置的剖视图。在第1陶瓷基板14的下表面形成有金属层150。在金属层150的下表面形成有第3陶瓷基板152。在第3陶瓷基板152的下表面利用金属形成有基座板12。
实施方式4的半导体装置具有3片陶瓷基板，因此与只有2片陶瓷基板的情况相比较，能够提高半导体装置的耐压。另外，通过设置作为浮置电极的金属层150，从而能够抑制有可能在陶瓷间金属16和基座板12之间引起的放电。
实施方式5.
图9是实施方式5涉及的半导体装置的剖视图。该半导体装置用于构成逆变器电路的一个桥臂(开关元件和与开关元件逆并联地连接的二极管)。
在第2陶瓷基板18的上表面形成有3个电路图案20g、20h、20i。在电路图案20g处固定有半导体元件22a、24a。在电路图案20i处固定有半导体元件22b、24b。
导线W10对第1上攀部16b和半导体元件24a的阳极进行连接。导线W11对半导体元件24a的阳极和半导体元件22a的发射极进行连接。导线W12对半导体元件22a的栅极和电路图案20h进行连接。导线W13对电路图案20h和半导体元件22b的栅极进行连接。导线W14对半导体元件22b的发射极和半导体元件24b的阳极进行连接。导线W15对半导体元件24b的阳极和第2上攀部16c进行连接。
图10是实施方式5涉及的半导体装置的俯视图。发射极端子160与第1上攀部16b连接，从基座板12的上侧外缘向z正方向延伸。电路图案20g和电路图案20i相连接而形成1个电路图案。而且，集电极端子162与电路图案20g、20i连接，从基座板12的上侧外缘向z正方向延伸。与集电极端子162相邻地设置发射极端子160，并将集电极端子162和发射极端子160平行地配置。
栅极端子164与电路图案20h连接。另外，传感端子166、168分别与第1上攀部16b、半导体元件24a的阳极连接。
图11是实施方式5涉及的半导体装置的电路图。在图11中用C1、G1、E1表示的各部分与图10中的C1、G1、E1相对应。在图11中，将图10的3个半导体元件22a和3个半导体元件22b用1个开关元件(IGBT)表示，将图3的3个半导体元件24a和3个半导体元件24b用1个半导体元件(二极管)表示。
实施方式5涉及的半导体装置如图9所示，使半导体元件22b的发射极电流从第2上攀部16c经由中间部16a向第1上攀部16b流动。通过使半导体元件22a的发射极与第1上攀部16b连接，从而使得全部发射极电流向第1上攀部16b流动。因此，能够使发射极端子160的形状简单化。假设，如果不将陶瓷间金属作为电极使用，而试图仅在第2陶瓷基板之上完结配线，则必须将发射极端子分别与半导体元件22a的发射极和半导体元件22b的发射极连接，因此导致发射极端子的形状变得复杂。
实施方式5的半导体装置构成1个桥臂，但也可以构成其他电路。通过将陶瓷间金属作为电极使用而使电流在第2陶瓷基板之下流动，从而能够提高配线的自由度，因此能够将端子形状以及端子布局优化。
实施方式6.
图12是实施方式6涉及的半导体装置的剖视图。陶瓷间金属16具有第1外缘部16f和第2外缘部16g。第1外缘部16f和第2外缘部16g在俯视观察时与第2陶瓷基板18的外缘相比向外侧延伸。另外，第1外缘部16f和第2外缘部16g与中间部16a连接。第1外缘部16f和第2外缘部16g在俯视观察时夹着第2陶瓷基板18。
第1导电体W81将半导体元件28的阳极和第1外缘部16f电连接。第2导电体W41的一端与第2外缘部16g连接，另一端与发射极端子52连接。第1导电体W81和第2导电体W41是导线。
如上所述，通过将第1导电体W81和第2导电体W41与陶瓷间金属16连接，从而能够将陶瓷间金属16作为电极使用。如果与实施方式1的半导体装置进行比较，则能够省略陶瓷间金属的上攀部和连接部，因此能够将构造简化。另一方面，第1外缘部16f和第2外缘部16g为了接入导线而需要具有充分的面积，因此实施方式6的半导体装置有可能比实施方式1的半导体装置略大。此外，第1导电体W81和第2导电体W41也可以不是导线而是电极等。
实施方式7.
图13是实施方式7涉及的半导体装置的剖视图。陶瓷间金属16具有第1外缘部16f、第1上攀部16b和第1连接部16d。第1导电体W81对第1外缘部16f和半导体元件28进行连接。第2导电体W42对第1上攀部16b和发射极端子52进行连接。半导体元件26的发射极电流从第1外缘部16f经由中间部16a和第1连接部16d向第1上攀部16b流动。
在本发明的实施方式7中，设想的是下述情况，即，在右侧的区域中容易确保用于接入导线的空间，与此相对，在左侧的区域中难以确保该空间。在上述情况下，在半导体装置的右侧的区域中形成第1外缘部，在左侧的区域中形成第1上攀部，从而能够进行可靠的导线键合。
陶瓷间金属只要具有下述的上攀部、连接部以及外缘部即可，能够进行各种变形，其中，该上攀部处在第2陶瓷基板的上表面，该连接部与第2陶瓷基板的外缘相接并将中间部和上攀部连接，该外缘部在俯视观察时与第2陶瓷基板的外缘相比向外侧延伸并与中间部连接。例如，也可以在图13的陶瓷间金属16的右侧形成上攀部，在左侧形成外缘部。第1导电体W81将上攀部、外缘部中的一方与半导体元件电连接。另外，第2导电体W42与上攀部和外缘部中的另一方连接。第1导电体W81和第2导电体W42也可以不是导线而是电极等。此外，以上说明的各实施方式也可以适当地组合而使用。

Claims (10)

1.一种半导体装置，其特征在于，具有：
第1陶瓷基板；
第2陶瓷基板；
陶瓷间金属，其具有中间部、第1上攀部、第2上攀部、第1连接部以及第2连接部，其中，该中间部夹在所述第1陶瓷基板的上表面和所述第2陶瓷基板的下表面之间，该第1上攀部形成于所述第2陶瓷基板的上表面，该第2上攀部形成于所述第2陶瓷基板的上表面，该第1连接部与所述第2陶瓷基板的外缘相接并将所述中间部和所述第1上攀部连接，该第2连接部与所述第2陶瓷基板的外缘相接并将所述中间部和所述第2上攀部连接；
电路图案，其由金属形成在所述第2陶瓷基板之上；
半导体元件，其设置在所述电路图案之上；以及
基座板，其具有与所述第1陶瓷基板的下表面相接的平坦部以及与所述第1陶瓷基板的外缘和上表面相接的厚膜部，
流过所述半导体元件的电流在所述陶瓷间金属中流动。
2.一种半导体装置，其特征在于，具有：
第1陶瓷基板；
第2陶瓷基板；
陶瓷间金属，其具有中间部、第1外缘部以及第2外缘部，其中，该中间部夹在所述第1陶瓷基板的上表面和所述第2陶瓷基板的下表面之间，该第1外缘部在俯视观察时与所述第2陶瓷基板的外缘相比向外侧延伸并与所述中间部连接，该第2外缘部在俯视观察时与所述第2陶瓷基板的外缘相比向外侧延伸并与所述中间部连接；
电路图案，其由金属形成在所述第2陶瓷基板之上；
半导体元件，其设置在所述电路图案之上；
第1导线，其将所述半导体元件和所述第1外缘部电连接；以及
第2导线，其与所述第2外缘部连接。
3.根据权利要求2所述的半导体装置，其特征在于，
具有基座板，该基座板由金属形成在所述第1陶瓷基板的下表面，
在所述基座板形成有散热片。
4.根据权利要求2所述的半导体装置，其特征在于，具有：
金属层，其形成在所述第1陶瓷基板的下表面；
第3陶瓷基板，其形成在所述金属层的下表面；以及
基座板，其由金属形成在所述第3陶瓷基板的下表面。
5.一种半导体装置，其特征在于，具有：
第1陶瓷基板；
第2陶瓷基板；
陶瓷间金属，其具有中间部、上攀部、连接部以及外缘部，其中，该中间部夹在所述第1陶瓷基板的上表面和所述第2陶瓷基板的下表面之间，该上攀部形成于所述第2陶瓷基板的上表面，该连接部与所述第2陶瓷基板的外缘相接并将所述中间部和所述上攀部连接，该外缘部在俯视观察时与所述第2陶瓷基板的外缘相比向外侧延伸并与所述中间部连接；
电路图案，其由金属形成在所述第2陶瓷基板之上；
半导体元件，其设置在所述电路图案之上；
第1导电体，其将所述上攀部、所述外缘部中的一方与所述半导体元件电连接；
第2导电体，其与所述上攀部和所述外缘部中的另一方连接；以及
基座板，其具有与所述第1陶瓷基板的下表面相接的平坦部以及与所述第1陶瓷基板的外缘和上表面相接的厚膜部。
6.根据权利要求1、2、5中任一项所述的半导体装置，其特征在于，具有：
集电极端子；以及
发射极端子，其与所述集电极端子相邻地设置，
所述半导体元件的集电极电流或发射极电流在所述陶瓷间金属中流动，
所述集电极端子和所述发射极端子平行地设置。
7.根据权利要求1、2、5中任一项所述的半导体装置，其特征在于，
具有多个所述第2陶瓷基板。
8.根据权利要求1、2、5中任一项所述的半导体装置，其特征在于，
具有多个所述陶瓷间金属。
9.根据权利要求1、2、5中任一项所述的半导体装置，其特征在于，
具有多个所述第1陶瓷基板。
10.根据权利要求7所述的半导体装置，其特征在于，
所述半导体元件构成转换器电路和逆变器电路，
所述转换器电路和所述逆变器电路设置在彼此独立的所述第2陶瓷基板之上。
CN201510673799.5A 2014-10-17 2015-10-16 半导体装置 Active CN105529309B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014212624A JP6327105B2 (ja) 2014-10-17 2014-10-17 半導体装置
JP2014-212624 2014-10-17

Publications (2)

Publication Number Publication Date
CN105529309A CN105529309A (zh) 2016-04-27
CN105529309B true CN105529309B (zh) 2019-01-08

Family

ID=55638207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510673799.5A Active CN105529309B (zh) 2014-10-17 2015-10-16 半导体装置

Country Status (4)

Country Link
US (1) US9445497B2 (zh)
JP (1) JP6327105B2 (zh)
CN (1) CN105529309B (zh)
DE (1) DE102015219225A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212316A (ja) * 2016-05-25 2017-11-30 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
US10848074B2 (en) * 2018-10-12 2020-11-24 Electronics And Telecommunications Research Institute High voltage bridge rectifier
JP7170614B2 (ja) * 2019-09-18 2022-11-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール
JP2007281498A (ja) * 2007-05-28 2007-10-25 Hitachi Metals Ltd 半導体パワーモジュール
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
CN103782380A (zh) * 2011-08-25 2014-05-07 日产自动车株式会社 半导体模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445511B2 (ja) 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
JP4565249B2 (ja) 2004-08-26 2010-10-20 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
JP4721929B2 (ja) 2005-04-13 2011-07-13 京セラ株式会社 多層回路基板および電子部品モジュール
JP2006351976A (ja) 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP4640170B2 (ja) * 2005-12-28 2011-03-02 株式会社豊田自動織機 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
US8040212B2 (en) * 2009-07-22 2011-10-18 Volterra Semiconductor Corporation Low profile inductors for high density circuit boards
JP2012234857A (ja) 2011-04-28 2012-11-29 Denki Kagaku Kogyo Kk セラミックス回路基板及びそれを用いたモジュール
JP5966275B2 (ja) 2011-08-10 2016-08-10 三菱マテリアル株式会社 パワーモジュール用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
JP2007281498A (ja) * 2007-05-28 2007-10-25 Hitachi Metals Ltd 半導体パワーモジュール
CN103782380A (zh) * 2011-08-25 2014-05-07 日产自动车株式会社 半导体模块

Also Published As

Publication number Publication date
CN105529309A (zh) 2016-04-27
US9445497B2 (en) 2016-09-13
JP2016082092A (ja) 2016-05-16
DE102015219225A1 (de) 2016-04-21
US20160113112A1 (en) 2016-04-21
JP6327105B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
CN105390484B (zh) 具有负载电流汇流导轨的低电感的电路装置
CN103021967B (zh) 具有集成的厚膜印制电路板的功率半导体模块
KR102055458B1 (ko) 전력반도체 모듈
US9780684B2 (en) Power converter
EP1028520A1 (en) Semiconductor device
CN104620372B (zh) 半导体装置
US9159715B2 (en) Miniaturized semiconductor device
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
WO2018198957A1 (ja) 半導体装置
CN107492531B (zh) 半导体装置
CN105529309B (zh) 半导体装置
US9129960B2 (en) Semiconductor device and manufacturing method thereof
CN104392985A (zh) 包括衬底的多芯片器件
JP6415467B2 (ja) 配線基板、および半導体モジュール
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
JP2016012659A (ja) 半導体装置およびその製造方法
US20110260315A1 (en) Power block and power semiconductor module using same
US11538725B2 (en) Semiconductor module arrangement
JP6305362B2 (ja) 電力用半導体モジュール
CN111261625B (zh) 半导体装置
CN107370347B (zh) 多SiC MOSFET芯片并联功率模块驱动控制电路及其印制电路板
JP2019067950A (ja) 半導体装置の製造方法
US9012990B2 (en) Surface mountable power components
US20240339439A1 (en) Power Half-Bridge Module, Power Inverter, and Method for Producing a Power Half-Bridge Module
KR20230166746A (ko) 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant