JP2002170922A - インバータ制御モジュール - Google Patents

インバータ制御モジュール

Info

Publication number
JP2002170922A
JP2002170922A JP2000363777A JP2000363777A JP2002170922A JP 2002170922 A JP2002170922 A JP 2002170922A JP 2000363777 A JP2000363777 A JP 2000363777A JP 2000363777 A JP2000363777 A JP 2000363777A JP 2002170922 A JP2002170922 A JP 2002170922A
Authority
JP
Japan
Prior art keywords
ceramic substrate
power
switching element
power line
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000363777A
Other languages
English (en)
Inventor
Kouichiro Sugai
広一朗 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000363777A priority Critical patent/JP2002170922A/ja
Publication of JP2002170922A publication Critical patent/JP2002170922A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】パワーラインのインダクタンスに起因してスイ
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
ａ、３ｂと、前記セラミック基板２の一方主面に配置さ
れた３本の出力ライン４ａ、４ｂ、４ｃと、前記セラミ
ック基板２の一方主面に形成されているパワーライン３
ａ及び各出力ライン４ａ、４ｂ、４ｃに搭載されている
複数個のスイッチング素子５と、前記パワーライン３ａ
上のスイッチング素子５を各出力ライン４ａ、４ｂ、４
ｃに接続する第１の接続手段６及び各出力ライン４ａ、
４ｂ、４ｃ上に搭載されているスイッチング素子５をセ
ラミック基板２の他方主面に形成されているパワーライ
ン３ｂの屈曲延出部に接続する第２の接続手段７とから
成る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３相モータ等を制
御するためのインバータ制御モジュールに関するもので
ある。
【０００２】
【従来の技術】従来、３相モータ等を制御するためのイ
ンバータ制御モジュールは、一般に、セラミック基板の
一主面に直流電源が供給される２本のパワーライン及び
３相交流電源を出力する３本の出力ラインを被着形成し
たセラミック回路基板と、前記一方のパワーラインと各
出力ライン上に搭載されている複数のスイッチング素子
と、前記一方のパワーライン上に搭載された各スイッチ
ング素子と各出力ラインとを電気的接続する金属細線よ
りなる第１の接続手段と、各出力ライン上に搭載された
各スイッチング素子と他方のパワーラインとを電気的接
続する金属細線よりなる第２の接続手段とにより構成さ
れている。
【０００３】かかるインバータ制御モジュールは、前記
２本のパワーラインを外部電源に、出力ラインを３相モ
ータ等に接続し、外部電源より２本のパワーライン間に
２０Ａ以上の直流電源を供給するとともに各スイッチン
グ素子のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ラインを介し３相モータ等に
３相交流電源が供給されることとなる。
【０００４】なお、前記スイッチング素子としてはＩＧ
ＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ
Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられている。
【０００５】また前記インバータ制御モジュールに使用
されるセラミック回路基板は、一般に酸化アルミニウム
質焼結体から成るセラミック基板の表面にメタライズ金
属層を所定パターンに被着させるとともに該メタライズ
金属層にパワーラインや出力ラインとなる銅等の金属回
路板を銀ロウ等のロウ材を介しロウ付けすることによっ
て形成されており、具体的には、酸化アルミニウム、酸
化珪素、酸化マグネシウム、酸化カルシウム等の原料粉
末に適当な有機バインダー、可塑剤、溶剤等を添加混合
して泥漿状と成すとともにこれを従来周知のドクターブ
レード法やカレンダーロール法等のテープ成形技術を採
用して複数のセラミックグリーンシートを得、次に前記
セラミックグリーンシート上にタングステンやモリブデ
ン等の高融点金属粉末に適当な有機バインダー、溶剤を
添加混合して得た金属ペーストをスクリーン印刷法等の
印刷技術を採用することによって所定パターンに印刷塗
布し、次に前記金属ペーストが所定パターンに印刷塗布
されたセラミックグリーンシートを必要に応じて上下に
積層するとともに還元雰囲気中、約１６００℃の温度で
焼成し、セラミックグリーンシートと金属ペーストを焼
結一体化させて表面にメタライズ金属層を有する酸化ア
ルミニウム質焼結体から成るセラミック基板を形成し、
最後に前記セラミック基板に被着されているメタライズ
金属層上にパワーラインや出力ラインとなる銅等の金属
回路板を間に銀ロウ等のロウ材を挟んで載置させるとと
もにこれを還元雰囲気中、約９００℃の温度に加熱して
ロウ材を溶融させ、該溶融したロウ材でメタライズ金属
層と金属回路板とを接合することによって製作されてい
る。
【０００６】しかしながら、この従来のインバータ制御
モジュールにおいては、２本のパワーラインがインダク
タンスを有しており、２本のパワーライン間に２０Ａ以
上の直流電源を供給するとともに各スイッチング素子の
オン・オフを少しずつずらせて出力ラインを介して３相
モータ等に３相交流電源を供給する際、前記パワーライ
ンのインダクタンスによってスイッチング素子のオン・
オフ時に定格電圧より高いサージ電圧が発生してしま
い、その結果、前記サージ電圧によってスイッチング素
子に過電圧がかかり、スイッチング素子を破壊してイン
バータ制御モジュールを安定して信頼性よく作動させる
ことができないという欠点を有していた。
【０００７】そこで２本のパワーラインを近接配置させ
るとともに各々のパワーラインに流れる電流の方向を逆
とし、２本のパワーライン間に相互インダクタンスを発
生させるとともに該相互インダクタンスによって２本の
パワーラインが有するインダクタンスを低減することが
提案されている。
【０００８】しかしながら、２本のパワーラインを近接
配置させた場合、パワーラインには２０Ａ以上という非
常に大きな電流が流れ６００Ｖ以上の電圧がかかること
から、パワーライン間に放電が発生し、セラミック回路
基板にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】また上記欠点を解消するためにインバータ
制御モジュールを図４、図５に示すようにセラミック基
板３２と、該セラミック基板３２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
３ａ、３３ｂと、前記セラミック基板３２の一方主面に
配置された３本の出力ライン３４ａ、３４ｂ、３４ｃ
と、前記セラミック基板３２の一方主面に形成されてい
るパワーライン３３ａ及び各出力ライン３４ａ、３４
ｂ、３４ｃに搭載されている複数個のスイッチング素子
３５と、前記パワーライン３３ａ上のスイッチング素子
３５を各出力ライン３４ａ、３４ｂ、３４ｃに接続する
第１の接続手段３６と、各出力ライン３４ａ、３４ｂ、
３４ｃ上に搭載されているスイッチング素子３５をセラ
ミック基板３２の他方主面に形成されているパワーライ
ン３３ｂに接続する第２の接続手段３７とで形成するこ
とが考えられる。
【００１０】かかるインバータ制御モジュールによれ
ば、２本のパワーライン３３ａ、３３ｂを間にセラミッ
ク基板３２を挟んで対向配置させるとともに各々のパワ
ーライン３３ａ、３３ｂに流れる電流の方向を逆とした
ことから２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを効率よく発生させるとともに該相互イン
ダクタンスによって２本のパワーライン３３ａ、３３ｂ
が有するインダクタンスを大きく低減させることがで
き、これによって２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせて出力ライ
ン３４ａ、３４ｂ、３４ｃより３相モータ等に３相交流
電源を供給する際、スイッチング素子３５のオン・オフ
時に前記２本のパワーライン３３ａ、３３ｂが有するイ
ンダクタンスに起因して定格電圧より高いサージ電圧が
発生することはなく、その結果、スイッチング素子３５
に過電圧がかかり、スイッチング素子３５が破壊するの
を有効に防止してインバータ制御モジュールを安定、か
つ信頼性よく作動させることが可能である。
【００１１】また同時に２本のパワーライン３３ａ、３
３ｂはその間に絶縁性に優れたセラミック基板３２が介
在していることからパワーライン３３ａ、３３ｂに２０
Ａ以上という非常に大きな電流を流し６００Ｖ以上の電
圧がかかったとしてもパワーライン３３ａ、３３ｂ間に
は放電が発生し、パワーライン３３ａ、３３ｂ間にショ
ートを発生させることはなく、これによってインバータ
制御モジュールの作動を高信頼性となすことが可能とな
る。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
インバータ制御モジュールによれば、セラミック基板３
２の他方主面に配置されたパワーライン３３ｂと一方主
面に配置された各出力ライン３４ａ、３４ｂ、３４ｃ上
のスイッチング素子３５とを第２の接続手段３７を介し
て電気的接続するため、前記セラミック基板３２の他方
主面に配置されたパワーライン３３ｂはセラミック基板
３２の外周より大きく形成する必要があり、その結果、
インバータ制御モジュールを小型化することが困難とな
り、同時にワイヤー等の金属細線からなる第２の接続手
段が長いものとなり、ワイヤーの倒れに起因する接触短
絡事故や短絡に伴うスイッチング素子３５の破壊等が発
生するという解決すべき欠点を有していた。
【００１３】本発明は上記欠点に鑑み案出されたもの
で、その目的はサージ電圧印加によるスイッチング素子
の破壊及び２本のパワーライン間での放電を有効に防止
し、小型で安定して直流電源を３相交流電源に確実、か
つ長期間にわたって変換することができるインバータ制
御モジュールを提供することにある。
【００１４】
【課題を解決するための手段】本発明のインバータ制御
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段及び各出力ライン上に搭載されて
いるスイッチング素子をセラミック基板の他方主面に形
成されているパワーラインに接続する第２の接続手段と
から成り、前記セラミック基板の他方主面に形成されて
いるパワーラインはその一端がセラミック基板の側面を
介して一方主面側に屈曲延出しており、かつ屈曲部内側
には角度が１００°未満の角部が非形成であることを特
徴とするものである。
【００１５】本発明のインバータ制御モジュールによれ
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができ、これによ
って２本のパワーライン間に２０Ａ以上の直流電源を供
給するとともに各スイッチング素子のオン・オフを少し
ずつずらせて出力ラインより３相モータ等に３相交流電
源を供給する際、スイッチング素子のオン・オフ時に前
記２本のパワーラインが有するインダクタンスに起因し
て定格電圧より高いサージ電圧が発生することはなく、
その結果、スイッチング素子に過電圧がかかり、スイッ
チング素子が破壊するのを有効に防止してインバータ制
御モジュールを安定、かつ信頼性よく作動させることが
可能となる。
【００１６】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００１７】更に本発明のインバータ制御モジュールに
よれば、セラミック基板の他方主面に形成されたパワー
ラインの一端をセラミック基板の側面を介して一方主面
側に屈曲延出させており、かつ屈曲部内側は角度が１０
０°未満の角部を非形成としたことから、パワーライン
の屈曲延出部と各出力ライン上に搭載されたスイッチン
グ素子のいずれもがセラミック基板の一方主面側に位置
するとともに両者間の距離が短いものとなっている。そ
のためこのパワーラインの屈曲延出部と各出力ライン上
に搭載されたスイッチング素子とを超音波接続法等の接
続法を用いてワイヤー等の金属細線からなる第２の接続
手段を介して電気的に接続した場合、接続が強固で高信
頼性のものになるとともに第２の接続手段の長さが短い
ものとなって第２の接続手段の倒れに起因する接触短絡
事故や短絡に伴うスイッチング素子の破壊等を有効に防
止することができる。
【００１８】また同時に前記セラミック基板の他方主面
に形成されているパワーラインをその一端がセラミック
基板の側面を介して一方主面側に屈曲延出させており、
かつ屈曲部内側は角度が１００°未満の角部を非形成と
したことから、セラミック基板の他方主面に形成されて
いるパワーラインに２０Ａ以上の大きな電流が流れたと
してもパワーラインの屈曲部内側の電流密度が高くなる
ことはなく、その結果、パワーラインに抵抗発熱が発生
するのが有効に防止されて、セラミック回路基板に搭載
されるスイッチング素子等の誤動作を招来させたり、パ
ワーラインが溶断したりすることはない。
【００１９】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１、図２および図３
は、本発明のインバータ制御モジュールの一実施例を示
し、セラミック基板２の両主面に２本のパワーライン３
ａ、３ｂを対向配置させるとともに一方主面に３本の出
力ライン４ａ、４ｂ、４ｃを配置したセラミック回路基
板１とスイッチング素子５とから構成されており、セラ
ミック基板２の一方主面に形成されているパワーライン
３ａ及び各出力ライン４ａ、４ｂ、４ｃ上にスイッチン
グ素子５を搭載し、パワーライン３ａ上のスイッチング
素子５を各出力ライン４ａ、４ｂ、４ｃに第１の接続手
段６を介して接続するとともに各出力ライン４ａ、４
ｂ、４ｃ上に搭載されているスイッチング素子５をセラ
ミック基板２の他方主面に形成されているパワーライン
３ｂに第２の接続手段７を介して接続することによって
形成されている。
【００２０】前記セラミック回路基板１のセラミック基
板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
【００２１】前記セラミック基板２は、例えば、窒化珪
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
【００２２】前記セラミック基板２は、その一方主面に
１本のパワーライン３ａと３本の出力ライン４ａ、４
ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活性
金属ロウ材等の接着材を介してロウ付け取着されてい
る。
【００２３】前記パワーライン３ａは外部電源から供給
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
【００２４】前記２本のパワーライン３ａ、３ｂ及び３
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
【００２５】更に前記２本のパワーライン３ａ、３ｂ及
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ、具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
【００２６】なお、前記セラミック回路基板１はセラミ
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
【００２７】また前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
【００２８】更に前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
【００２９】前記セラミック回路基板１はまたセラミッ
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
【００３０】前記スイッチング素子５はＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００３１】また前記第１の接続手段６及び第２の接続
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知の超音波接続法等の接続法を用いるこ
とによって、パワーライン３ａ上に搭載されたスイッチ
ング素子５と各出力ライン４ａ、４ｂ、４ｃに、また出
力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング
素子５とセラミック基板２の他方主面に形成されたパワ
ーライン３ｂに接続される。
【００３２】本発明のインバータ制御モジュールにおい
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
【００３３】前記２本のパワーライン３ａ、３ｂを間に
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
【００３４】また同時に２本のパワーライン３ａ、３ｂ
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
【００３５】なお、前記セラミック基板２はその厚みが
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
【００３６】また前記セラミック基板２はその絶縁耐圧
が１０ｋＶ／ｍｍ未満となると、セラミック基板２の厚
みが、例えば、０．２ｍｍと薄いものとなったときにパ
ワーライン３ａ、３ｂ間に放電が生じ、セラミック回路
基板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
【００３７】更に本発明のインバータ制御モジュールに
おいては、セラミック基板２の他方主面に形成されてい
るパワーライン３ｂの一端をセラミック基板２の一方主
面側に屈曲部内側に１００°未満の角部を非形成として
屈曲延出させておくことが重要である。
【００３８】前記セラミック基板２の他方主面に形成さ
れているパワーライン３ｂの一端をセラミック基板２の
一方主面側に屈曲延出させておくとパワーライン３ｂの
屈曲延出部と各出力ライン４ａ、４ｂ、４ｃ上にに搭載
されているスイッチング素子５のいずれもがセラミック
基板２の一方主面側に位置するとともに両者間の距離が
短いものとなり、その結果、パワーライン３ｂの屈曲延
出部と各出力ライン４ａ、４ｂ、４ｃ上にに搭載されて
いるスイッチング素子５とを超音波接続手段等の接続法
を用いてワイヤー等の金属細線からなる第２の接続手段
７を介して電気的に接続する際、その接続が確実、強固
で高信頼性のものになるとともに第２の接続手段７の長
さが短いものとなって第２の接続手段７の倒れに起因す
る接触短絡事故や短絡に伴うスイッチング素子の破壊等
を有効に防止することができる。
【００３９】前記セラミック基板２の他方主面に形成さ
れているパワーライン３ｂの屈曲延出部は銅やアルミニ
ウム等の金属材料に圧延加工法や打ち抜き加工法等を施
してパワーライン３ｂを形成する際に同時にパワーライ
ン３ｂの一端を曲げ加工法やプレス加工法を施すことに
よって屈曲部内側に１００°未満の角部を非形成として
屈曲形成されている。
【００４０】なお、前記パワーライン３ｂの屈曲延出部
は屈曲部内側に形成される角部の角度が１００°未満で
あると、パワーライン３ｂに２０Ａ以上の大きな電流が
流れた際、前記屈曲部内側に形成された角部の電流密度
が高くなって不要な抵抗発熱が起こり、セラミック回路
基板に搭載されるスイッチング素子５等に誤動作を招来
させたり、パワーライン３ｂが溶断したりしてしまう。
従って、前記パワーライン３ｂの屈曲延出部は屈曲部内
側に形成される角部の角度が１００°以上に特定され、
角度が１００°未満の角部は非形成としておく必要があ
る。
【００４１】かくして上述のインバータ制御モジュール
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
【００４２】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００４３】
【発明の効果】本発明のインバータ制御モジュールによ
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができ、これに
よって２本のパワーライン間に２０Ａ以上の直流電源を
供給するとともに各スイッチング素子のオン・オフを少
しずつずらせて出力ラインより３相モータ等に３相交流
電源を供給する際、スイッチング素子のオン・オフ時に
前記２本のパワーラインが有するインダクタンスに起因
して定格電圧より高いサージ電圧が発生することはな
く、その結果、スイッチング素子に過電圧がかかり、ス
イッチング素子が破壊するのを有効に防止してインバー
タ制御モジュールを安定、かつ信頼性よく作動させるこ
とが可能となる。
【００４４】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００４５】更に本発明のインバータ制御モジュールに
よれば、セラミック基板の他方主面に形成されたパワー
ラインの一端をセラミック基板の側面を介して一方主面
側に屈曲延出させており、かつ屈曲部内側は角度が１０
０°未満の角部を非形成としたことから、パワーライン
の屈曲延出部と各出力ライン上に搭載されたスイッチン
グ素子のいずれもがセラミック基板の一方主面側に位置
するとともに両者間の距離が短いものとなっている。そ
のためこのパワーラインの屈曲延出部と各出力ライン上
に搭載されたスイッチング素子とを超音波接続法等の接
続法を用いてワイヤー等の金属細線からなる第２の接続
手段を介して電気的に接続した場合、接続が強固で高信
頼性のものになるとともに第２の接続手段の長さが短い
ものとなって第２の接続手段の倒れに起因する接触短絡
事故や短絡に伴うスイッチング素子の破壊等を有効に防
止することができる。
【００４６】また同時に前記セラミック基板の他方主面
に形成されているパワーラインをその一端がセラミック
基板の側面を介して一方主面側に屈曲延出させており、
かつ屈曲部内側は角度が１００°未満の角部を非形成と
したことから、セラミック基板の他方主面に形成されて
いるパワーラインに２０Ａ以上の大きな電流が流れたと
してもパワーラインの屈曲部内側の電流密度が高くなる
ことはなく、その結果、パワーラインに抵抗発熱が発生
するのが有効に防止されて、セラミック回路基板に搭載
されるスイッチング素子等の誤動作を招来させたり、パ
ワーラインが溶断したりすることはない。
【図面の簡単な説明】
【図１】本発明のインバータ制御モジュールの一実施例
を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図
である。
【図３】図２に示すインバータ制御モジュールの要部拡
大図である。
【図４】従来のインバータ制御モジュールの平面図であ
る。
【図５】図４に示すインバータ制御モジュールの断面図
である。
【符号の説明】
１・・・・・・・・・セラミック回路基板 ２・・・・・・・・・セラミック基板 ３ａ、３ｂ・・・・・パワーライン ４ａ、４ｂ、４ｃ・・出力ライン ５・・・・・・・・・スイッチング素子 ６・・・・・・・・・第１の接続手段 ７・・・・・・・・・第２の接続手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】セラミック基板と、該セラミック基板の両
    主面に対向配置され、流れる電流の方向が逆である２本
    のパワーラインと、前記セラミック基板の一方主面に配
    置された３本の出力ラインと、前記セラミック基板の一
    方主面に形成されているパワーライン及び各出力ライン
    に搭載されている複数個のスイッチング素子と、前記パ
    ワーライン上のスイッチング素子を各出力ラインに接続
    する第１の接続手段及び各出力ライン上に搭載されてい
    るスイッチング素子をセラミック基板の他方主面に形成
    されているパワーラインに接続する第２の接続手段とか
    ら成り、前記セラミック基板の他方主面に形成されてい
    るパワーラインはその一端がセラミック基板の側面を介
    して一方主面側に屈曲延出しており、かつ屈曲部内側に
    は角度が１００°未満の角部が非形成であることを特徴
    とするインバータ制御モジュール。
JP2000363777A 2000-11-29 2000-11-29 インバータ制御モジュール Pending JP2002170922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000363777A JP2002170922A (ja) 2000-11-29 2000-11-29 インバータ制御モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000363777A JP2002170922A (ja) 2000-11-29 2000-11-29 インバータ制御モジュール

Publications (1)

Publication Number Publication Date
JP2002170922A true JP2002170922A (ja) 2002-06-14

Family

ID=18834835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000363777A Pending JP2002170922A (ja) 2000-11-29 2000-11-29 インバータ制御モジュール

Country Status (1)

Country Link
JP (1) JP2002170922A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038982A (ja) * 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール
CN105529309A (zh) * 2014-10-17 2016-04-27 三菱电机株式会社 半导体装置
CN105720046A (zh) * 2014-12-18 2016-06-29 三菱电机株式会社 半导体模块以及半导体装置
CN105849903A (zh) * 2013-12-24 2016-08-10 三菱电机株式会社 电力转换装置及电源模块
DE102021102924A1 (de) 2021-02-09 2022-08-11 Avl Software And Functions Gmbh Leistungsmodul mit reduzierter intrinsischer Induktivität

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038982A (ja) * 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール
CN105849903A (zh) * 2013-12-24 2016-08-10 三菱电机株式会社 电力转换装置及电源模块
CN105529309A (zh) * 2014-10-17 2016-04-27 三菱电机株式会社 半导体装置
JP2016082092A (ja) * 2014-10-17 2016-05-16 三菱電機株式会社 半導体装置
CN105529309B (zh) * 2014-10-17 2019-01-08 三菱电机株式会社 半导体装置
CN105720046A (zh) * 2014-12-18 2016-06-29 三菱电机株式会社 半导体模块以及半导体装置
DE102021102924A1 (de) 2021-02-09 2022-08-11 Avl Software And Functions Gmbh Leistungsmodul mit reduzierter intrinsischer Induktivität

Similar Documents

Publication Publication Date Title
US6730856B2 (en) Ceramic circuit board and method for manufacturing the same
JP3635020B2 (ja) インバータ制御モジュール
US6787706B2 (en) Ceramic circuit board
CN114710848A (zh) 基于蚀刻工艺的超薄加热板及其制备方法
JP2002170922A (ja) インバータ制御モジュール
JP3520540B2 (ja) 多層基板
JP3825309B2 (ja) インバータ制御モジュール
JP4344465B2 (ja) インバータ制御モジュール
JP3677449B2 (ja) インバータ制御モジュール
JP4475757B2 (ja) インバータ制御モジュール
JP4290860B2 (ja) インバータ制御モジュール
JP4475773B2 (ja) インバータ制御モジュール
JP3631675B2 (ja) インバータ制御モジュール
JP3635012B2 (ja) インバータ制御モジュール
JP3635053B2 (ja) インバータ制御モジュール
JP2002165465A (ja) インバータ制御モジュール
JP2002164501A (ja) インバータ制御モジュール
JP2002043509A (ja) インバータ制御モジュール
JP4721533B2 (ja) セラミック回路基板
JP4721534B2 (ja) セラミック回路基板
JP2002076213A (ja) 半導体素子モジュール
JP2000277872A (ja) 配線基板
JPH06177495A (ja) 窒化アルミプリント配線板
JP2001308475A (ja) セラミック回路基板
JP2002353374A (ja) セラミック回路基板