JP4344465B2 - インバータ制御モジュール - Google Patents
インバータ制御モジュール Download PDFInfo
- Publication number
- JP4344465B2 JP4344465B2 JP2000244677A JP2000244677A JP4344465B2 JP 4344465 B2 JP4344465 B2 JP 4344465B2 JP 2000244677 A JP2000244677 A JP 2000244677A JP 2000244677 A JP2000244677 A JP 2000244677A JP 4344465 B2 JP4344465 B2 JP 4344465B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- ceramic substrate
- switching element
- lines
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【発明の属する技術分野】
本発明は、3相モータ等を制御するためのインバータ制御モジュールに関するものである。
【0002】
【従来の技術】
従来、3相モータ等を制御するためのインバータ制御モジュールは、一般に、セラミック基板の一主面に直流電源が供給される2本のパワーライン及び3相交流電源を出力する3本の出力ラインを被着形成したセラミック回路基板と、前記一方のパワーラインと各出力ライン上に搭載されている複数のスイッチング素子と、前記一方のパワーライン上に搭載された各スイッチング素子と各出力ラインとを電気的接続する金属細線よりなる複数の第1接続手段と、各出力ライン上に搭載された各スイッチング素子と他方のパワーラインとを電気的接続する金属細線よりなる複数の第2接続手段とにより構成されている。
【0003】
かかるインバータ制御モジュールは、前記2本のパワーラインを外部電源に、出力ラインを3相モータ等に接続し、外部電源より2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ラインを介し3相モータ等に3相交流電源が供給されることとなる。
【0004】
なお、前記スイッチング素子としてはIGBT(Insulated Gate Bipolor Transistor)等が一般に用いられている。
【0005】
また前記インバータ制御モジュールに使用されるセラミック回路基板は、一般に酸化アルミニウム質焼結体から成るセラミック基板の表面にメタライズ金属層を所定パターンに被着させるとともに該メタライズ金属層にパワーラインや出力ラインとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されており、具体的には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板を形成し、最後に前記セラミック基板に被着されているメタライズ金属層上にパワーラインや出力ラインとなる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともにこれを還元雰囲気中、約900℃の温度に加熱してロウ材を溶融させ、該溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【0006】
しかしながら、この従来のインバータ制御モジュールにおいては、2本のパワーラインがインダクタンスを有しており、2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインを介して3相モータ等に3相交流電源を供給する際、前記パワーラインのインダクタンスによってスイッチング素子のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、前記サージ電圧によってスイッチング素子に過電圧がかかり、スイッチング素子を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【0007】
そこで2本のパワーラインを近接配置させるとともに各々のパワーラインに流れる電流の方向を逆とし、2本のパワーライン間に相互インダクタンスを発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを低減することが提案されている。
【0008】
しかしながら、2本のパワーラインを近接配置させた場合、パワーラインには20A以上という非常に大きな電流が流れ600V以上の電圧がかかることから、パワーライン間に放電が発生し、セラミック回路基板にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【0009】
また上記欠点を解消するためにインバータ制御モジュールを図3、図4に示すようにセラミック基板32と、該セラミック基板32の両主面に対向配置され、流れる電流の方向が逆である2本のパワーライン33a、33bと、前記セラミック基板32の一方主面に配置された3本の出力ライン34a、34b、34cと、前記セラミック基板32の一方主面に形成されているパワーライン33a及び各出力ライン34a、34b、34cに搭載されている複数個のスイッチング素子35と、前記パワーライン32a上のスイッチング素子35を各出力ライン34a、34b、34cに接続する複数の第1接続手段36と、前記セラミック基板32に設けた貫通孔38内を通過し、各出力ライン34a、34b、34c上に搭載されているスイッチング素子35をセラミック基板32の他方主面に形成されているパワーライン33bに接続する複数の第2接続手段37とで形成することが考えられる。
【0010】
かかるインバータ制御モジュールによれば、2本のパワーライン33a、33bを間にセラミック基板32を挟んで対向配置させるとともに各々のパワーライン33a、33bに流れる電流の方向を逆としたことから2本のパワーライン33a、33b間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって2本のパワーライン33a、33bが有するインダクタンスを大きく低減させることができ、これによって2本のパワーライン33a、33b間に20A以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせて出力ライン34a、34b、34cより3相モータ等に3相交流電源を供給する際、スイッチング素子35のオン・オフ時に前記2本のパワーライン33a、33bが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子35に過電圧がかかり、スイッチング素子35が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0011】
また同時に2本のパワーライン33a、33bはその間に絶縁性に優れたセラミック基板32が介在していることからパワーライン33a、33bに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン33a、33b間には放電が発生し、パワーライン33a、33b間にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0012】
【発明が解決しようとする課題】
しかしながら、上述のインバータ制御モジュールは、一般にセラミック基板32に設けた貫通孔38がパワーライン32a上のスイッチング素子35と各出力ライン34a、34b、34cとを結ぶ線上に形成されており、そのためパワーライン32a上のスイッチング素子35を各出力ライン34a、34b、34cに接続する第1接続手段36と、各出力ライン34a、34b、34c上に搭載されているスイッチング素子35をパワーライン33bに接続する第2接続手段37とが各出力ライン34a、34b、34cと貫通孔38との間で隣接の間隔を約0.6mmとして近接配置されてしまい、その結果、外部電源より2本のパワーライン33a、33b間に20A以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせながら繰り返し行なわせ出力ライン34a、34b、34cを介し3相モータ等に3相交流電源を供給する際、第1接続手段36や第2接続手段37に20A以上という非常に大きな電流が流れて第1接続手段36と第2接続手段37間に放電が発生し易いものとなり、第1接続手段36と第2接続手段37との間に放電が発生すると両接続手段36、37間に短絡が生じてインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【0013】
本発明は上記欠点に鑑み案出されたもので、その目的はサージ電圧印加によるスイッチング素子の破壊、2本のパワーライン間での放電とセラミック基板の割れ及びセラミック基板の一方主面に形成されているパワーライン上のスイッチング素子を各出力ラインに接続する第1接続手段と、各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第2接続手段との間での放電等を有効に防止し、直流電源を3相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【0014】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である2本のパワーラインと、前記セラミック基板の一方主面に配置された3本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する複数の第1接続手段と、セラミック基板に設けた貫通孔内を通過し、各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する複数の第2接続手段とから成り、前記第1接続手段と第2接続手段間の距離が1mm以上であることを特徴とするものである。
【0015】
本発明のインバータ制御モジュールによれば、2本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから2本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより3相モータ等に3相交流電源を供給する際、スイッチング素子のオン・オフ時に前記2本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0016】
また同時に2本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0017】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第2接続手段を通過させたことから、スイッチング素子とパワーラインとを接続する第2接続手段がセラミック基板の外周より外側に大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【0018】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面に形成されているパワーライン上のスイッチング素子を各出力ラインに接続する第1接続手段と、セラミック基板に設けた貫通孔内を通過し、各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第2接続手段との間隔を1mm以上としたことから外部電源より2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせながら繰り返し行なわせ出力ラインを介して3相モータ等に3相交流電源を供給する際、第1接続手段や第2接続手段に20A以上という非常に大きな電流が流れたとしても第1接続手段と第2接続手段との間には放電が生じることはなく、その結果、インバータ制御モジュールの作動信頼性を極めて高いものとなすことができる。
【0019】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図1および図2は、本発明のインバータ制御モジュールの一実施例を示し、セラミック基板2の両主面に2本のパワーライン3a、3bを対向配置させるとともに一方主面に3本の出力ライン4a、4b、4cを配置したセラミック回路基板1とスイッチング素子5とから構成されており、セラミック基板2の一方主面に形成されているパワーライン3a及び各出力ライン4a、4b、4c上にスイッチング素子5を搭載し、パワーライン3a上のスイッチング素子5を各出力ライン4a、4b、4cに第1の接続手段6を介して接続するとともに各出力ライン4a、4b、4c上に搭載されているスイッチング素子5をセラミック基板2の他方主面に形成されているパワーライン3bに第2の接続手段7を介して接続することによって形成されている。
【0020】
前記セラミック回路基板1のセラミック基板2はパワーライン3a、3b及び出力ライン4a、4b、4c及びパワーライン3a、出力ライン4a、4b、4c上に搭載されるスイッチング素子5を支持する支持部材として作用し、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【0021】
前記セラミック基板2は、例えば、窒化珪素質焼結体から成る場合、窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中、1600乃至2000℃の高温で焼成することによって製作される。
【0022】
また前記セラミック基板2は、その一方主面に1本のパワーライン3aと3本の出力ライン4a、4b、4cが、他方主面に1本のパワーライン3bが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【0023】
前記パワーライン3aは外部電源から供給される直流電源をスイッチング素子5に供給する作用をなし、また出力ライン4a、4b、4cはスイッチング素子5のオン・オフにより変換された3相交流電源を外部の3相モータ等に供給する作用をなす。
【0024】
前記2本のパワーライン3a、3b及び3本の出力ライン4a、4b、4cは銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが500μmで、所定パターン形状に製作される。
【0025】
更に前記2本のパワーライン3a、3b及び3本の出力ライン4a、4b、4cのセラミック基板2への接着は、例えば、銀ロウ材(銀:72重量%、銅:28重量%)やアルミニウムロウ材(アルミニウム:88重量%、シリコン:12重量%)等にチタンやタングステン、ハフニウム及び/またはその水素化物の少なくとも1種を2乃至5重量%添加した活性ロウ材を使用することによって行なわれ,具体的にはセラミック基板2の表面に間に活性金属ロウ材を挟んでパワーライン3a、3b及び出力ライン4a、4b、4cを載置させ、次にこれを真空中もしくは中性、還元雰囲気中、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板2の表面とパワーライン3a、3b及び出力ライン4a、4b、4cの下面とを接合させることによって行われる。
【0026】
なお、前記セラミック回路基板1はセラミック基板2を窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が60W/m・K以上のセラミック絶縁体で形成しておくとスイッチング素子5が作動時に多量の熱を発生した際、その熱をセラミック基板2が効率良く吸収するとともに大気中に良好に放出してスイッチング素子5を常に適温となし、スイッチング素子5を常に安定、かつ正常に作動させることが可能となる。従って、前記セラミック基板2は窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が60W/m・K以上のセラミック絶縁体で形成しておくことが好ましい。
【0027】
また前記パワーライン3a、3b及び出力ライン4a、4b、4cはこれを無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板2への活性金属ロウ材を介しての接合が強固となる。従って、前記パワーライン3a、3b及び出力ライン4a、4b、4cはこれを無酸素銅で形成しておくことが好ましい。
【0028】
更に前記パワーライン3a、3b及び出力ライン4a、4b、4cはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン3a、3b及び出力ライン4a、4b、4cの酸化腐蝕を有効に防止しつつパワーライン3a、3b及び出力ライン4a、4b、4cにスイッチング素子5や外部電源、外部の3相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、前記前記パワーライン3a、3b及び出力ライン4a、4b、4cはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【0029】
前記セラミック回路基板1はまたセラミック基板2の一方主面に配置されたパワーライン3a及び各出力ライン4a、4b、4c上に複数のスイッチング素子5が搭載されており、かつパワーライン3a上に搭載されたスイッチング素子5はワイヤ等からなる第1接続手段6を介して各出力ライン4a、4b、4cに、また出力ライン4a、4b、4c上に搭載されたスイッチング素子5はセラミック基板2に設けた貫通孔8内を通過するワイヤ等からなる第2接続手段7を介してセラミック基板2の他方主面に配置されたパワーライン3bに電気的に接続されている。
【0030】
前記スイッチング素子5はIGBT(Insulated Gate Bipolor Transistor)等の素子が用いられており、電流のオン、オフを制御し、各スイッチング素子5のオン・オフを少しずつずらせることによってパワーライン3a、3bより供給された直流電源を3相の交流電源に変換し出力ライン4a、4b、4cに供給する作用をなす。
【0031】
また前記第1接続手段6及び第2接続手段7は、アルミニウムやアルミニウム−珪素合金からなる、例えば直径が300μmの金属細線(ワイヤ)からなり、従来周知のワイヤーボンディング法等の接合技術を用いることによって、パワーライン3a上に搭載されたスイッチング素子5と各出力ライン4a、4b、4cに、また出力ライン4a、4b、4c上に搭載されたスイッチング素子5とセラミック基板2の他方主面に配置されたパワーライン3bに接続される。
【0032】
本発明のインバータ制御モジュールにおいては、2本のパワーライン3a、3bを間にセラミック基板2を挟んで対向配置させるとともにパワーライン3a、3bに流れる電流の方向を逆としておくことが重要である。
【0033】
前記2本のパワーライン3a、3bを間にセラミック基板2を挟んで対向配置させるとともにパワーライン3a、3bに流れる電流の方向を逆としておくと2本のパワーライン3a、3b間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって2本のパワーライン3a、3bの各々が有するインダクタンスを大きく低減させ、その結果、2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせて出力ライン4a、4b、4cより3相モータ等に3相交流電源を供給する際、スイッチング素子5のオン・オフ時に前記2本のパワーライン3a、3bが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子5に過電圧がかかり、スイッチング素子5が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0034】
また同時に2本のパワーライン3a、3bはその間に絶縁性に優れたセラミック基板2が介在していることからパワーライン3a、3bに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン3a、3b間に放電が発生し、セラミック回路基板1にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0035】
なお、前記セラミック基板2はその厚みが2mmを超えると2本のパワーライン3a、3b間に相互インダクタンスを効率良く発生させるのが困難となり、また0.2mm未満となるとセラミック基板2の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、前記セラミック基板2はその厚みを0.2mm乃至2mmの範囲としておくことが好ましい。
【0036】
また前記セラミック基板2はその絶縁耐圧が10kV/mm未満となるとセラミック基板2の厚みが、例えば、0.2mmの薄いものとなったときにパワーライン3a、3b間に放電が生じ、セラミック回路基板1にショートが発生してしまう危険性がある。従って、前記セラミック基板2はその耐電圧を10kV/mm以上としておくことが好ましい。
【0037】
更に前記出力ライン4a、4b、4c上に搭載されたスイッチング素子5とセラミック基板2の他方主面に配置されたパワーライン3bとを電気的に接続するワイヤ等からなる第2接続手段7はセラミック基板2に設けた貫通孔8内を通過してセラミック基板2の一方主面から他方主面に導出するためスイッチング素子5とパワーライン3bとを接続する第2接続手段7がセラミック基板2の外周より外側に大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【0038】
なお、前記貫通孔8は、例えば、セラミック基板2の一方主面に配置されたパワーライン3aと出力ライン4a、4b、4cとの間で出力ライン4a、4b、4cに近接した位置に形成され、その直径は3mm以上で、前述のセラミック基板2となるセラミックグリーンシートに予め打ち抜き加工法により所定の大きさの孔をあけておくことによって形成される。
【0039】
また更に本発明のインバータ制御モジュールにおいては、セラミック基板2の一方主面に形成されているパワーライン3a上のスイッチング素子5を各出力ライン4a、4b、4cに接続する第1接続手段6と、セラミック基板2に設けた貫通孔8内を通過し、各出力ライン4a、4b、4c上に搭載されているスイッチング素子5をセラミック基板2の他方主面に形成されているパワーライン3bに接続する第2接続手段7との隣接間隔を1mm以上としておくことが重要である。
【0040】
前記セラミック基板2の一方主面に形成されているパワーライン3a上のスイッチング素子5を各出力ライン4a、4b、4cに接続する第1接続手段6と、セラミック基板2に設けた貫通孔8内を通過し、各出力ライン4a、4b、4c上に搭載されているスイッチング素子5をセラミック基板2の他方主面に形成されているパワーライン3bに接続する第2接続手段7との隣接間隔を1mm以上としておくと外部電源より2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせながら繰り返し行なわせ出力ライン4a、4b、4cを介して3相モータ等に3相交流電源を供給する際、第1接続手段6や第2接続手段7に20A以上という非常に大きな電流が流れたとしても第1接続手段6と第2接続手段7との間に放電が生じることはなく、その結果、インバータ制御モジュールの作動信頼性を極めて高いものとなすことができる。
【0041】
前記第1接続手段6と第2接続手段7との間の隣接距離を1mm以上とするにはセラミック基板2に形成される貫通孔8の位置をパワーライン3a上のスイッチング素子5と各出力ライン4a、4b、4cとを結ぶ線上から外れた場所としたり、各出力ライン4a、4b、4cの前記貫通孔8に対し遠ざかる場所に導出部を設けておき、この導出部に第1接続手段6を接続するようにすることによって行なわれる。
【0042】
また前記第1接続手段6と第2接続手段7との間の距離は1mm未満になると第1接続手段6や第2接続手段7に20A以上という非常に大きな電流が流れた際に第1接続手段6と第2接続手段7との間に放電が発生し、両接続手段6、7間に短絡が生じてインバータ制御モジュールの作動信頼性を損なつてしまう。従って、前記第1接続手段6と第2接続手段7との間の距離は1mm以上に特定される。
【0043】
かくして上述のインバータ制御モジュールによれば、2本のパワーライン3a、3bを外部電源に、出力ライン4a、4b、4cを3相モータ等に接続し、外部電源より2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン4a、4b、4cから3相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【0044】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0045】
【発明の効果】
本発明のインバータ制御モジュールによれば、2本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから2本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより3相モータ等に3相交流電源を供給する際、スイッチング素子のオン・オフ時に前記2本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0046】
また同時に2本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0047】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第2の接続手段を通過させたことからスイッチング素子とパワーラインとを接続する第2の接続手段がセラミック基板の外周より外側に大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【0048】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面に形成されているパワーライン上のスイッチング素子を各出力ラインに接続する第1接続手段と、セラミック基板に設けた貫通孔内を通過し、各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第2接続手段との隣接間隔を1mm以上としたことから外部電源より2本のパワーライン間に20A以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせながら繰り返し行なわせ出力ラインを介して3相モータ等に3相交流電源を供給する際、第1接続手段や第2接続手段に20A以上という非常に大きな電流が流れたとしても第1接続手段と第2接続手段との間には放電が生じることはなく、その結果、インバータ制御モジュールの作動信頼性を極めて高いものとなすことができる。
【図面の簡単な説明】
【図1】本発明のインバータ制御モジュールの一実施例を示す平面図である。
【図2】図1に示すインバータ制御モジュールの断面図である。
【図3】従来のインバータ制御モジュールを示す平面図である。
【図4】図3に示すインバータ制御モジュールの断面図である。
【符号の説明】
2・・・・・・・・・セラミック基板
3a、3b・・・・・パワーライン
4a、4b、4c・・出力ライン
5・・・・・・・・・スイッチング素子
6・・・・・・・・・第1接続手段
7・・・・・・・・・第2接続手段
8・・・・・・・・・貫通孔
Claims (1)
- セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である2本のパワーラインと、前記セラミック基板の一方主面に配置された3本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する複数の第1接続手段と、セラミック基板に設けた貫通孔内を通過し、各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する複数の第2接続手段とから成り、前記第1接続手段と第2接続手段間の距離が1mm以上であることを特徴とするインバータ制御モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000244677A JP4344465B2 (ja) | 2000-08-11 | 2000-08-11 | インバータ制御モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000244677A JP4344465B2 (ja) | 2000-08-11 | 2000-08-11 | インバータ制御モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002057281A JP2002057281A (ja) | 2002-02-22 |
JP4344465B2 true JP4344465B2 (ja) | 2009-10-14 |
Family
ID=18735332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000244677A Expired - Fee Related JP4344465B2 (ja) | 2000-08-11 | 2000-08-11 | インバータ制御モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4344465B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002058259A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | インバータ制御モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231669A (ja) * | 1994-02-14 | 1995-08-29 | Amada Co Ltd | 高周波インバータ装置 |
JPH0855956A (ja) * | 1994-08-10 | 1996-02-27 | Fuji Electric Co Ltd | 駆動回路装置モジュール |
JP2000102253A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 電力変換装置 |
JP3635012B2 (ja) * | 2000-07-26 | 2005-03-30 | 京セラ株式会社 | インバータ制御モジュール |
JP4290860B2 (ja) * | 2000-07-26 | 2009-07-08 | 京セラ株式会社 | インバータ制御モジュール |
-
2000
- 2000-08-11 JP JP2000244677A patent/JP4344465B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002058259A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | インバータ制御モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2002057281A (ja) | 2002-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3635020B2 (ja) | インバータ制御モジュール | |
US6787706B2 (en) | Ceramic circuit board | |
JP4344465B2 (ja) | インバータ制御モジュール | |
JP3825309B2 (ja) | インバータ制御モジュール | |
JP4290860B2 (ja) | インバータ制御モジュール | |
JP4475757B2 (ja) | インバータ制御モジュール | |
JP3677449B2 (ja) | インバータ制御モジュール | |
JP3635012B2 (ja) | インバータ制御モジュール | |
JP3635027B2 (ja) | インバータ制御モジュール | |
JP2002170922A (ja) | インバータ制御モジュール | |
JP4475773B2 (ja) | インバータ制御モジュール | |
JP3631675B2 (ja) | インバータ制御モジュール | |
JP3635053B2 (ja) | インバータ制御モジュール | |
JP3840132B2 (ja) | ペルチェ素子搭載用配線基板 | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP2002043509A (ja) | インバータ制御モジュール | |
JP2001068808A (ja) | セラミック回路基板 | |
JP2002164501A (ja) | インバータ制御モジュール | |
JP4721533B2 (ja) | セラミック回路基板 | |
JP4721929B2 (ja) | 多層回路基板および電子部品モジュール | |
JP4721534B2 (ja) | セラミック回路基板 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2000277872A (ja) | 配線基板 | |
JP2001210948A (ja) | セラミック回路基板 | |
JP2002076213A (ja) | 半導体素子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |