JP4475757B2 - インバータ制御モジュール - Google Patents
インバータ制御モジュール Download PDFInfo
- Publication number
- JP4475757B2 JP4475757B2 JP2000219223A JP2000219223A JP4475757B2 JP 4475757 B2 JP4475757 B2 JP 4475757B2 JP 2000219223 A JP2000219223 A JP 2000219223A JP 2000219223 A JP2000219223 A JP 2000219223A JP 4475757 B2 JP4475757 B2 JP 4475757B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- control module
- switching element
- main surface
- inverter control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】
本発明は、３相モータ等を制御するためのインバータ制御モジュールに関するものである。
【０００２】
【従来の技術】
従来、３相モータ等を制御するためのインバータ制御モジュールは、一般に図５、図６に示すようにセラミック基板３２の一主面に直流源が供給される２本のパワーライン３３ａ、３３ｂ及び３相交流源を出力する３本の出力ライン３４ａ、３４ｂ、３４ｃを被着形成したセラミック回路基板３１と、前記一方のパワーライン３３ａと各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載されている複数のスイッチング素子３５と、前記一方のパワーライン３３ａ上に搭載された各スイッチング素子３５と各出力ライン３４ａ、３４ｂ、３４ｃとを電気的接続する金属細線よりなる第１の接続手段３６と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載された各スイッチング素子３５と他方のパワーライン３３ｂとを電気的接続する金属細線よりなる第２の接続手段３７とにより構成されている。
【０００３】
かかるインバータ制御モジュールは、前記２本のパワーライン３３ａ、３３ｂを外部電源に、出力ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子３５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン３４ａ、３４b、３４ｃを介し３相モータ等に３相交流電源が供給されることとなる。
【０００４】
なお、前記スイッチング素子３５としてはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられている。
【０００５】
また前記インバータ制御モジュールに使用されるセラミック回路基板３１は、一般に酸化アルミニウム質焼結体から成るセラミック基板３２の表面にメタライズ金属層を所定パターンに被着させるとともに該メタライズ金属層にパワーライン３３ａ、３３ｂや出力ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されており、具体的には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約１６００℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板３２を形成し、最後に前記セラミック基板３２に被着されているメタライズ金属層上にパワーライン３３ａ、３３ｂや出力ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともにこれを還元雰囲気中、約９００℃の温度に加熱してロウ材を溶融させ、該溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来のインバータ制御モジュールにおいては、２本のパワーライン３３ａ、３３ｂがインダクタンスを有しており、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子３５のオン・オフを少しずつずらせて出力ライン３４ａ、３４b、３４ｃを介して３相モータ等に３相交流電源を供給する際、前記パワーライン３３ａ、３３ｂのインダクタンスによってスイッチング素子３５のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、前記サージ電圧によってスイッチング素子３５に過電圧がかかり、スイッチング素子３５を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【０００７】
そこで上記欠点を解消するために２本のパワーライン３３ａ、３３ｂを近接配置させるとともに各々のパワーライン３３ａ、３３ｂに流れる電流の方向を逆とし、２本のパワーライン３３ａ、３３ｂ間に相互インダクタンスを発生させるとともに該相互インダクタンスによって２本のパワーライン３３ａ、３３ｂが有するインダクタンスを低減することが考えられる。
【０００８】
しかしながら、２本のパワーライン３３ａ、３３ｂを近接配置させた場合、パワーライン３３ａ、３３ｂには２０Ａ以上という非常に大きな電流が流れ６００Ｖ以上の電圧がかかることから、パワーライン３３ａ、３３ｂ間に放電が発生し、セラミック回路基板３１にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的はサージ電圧印加によるスイッチング素子の破壊及び２本のパワーライン間での放電を有効に防止し、直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する第１の接続手段及び各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第２の接続手段とから成ることを特徴とするものである。
【００１１】
また本発明のインバータ制御モジュールは、前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板に設けた貫通孔内を通過していることを特徴とするものである。
【００１２】
更に本発明のインバータ制御モジュールは、前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段が前記セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を具備していることを特徴とするものである。
【００１３】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから２本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際、スイッチング素子のオン・オフ時に前記２本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００１４】
また同時に２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００１５】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段を通過させるようにしておくとスイッチング素子とパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【００１６】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を形成し、該貫通導体部の一方端に各出力ラインに搭載されているスイッチング素子を、他方端にパワーラインを接続すれば、各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部の一方端と各出力ラインに搭載されているスイッチング素子とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。
【００１７】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１および図２は、本発明のインバータ制御モジュールの一実施例を示し、セラミック基板２の両主面に２本のパワーライン３ａ、３ｂを対向配置させるとともに一方主面に３本の出力ライン４ａ、４ｂ、４ｃを配置したセラミック回路基板１とスイッチング素子５とから構成されており、セラミック基板２の一方主面に形成されているパワーライン３ａ及び各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５を搭載し、パワーライン３ａ上のスイッチング素子５を各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上に搭載されているスイッチング素子５をセラミック基板２の他方主面に形成されているパワーライン３ｂに第２の接続手段７を介して接続することによって形成されている。
【００１８】
前記セラミック回路基板１のセラミック基板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４ｂ、４ｃ上に搭載されるスイッチング素子５を支持する支持部材として作用し、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【００１９】
前記セラミック基板２は、例えば、窒化珪素質焼結体から成る場合、窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃の高温で焼成することによって製作される。
【００２０】
また前記セラミック基板２は、その一方主面に１本のパワーライン３ａと３本の出力ライン４ａ、４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【００２１】
前記パワーライン３ａは外部電源から供給される直流電源をスイッチング素子５に供給する作用をなし、また出力ライン４ａ、４ｂ、４ｃはスイッチング素子５のオン・オフにより変換された３相交流電源を外部の３相モータ等に供給する作用をなす。
【００２２】
前記２本のパワーライン３ａ、３ｂ及び３本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが５００μｍで、所定パターン形状に製作される。
【００２３】
更に前記２本のパワーライン３ａ、３ｂ及び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板２への接着は、例えば、銀ロウ材（銀：７２重量％、銅：２８重量％）やアルミニウムロウ材（アルミニウム：８８重量％、シリコン：１２重量％）等にチタンやタングステン、ハフニウム及び／またはその水素化物の少なくとも１種を２乃至５重量％添加した活性ロウ材を使用することによって行なわれ，具体的にはセラミック基板２の表面に間に活性金属ロウ材を挟んでパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置させ、次にこれを真空中もしくは中性、還元雰囲気中、所定温度（銀ロウ材の場合は約９００℃、アルミニウムロウ材の場合は約６００℃）で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板２の表面とパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの下面とを接合させることによって行われる。
【００２４】
なお、前記セラミック回路基板１はセラミック基板２を窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくとスイッチング素子５が作動時に多量の熱を発生した際、その熱をセラミック基板２が効率良く吸収するとともに大気中に良好に放出してスイッチング素子５を常に適温となし、スイッチング素子５を常に安定、かつ正常に作動させることが可能となる。従って、前記セラミック基板２は窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくことが好ましい。
【００２５】
また前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板２への活性金属ロウ材を介しての接合が強固となる。従って、前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成しておくことが好ましい。
【００２６】
更に前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部電源、外部の３相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、前記前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【００２７】
前記セラミック回路基板１はまたセラミック基板２の一方主面に配置されたパワーライン３ａ及び各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング素子５が搭載されており、かつパワーライン３ａ上に搭載されたスイッチング素子５はワイヤ等からなる第１の接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング素子５はワイヤ等からなる第２の接続手段７を介してセラミック基板２の他方主面に配置されたパワーライン３ｂに電気的に接続されている。
【００２８】
前記スイッチング素子５はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）等の素子が用いられており、電流のオン、オフを制御し、各スイッチング素子５のオン・オフを少しずつずらせることによってパワーライン３ａ、３ｂより供給された直流電源を３相の交流電源に変換し出力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００２９】
また前記第１の接続手段６及び第２の接続手段７は、アルミニウムやアルミニウム−珪素合金からなる、例えば直径が３００μｍの金属細線（ワイヤ）からなり、従来周知のワイヤーボンディング法等の接合技術を用いることによって、パワーライン３ａ上に搭載されたスイッチング素子５と各出力ライン４ａ、４ｂ、４ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング素子５とセラミック基板２の他方主面に配置されたパワーライン３ｂに接続される。
【００３０】
本発明のインバータ制御モジュールにおいては、２本のパワーライン３ａ、３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ、３ｂに流れる電流の方向を逆としておくことが重要である。
【００３１】
前記２本のパワーライン３ａ、３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ、３ｂに流れる電流の方向を逆としておくと２本のパワーライン３ａ、３ｂ間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって２本のパワーライン３ａ、３ｂの各々が有するインダクタンスを大きく低減させ、その結果、２本のパワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モータ等に３相交流電源を供給する際、スイッチング素子５のオン・オフ時に前記２本のパワーライン３ａ、３ｂが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子５に過電圧がかかり、スイッチング素子５が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００３２】
また同時に２本のパワーライン３ａ、３ｂはその間に絶縁性に優れたセラミック基板２が介在していることからパワーライン３ａ、３ｂに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン３ａ、３ｂ間に放電が発生し、セラミック回路基板１にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００３３】
なお、前記セラミック基板２はその厚みが２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相互インダクタンスを効率良く発生させるのが困難となり、また０．２ｍｍ未満となるとセラミック基板２の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、前記セラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範囲としておくことが好ましい。
【００３４】
また前記セラミック基板２はその絶縁耐圧が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚みが、例えば、０．２ｍｍの薄いものとなったときにパワーライン３ａ、３ｂ間に放電が生じ、セラミック回路基板１にショートが発生してしまう危険性がある。従って、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍｍ以上としておくことが好ましい。
【００３５】
更に図３に示すように、セラミック基板２に貫通孔８を設け、該貫通孔８内にセラミック基板２の一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続する第２の接続手段７を通過させるようにしておくとスイッチング素子５とパワーライン３ｂとを接続する第２の接続手段７がセラミック基板２の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。従って、インバータ制御モジュールを小型となすにはセラミック基板２に貫通孔８を設け、貫通孔８内に第２の接続手段７を通過させてセラミック基板２の一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続するようにすればよい。
【００３６】
前記貫通孔８は、例えば、セラミック基板２の一方主面に配置されたパワーライン３ａと出力ライン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに近接した位置に形成され、その直径は３ｍｍ以上で、前述のセラミック基板２となるセラミックグリーンシートに予め打ち抜き加工法により所定の大きさの孔をあけておくことによって形成される。
【００３７】
また更に図４に示すように、セラミック基板２の一方主面から他方主面にかけて導出する貫通導体部９を形成し、該貫通導体部９の一方端に各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５を、他方端にパワーライン３ｂを接続すれば、各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続する第２の接続手段７がセラミック基板２の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部９の一方端と各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。従って、インバータ制御モジュールを小型のものとし、かつ短絡事故が無く高信頼性のものとするにはセラミック基板２の一方主面から他方主面にかけて導出する貫通導体部９を形成し、該貫通導体部９の一方端に各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５を、他方端にパワーライン３ｂを接続するようにすればよい。
【００３８】
前記貫通導体部９はセラミック基板２の一方主面に配置されたパワーライン３ａと出力ライン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに近接した位置に直径０．３乃至１ｍｍの大きさの貫通孔を単数または複数個形成し、この貫通孔内にタングステンやモリブデン等の高融点金属粉末を充填することによって形成される。
【００３９】
前記貫通導体部９の具体的な形成方法は、まずセラミック基板２となるセラミックグリーンシートの所定位置に打ち抜き加工法によって直径０．３乃至１ｍｍの大きさの貫通孔を単数または複数個形成し、次に前記貫通孔内にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって印刷充填し、最後にこれをセラミックグリーンシートとともに所定温度で焼成することによって行なわれる。
【００４０】
かくして上述のインバータ制御モジュールによれば、２本のパワーライン３ａ、３ｂを外部電源に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン４ａ、４b、４ｃから３相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【００４１】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４２】
【発明の効果】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから２本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際、スイッチング素子のオン・オフ時に前記２本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００４３】
また同時に２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００４４】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段を通過させるようにしておくとスイッチング素子とパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【００４５】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を形成し、該貫通導体部の一方端に各出力ラインに搭載されているスイッチング素子を、他方端にパワーラインを接続すれば、各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部の一方端と各出力ラインに搭載されているスイッチング素子とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。
【図面の簡単な説明】
【図１】本発明のインバータ制御モジュールの一実施例を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図である。
【図３】本発明のインバータ制御モジュールの他の実施例を示す断面図である。
【図４】本発明のインバータ制御モジュールの他の実施例を示す断面図である。
【図５】従来のインバータ制御モジュールの平面図である。
【図６】図５に示すインバータ制御モジュールの断面図である。
【符号の説明】
１・・・・・・・・・セラミック回路基板
２・・・・・・・・・セラミック基板
３ａ、３ｂ・・・・・パワーライン
４ａ、４ｂ、４ｃ・・出力ライン
５・・・・・・・・・スイッチング素子
６・・・・・・・・・第１の接続手段
７・・・・・・・・・第２の接続手段
８・・・・・・・・・貫通孔
９・・・・・・・・・貫通導体部
【発明の属する技術分野】
本発明は、３相モータ等を制御するためのインバータ制御モジュールに関するものである。
【０００２】
【従来の技術】
従来、３相モータ等を制御するためのインバータ制御モジュールは、一般に図５、図６に示すようにセラミック基板３２の一主面に直流源が供給される２本のパワーライン３３ａ、３３ｂ及び３相交流源を出力する３本の出力ライン３４ａ、３４ｂ、３４ｃを被着形成したセラミック回路基板３１と、前記一方のパワーライン３３ａと各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載されている複数のスイッチング素子３５と、前記一方のパワーライン３３ａ上に搭載された各スイッチング素子３５と各出力ライン３４ａ、３４ｂ、３４ｃとを電気的接続する金属細線よりなる第１の接続手段３６と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載された各スイッチング素子３５と他方のパワーライン３３ｂとを電気的接続する金属細線よりなる第２の接続手段３７とにより構成されている。
【０００３】
かかるインバータ制御モジュールは、前記２本のパワーライン３３ａ、３３ｂを外部電源に、出力ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子３５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン３４ａ、３４b、３４ｃを介し３相モータ等に３相交流電源が供給されることとなる。
【０００４】
なお、前記スイッチング素子３５としてはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられている。
【０００５】
また前記インバータ制御モジュールに使用されるセラミック回路基板３１は、一般に酸化アルミニウム質焼結体から成るセラミック基板３２の表面にメタライズ金属層を所定パターンに被着させるとともに該メタライズ金属層にパワーライン３３ａ、３３ｂや出力ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されており、具体的には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約１６００℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板３２を形成し、最後に前記セラミック基板３２に被着されているメタライズ金属層上にパワーライン３３ａ、３３ｂや出力ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともにこれを還元雰囲気中、約９００℃の温度に加熱してロウ材を溶融させ、該溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来のインバータ制御モジュールにおいては、２本のパワーライン３３ａ、３３ｂがインダクタンスを有しており、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子３５のオン・オフを少しずつずらせて出力ライン３４ａ、３４b、３４ｃを介して３相モータ等に３相交流電源を供給する際、前記パワーライン３３ａ、３３ｂのインダクタンスによってスイッチング素子３５のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、前記サージ電圧によってスイッチング素子３５に過電圧がかかり、スイッチング素子３５を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【０００７】
そこで上記欠点を解消するために２本のパワーライン３３ａ、３３ｂを近接配置させるとともに各々のパワーライン３３ａ、３３ｂに流れる電流の方向を逆とし、２本のパワーライン３３ａ、３３ｂ間に相互インダクタンスを発生させるとともに該相互インダクタンスによって２本のパワーライン３３ａ、３３ｂが有するインダクタンスを低減することが考えられる。
【０００８】
しかしながら、２本のパワーライン３３ａ、３３ｂを近接配置させた場合、パワーライン３３ａ、３３ｂには２０Ａ以上という非常に大きな電流が流れ６００Ｖ以上の電圧がかかることから、パワーライン３３ａ、３３ｂ間に放電が発生し、セラミック回路基板３１にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的はサージ電圧印加によるスイッチング素子の破壊及び２本のパワーライン間での放電を有効に防止し、直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する第１の接続手段及び各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第２の接続手段とから成ることを特徴とするものである。
【００１１】
また本発明のインバータ制御モジュールは、前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板に設けた貫通孔内を通過していることを特徴とするものである。
【００１２】
更に本発明のインバータ制御モジュールは、前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段が前記セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を具備していることを特徴とするものである。
【００１３】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから２本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際、スイッチング素子のオン・オフ時に前記２本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００１４】
また同時に２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００１５】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段を通過させるようにしておくとスイッチング素子とパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【００１６】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を形成し、該貫通導体部の一方端に各出力ラインに搭載されているスイッチング素子を、他方端にパワーラインを接続すれば、各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部の一方端と各出力ラインに搭載されているスイッチング素子とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。
【００１７】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１および図２は、本発明のインバータ制御モジュールの一実施例を示し、セラミック基板２の両主面に２本のパワーライン３ａ、３ｂを対向配置させるとともに一方主面に３本の出力ライン４ａ、４ｂ、４ｃを配置したセラミック回路基板１とスイッチング素子５とから構成されており、セラミック基板２の一方主面に形成されているパワーライン３ａ及び各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５を搭載し、パワーライン３ａ上のスイッチング素子５を各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上に搭載されているスイッチング素子５をセラミック基板２の他方主面に形成されているパワーライン３ｂに第２の接続手段７を介して接続することによって形成されている。
【００１８】
前記セラミック回路基板１のセラミック基板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４ｂ、４ｃ上に搭載されるスイッチング素子５を支持する支持部材として作用し、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【００１９】
前記セラミック基板２は、例えば、窒化珪素質焼結体から成る場合、窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃の高温で焼成することによって製作される。
【００２０】
また前記セラミック基板２は、その一方主面に１本のパワーライン３ａと３本の出力ライン４ａ、４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【００２１】
前記パワーライン３ａは外部電源から供給される直流電源をスイッチング素子５に供給する作用をなし、また出力ライン４ａ、４ｂ、４ｃはスイッチング素子５のオン・オフにより変換された３相交流電源を外部の３相モータ等に供給する作用をなす。
【００２２】
前記２本のパワーライン３ａ、３ｂ及び３本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが５００μｍで、所定パターン形状に製作される。
【００２３】
更に前記２本のパワーライン３ａ、３ｂ及び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板２への接着は、例えば、銀ロウ材（銀：７２重量％、銅：２８重量％）やアルミニウムロウ材（アルミニウム：８８重量％、シリコン：１２重量％）等にチタンやタングステン、ハフニウム及び／またはその水素化物の少なくとも１種を２乃至５重量％添加した活性ロウ材を使用することによって行なわれ，具体的にはセラミック基板２の表面に間に活性金属ロウ材を挟んでパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置させ、次にこれを真空中もしくは中性、還元雰囲気中、所定温度（銀ロウ材の場合は約９００℃、アルミニウムロウ材の場合は約６００℃）で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板２の表面とパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの下面とを接合させることによって行われる。
【００２４】
なお、前記セラミック回路基板１はセラミック基板２を窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくとスイッチング素子５が作動時に多量の熱を発生した際、その熱をセラミック基板２が効率良く吸収するとともに大気中に良好に放出してスイッチング素子５を常に適温となし、スイッチング素子５を常に安定、かつ正常に作動させることが可能となる。従って、前記セラミック基板２は窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくことが好ましい。
【００２５】
また前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板２への活性金属ロウ材を介しての接合が強固となる。従って、前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成しておくことが好ましい。
【００２６】
更に前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部電源、外部の３相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、前記前記パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【００２７】
前記セラミック回路基板１はまたセラミック基板２の一方主面に配置されたパワーライン３ａ及び各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング素子５が搭載されており、かつパワーライン３ａ上に搭載されたスイッチング素子５はワイヤ等からなる第１の接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング素子５はワイヤ等からなる第２の接続手段７を介してセラミック基板２の他方主面に配置されたパワーライン３ｂに電気的に接続されている。
【００２８】
前記スイッチング素子５はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）等の素子が用いられており、電流のオン、オフを制御し、各スイッチング素子５のオン・オフを少しずつずらせることによってパワーライン３ａ、３ｂより供給された直流電源を３相の交流電源に変換し出力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００２９】
また前記第１の接続手段６及び第２の接続手段７は、アルミニウムやアルミニウム−珪素合金からなる、例えば直径が３００μｍの金属細線（ワイヤ）からなり、従来周知のワイヤーボンディング法等の接合技術を用いることによって、パワーライン３ａ上に搭載されたスイッチング素子５と各出力ライン４ａ、４ｂ、４ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング素子５とセラミック基板２の他方主面に配置されたパワーライン３ｂに接続される。
【００３０】
本発明のインバータ制御モジュールにおいては、２本のパワーライン３ａ、３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ、３ｂに流れる電流の方向を逆としておくことが重要である。
【００３１】
前記２本のパワーライン３ａ、３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ、３ｂに流れる電流の方向を逆としておくと２本のパワーライン３ａ、３ｂ間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって２本のパワーライン３ａ、３ｂの各々が有するインダクタンスを大きく低減させ、その結果、２本のパワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モータ等に３相交流電源を供給する際、スイッチング素子５のオン・オフ時に前記２本のパワーライン３ａ、３ｂが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子５に過電圧がかかり、スイッチング素子５が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００３２】
また同時に２本のパワーライン３ａ、３ｂはその間に絶縁性に優れたセラミック基板２が介在していることからパワーライン３ａ、３ｂに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン３ａ、３ｂ間に放電が発生し、セラミック回路基板１にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００３３】
なお、前記セラミック基板２はその厚みが２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相互インダクタンスを効率良く発生させるのが困難となり、また０．２ｍｍ未満となるとセラミック基板２の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、前記セラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範囲としておくことが好ましい。
【００３４】
また前記セラミック基板２はその絶縁耐圧が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚みが、例えば、０．２ｍｍの薄いものとなったときにパワーライン３ａ、３ｂ間に放電が生じ、セラミック回路基板１にショートが発生してしまう危険性がある。従って、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍｍ以上としておくことが好ましい。
【００３５】
更に図３に示すように、セラミック基板２に貫通孔８を設け、該貫通孔８内にセラミック基板２の一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続する第２の接続手段７を通過させるようにしておくとスイッチング素子５とパワーライン３ｂとを接続する第２の接続手段７がセラミック基板２の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。従って、インバータ制御モジュールを小型となすにはセラミック基板２に貫通孔８を設け、貫通孔８内に第２の接続手段７を通過させてセラミック基板２の一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続するようにすればよい。
【００３６】
前記貫通孔８は、例えば、セラミック基板２の一方主面に配置されたパワーライン３ａと出力ライン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに近接した位置に形成され、その直径は３ｍｍ以上で、前述のセラミック基板２となるセラミックグリーンシートに予め打ち抜き加工法により所定の大きさの孔をあけておくことによって形成される。
【００３７】
また更に図４に示すように、セラミック基板２の一方主面から他方主面にかけて導出する貫通導体部９を形成し、該貫通導体部９の一方端に各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５を、他方端にパワーライン３ｂを接続すれば、各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とセラミック基板２の他方主面に形成されているパワーライン３ｂとを接続する第２の接続手段７がセラミック基板２の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部９の一方端と各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。従って、インバータ制御モジュールを小型のものとし、かつ短絡事故が無く高信頼性のものとするにはセラミック基板２の一方主面から他方主面にかけて導出する貫通導体部９を形成し、該貫通導体部９の一方端に各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッチング素子５を、他方端にパワーライン３ｂを接続するようにすればよい。
【００３８】
前記貫通導体部９はセラミック基板２の一方主面に配置されたパワーライン３ａと出力ライン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに近接した位置に直径０．３乃至１ｍｍの大きさの貫通孔を単数または複数個形成し、この貫通孔内にタングステンやモリブデン等の高融点金属粉末を充填することによって形成される。
【００３９】
前記貫通導体部９の具体的な形成方法は、まずセラミック基板２となるセラミックグリーンシートの所定位置に打ち抜き加工法によって直径０．３乃至１ｍｍの大きさの貫通孔を単数または複数個形成し、次に前記貫通孔内にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって印刷充填し、最後にこれをセラミックグリーンシートとともに所定温度で焼成することによって行なわれる。
【００４０】
かくして上述のインバータ制御モジュールによれば、２本のパワーライン３ａ、３ｂを外部電源に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン４ａ、４b、４ｃから３相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【００４１】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４２】
【発明の効果】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから２本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に２０Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際、スイッチング素子のオン・オフ時に前記２本のパワーラインが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００４３】
また同時に２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに２０Ａ以上という非常に大きな電流を流し６００Ｖ以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００４４】
更に本発明のインバータ制御モジュールによれば、セラミック基板に貫通孔を設け、該貫通孔内にセラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段を通過させるようにしておくとスイッチング素子とパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。
【００４５】
また更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を形成し、該貫通導体部の一方端に各出力ラインに搭載されているスイッチング素子を、他方端にパワーラインを接続すれば、各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板の外周より大きくはみ出してインバータ制御モジュールを大型化させることはなく、その結果、インバータ制御モジュールを小型のものとなすことが可能となる。同時に貫通導体部の一方端と各出力ラインに搭載されているスイッチング素子とをワイヤを介して接続する際、ワイヤの長さを短いものとしてワイヤの倒れに起因する接触短絡事故や短絡に伴なうスイッチング素子の破壊等を有効に防止することができる。
【図面の簡単な説明】
【図１】本発明のインバータ制御モジュールの一実施例を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図である。
【図３】本発明のインバータ制御モジュールの他の実施例を示す断面図である。
【図４】本発明のインバータ制御モジュールの他の実施例を示す断面図である。
【図５】従来のインバータ制御モジュールの平面図である。
【図６】図５に示すインバータ制御モジュールの断面図である。
【符号の説明】
１・・・・・・・・・セラミック回路基板
２・・・・・・・・・セラミック基板
３ａ、３ｂ・・・・・パワーライン
４ａ、４ｂ、４ｃ・・出力ライン
５・・・・・・・・・スイッチング素子
６・・・・・・・・・第１の接続手段
７・・・・・・・・・第２の接続手段
８・・・・・・・・・貫通孔
９・・・・・・・・・貫通導体部
Claims (3)
- セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する第１の接続手段及び各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第２の接続手段とから成ることを特徴とするインバータ制御モジュール。
- 前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段がセラミック基板に設けた貫通孔内を通過していることを特徴とする請求項１に記載のインバータ制御モジュール。
- 前記セラミック基板の一方主面に配置された各出力ラインに搭載されているスイッチング素子とセラミック基板の他方主面に形成されているパワーラインとを接続する第２の接続手段が前記セラミック基板の一方主面から他方主面にかけて導出する貫通導体部を具備していることを特徴とする請求項１に記載のインバータ制御モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219223A JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219223A JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002044961A JP2002044961A (ja) | 2002-02-08 |
| JP4475757B2 true JP4475757B2 (ja) | 2010-06-09 |
Family
ID=18714040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219223A Expired - Fee Related JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4475757B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5444619B2 (ja) * | 2008-02-07 | 2014-03-19 | 株式会社ジェイテクト | 多層回路基板およびモータ駆動回路基板 |
| JP7252705B2 (ja) * | 2017-09-28 | 2023-04-05 | デンカ株式会社 | 多層回路基板及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129483A (ja) * | 1991-11-06 | 1993-05-25 | Japan Aviation Electron Ind Ltd | ハイブリツドｉｃ |
| JP2854757B2 (ja) * | 1992-06-17 | 1999-02-03 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP2725952B2 (ja) * | 1992-06-30 | 1998-03-11 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP2725954B2 (ja) * | 1992-07-21 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH08125116A (ja) * | 1994-10-25 | 1996-05-17 | Origin Electric Co Ltd | 電力用半導体装置 |
| JP3366192B2 (ja) * | 1995-09-08 | 2003-01-14 | 株式会社日立製作所 | 配線基板及びそれを用いた電力変換装置 |
| JP3550970B2 (ja) * | 1997-09-19 | 2004-08-04 | 株式会社日立製作所 | 電力変換装置並びに多層積層導体と電気部品接続体 |
| JP2000031325A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体パワーモジュール及びこれを用いたインバータ装置 |
| JP2000102253A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 電力変換装置 |
-
2000
- 2000-07-19 JP JP2000219223A patent/JP4475757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002044961A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003101184A (ja) | セラミック回路基板およびその製造方法 | |
| JP3635020B2 (ja) | インバータ制御モジュール | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP4475757B2 (ja) | インバータ制御モジュール | |
| JP3825309B2 (ja) | インバータ制御モジュール | |
| JP3677449B2 (ja) | インバータ制御モジュール | |
| JP4290860B2 (ja) | インバータ制御モジュール | |
| JP4344465B2 (ja) | インバータ制御モジュール | |
| JP3635027B2 (ja) | インバータ制御モジュール | |
| JP3631675B2 (ja) | インバータ制御モジュール | |
| JP2002170922A (ja) | インバータ制御モジュール | |
| JP4646417B2 (ja) | セラミック回路基板 | |
| JP3635012B2 (ja) | インバータ制御モジュール | |
| JP3635053B2 (ja) | インバータ制御モジュール | |
| JP4475773B2 (ja) | インバータ制御モジュール | |
| JP2001068808A (ja) | セラミック回路基板 | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP2002043509A (ja) | インバータ制御モジュール | |
| JP2002164501A (ja) | インバータ制御モジュール | |
| JP4721929B2 (ja) | 多層回路基板および電子部品モジュール | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
| JP2001210948A (ja) | セラミック回路基板 | |
| JP2000277872A (ja) | 配線基板 | |
| JP2004140103A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4475757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |