JP3825309B2 - インバータ制御モジュール - Google Patents
インバータ制御モジュール Download PDFInfo
- Publication number
- JP3825309B2 JP3825309B2 JP2001365684A JP2001365684A JP3825309B2 JP 3825309 B2 JP3825309 B2 JP 3825309B2 JP 2001365684 A JP2001365684 A JP 2001365684A JP 2001365684 A JP2001365684 A JP 2001365684A JP 3825309 B2 JP3825309 B2 JP 3825309B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- power
- ceramic substrate
- line
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Structure Of Printed Boards (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３相モータ等を制御するためのインバータ制御モジュールに関するものである。
【０００２】
【従来の技術】
従来、３相モータ等を制御するためのインバータ制御モジュールは、一般に、図４に平面図で、および図５に断面図で示すように、セラミック基板32の一主面に直流電源が供給される２本のパワーライン33ａ，33ｂおよび３相交流電源を出力する３本の出力ライン34ａ，34ｂ，34ｃならびにパワーライン33ａおよび各出力ライン34ａ，34ｂ，34ｃを被着形成したセラミック回路基板31と、一方のパワーライン33ａおよび各出力ライン34ａ，34ｂ，34ｃに搭載されている複数のスイッチング素子35と、一方のパワーライン33ａに搭載された各スイッチング素子35と各出力ライン34ａ，34ｂ，34ｃとを電気的接続する金属細線より成る第１の接続手段36と、各出力ライン34ａ，34ｂ，34ｃに搭載された各スイッチング素子35と他方のパワーライン33ｂとを電気的接続する金属細線より成る第２の接続手段37と、各スイッチング素子35と外部のコントロール基板とを電気的接続する金属細線より成る第３の接続手段38とにより構成されている。
【０００３】
かかるインバータ制御モジュールは、２本のパワーライン33ａ，33ｂを外部電源に、出力ライン34ａ，34ｂ，34ｃを３相モータ等に、外部電源より２本のパワーライン33ａ，33ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせながら繰り返し行なわせることによって、出力ライン34ａ，34ｂ，34ｃを介し３相モータ等に３相交流電源が供給されることとなる。
【０００４】
なお、スイッチング素子35としてはＩＧＢＴ（Insulated Gate Bipolar Transistor）等が一般に用いられている。
【０００５】
また、インバータ制御モジュールに使用されるセラミック回路基板31は、一般に酸化アルミニウム質焼結体から成るセラミック基板32の表面にメタライズ金属層を所定パターンに被着させるとともに、このメタライズ金属層にパワーライン33ａ，33ｂや出力ライン34ａ，34ｂ，34ｃとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されている。
【０００６】
具体的には、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得て、次に、このセラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に、これら金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中にて約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストとを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板32を形成し、最後に、このセラミック基板32に被着されているメタライズ金属層上にパワーライン33ａ，33ｂや出力ライン34ａ，34ｂ，34ｃや制御ライン39となる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともに、これを還元雰囲気中にて約900℃の温度に加熱してロウ材を溶融させ、この溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来のインバータ制御モジュールにおいては、２本のパワーライン33ａ，33ｂがインダクタンスを有しており、２本のパワーライン33ａ，33ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせて出力ライン34ａ，34ｂ，34ｃを介して３相モータ等に３相交流電源を供給する際に、パワーライン33ａ，33ｂのインダクタンスによってスイッチング素子35のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、このサージ電圧によってスイッチング素子35に過電圧がかかり、スイッチング素子35を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【０００８】
そこで、上記欠点を解消するために２本のパワーライン33ａ，33ｂを近接配置させるとともに各々のパワーライン33ａ，33ｂに流れる電流の方向を逆とし、２本のパワーライン33ａ，33ｂ間に相互インダクタンスを発生させるとともにこの相互インダクタンスによって２本のパワーライン33ａ，33ｂが有するインダクタンスを低減することが考えられる。
【０００９】
しかしながら、２本のパワーライン33ａ，33ｂを近接配置させた場合には、パワーライン33ａ，33ｂには20Ａ以上という非常に大きな電流が流れるとともに600Ｖ以上の電圧がかかることから、パワーライン33ａ，33ｂ間に放電が発生し、セラミック回路基板31にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【００１０】
さらに、第３の接続手段38が非常に長くなり、他のラインに交差することにより、他の各ラインパターン等へ接触する危険があり、信頼性が損なわれるという欠点も誘発されてしまう。
【００１１】
本発明は上記欠点に鑑み案出されたもので、その目的は、サージ電圧印加によるスイッチング素子の破壊および２本のパワーライン間での放電を有効に防止し、小型で安定して直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【００１２】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記一方主面に形成されている前記パワーラインおよび前記各出力ラインに搭載されている複数個のスイッチング素子と、他方主面に前記スイッチング素子のそれぞれに対応させて配置された複数本の制御ラインと、前記パワーラインに搭載されている前記スイッチング素子を前記各出力ラインに接続する第１の接続手段および前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板の他方主面に形成されている前記パワーラインに接続する第２の接続手段ならびに前記パワーラインおよび前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板を貫通して前記制御ラインに接続する第３の接続手段とから成ることを特徴とするものである。
【００１３】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから、２本のパワーライン間に相互インダクタンスを効率良く発生させるとともにこの相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に20Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際に、スイッチング素子のオン・オフ時に２本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊することを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００１４】
また同時に、２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることから、パワーラインに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン間に放電が発生してセラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００１５】
さらに、セラミック基板を貫通してパワーラインおよび各出力ラインに搭載されているスイッチング素子を制御ラインに接続する第３の接続手段が他のラインと交差しないように制御ラインをそれぞれ対応するスイッチング素子の近傍に配置することにより、第３の接続手段としてのワイヤボンディング長さを最短にすることができ、他の各ラインパターン等への接触を防ぐことができ、モジュールの信頼性をより高めることが可能となる。
【００１６】
【発明の実施の形態】
次に、本発明を添付図面に示す実施の形態の例に基づき詳細に説明する。
【００１７】
図１、図２および図３は、本発明のインバータ制御モジュールの実施の形態の一例を示す表面側の平面図、裏面側の平面図および断面図である。本発明のインバータ制御モジュールは、セラミック基板２の両主面に２本のパワーライン３ａ，３ｂを対向配置させるとともに一方主面に３本の出力ライン４ａ，４ｂ，４ｃおよびパワーライン３ａ、ならびにパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されている複数個のスイッチング素子５にそれぞれ対応させてセラミック基板２の他方主面に配置された複数本の制御ライン９を配置したセラミック回路基板１と、スイッチング素子５とから構成されており、セラミック基板２の一方主面に形成されているパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃにスイッチング素子５を搭載し、パワーライン３ａのスイッチング素子５を各出力ライン４ａ，４ｂ，４ｃに第１の接続手段６を介して接続するとともに各出力ライン４ａ，４ｂ，４ｃに搭載されているスイッチング素子５をセラミック基板２の他方主面に形成されているパワーライン３ｂに第２の接続手段７を介して接続し、さらにパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているスイッチング素子５をそれぞれ対応する制御ライン９に、貫通部10、ここではセラミック基板２に設けた貫通孔を通して、第３の接続手段８を介して接続することによって形成されている。
【００１８】
セラミック回路基板１のセラミック基板２は、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃ、ならびにパワーライン３ａおよび出力ライン４ａ，４ｂ，４ｃに搭載されるスイッチング素子５を支持する支持部材であり、窒化珪素質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，酸化アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【００１９】
セラミック基板２は、例えば、窒化珪素質焼結体から成る場合であれば、窒化珪素，酸化アルミニウム，酸化マグネシウム，酸化イットリウム等の原料粉末に適当な有機バインダ，可塑剤，溶剤を添加混合して泥漿状となすとともにこの泥漿物から従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次にこれらセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに必要に応じて複数枚を積層して成形体とし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中にて1600乃至2000℃の高温で焼成することによって製作される。
【００２０】
なお、第３の接続手段８が通る貫通部10は、セラミック基板２を作製する際の打ち抜き加工にて貫通部10となる貫通孔を形成しておくことにより、セラミック基板２と同時に形成される。あるいは、セラミック基板２を作製した後に、レーザ加工や切削加工等の方法でセラミック基板２に貫通部10を形成してもよい。
【００２１】
セラミック回路基板１は、セラミック基板２を窒化珪素質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体等の熱伝達率が60Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくと、スイッチング素子５が作動時に多量の熱を発生した際に、その熱をセラミック基板２が効率良く吸収するとともに大気中に良好に放出してスイッチング素子５を常に適温となし、スイッチング素子５を常に安定、かつ正常に作動させることが可能となる。従って、セラミック基板２は窒化珪素質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体等の熱伝達率が60Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくことが好ましい。
【００２２】
セラミック基板２は、その一方主面に１本のパワーライン３ａと３本の出力ライン４ａ，４ｂ，４ｃとが、他方主面に１本のパワーライン３ｂと複数本の制御ライン９とが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【００２３】
パワーライン３ａは外部電源から供給される直流電源をスイッチング素子５に供給するためのものであり、また出力ライン４ａ，４ｂ，４ｃはスイッチング素子５のオン・オフにより変換された３相交流電源を外部の３相モータ等に供給するためのものであり、制御ライン９はそれぞれのスイッチング素子５のオン・オフを制御するためのものである。
【００２４】
２本のパワーライン３ａ，３ｂおよび３本の出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが500μｍで、所定パターン形状に製作される。なお、パワーライン３ａや出力ライン４ａ，４ｂ，４ｃに第３の接続手段８が通る貫通部10を形成する場合は、パワーライン３ａや出力ライン４ａ，４ｂ，４ｃの作製と同時に形成される。
【００２５】
さらに、２本のパワーライン３ａ，３ｂおよび３本の出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９のセラミック基板２への接着は、例えば、銀ロウ材（銀：72重量％，銅：28重量％）やアルミニウムロウ材（アルミニウム：88重量％，シリコン：12重量％）等にチタンやタングステン，ハフニウムおよび／またはその水素化物の少なくとも１種を２乃至５重量％添加した活性ロウ材を使用することによって行なわれ、具体的にはセラミック基板２の表面および裏面に間に活性金属ロウ材を挟んでパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９を載置し、次にこれを真空中または中性もしくは還元雰囲気中にて所定温度（銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃）で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板２の表面および裏面とパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９とを接合させることによって行なわれる。
【００２６】
また、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、これを無酸素銅で形成しておくと、無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板２への活性金属ロウ材を介しての接合が強固となる。従って、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、これを無酸素銅で形成しておくことが好ましい。
【００２７】
さらに、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９の酸化腐蝕を有効に防止しつつパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃにスイッチング素子５や外部電源，外部の３相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【００２８】
セラミック回路基板１にはまた、セラミック基板２の一方主面に配置されたパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに複数のスイッチング素子５が搭載されており、かつパワーライン３ａに搭載されたスイッチング素子５はワイヤ等から成る第１の接続手段６を介して各出力ライン４ａ，４ｂ，４ｃに、また出力ライン４ａ，４ｂ，４ｃに搭載されたスイッチング素子５はワイヤ等から成る第２の接続手段７を介してセラミック基板２の他方主面に配置されたパワーライン３ｂに、また、パワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているすべてのスイッチング素子５はワイヤ等から成る第３の接続手段８により貫通部10を通してセラミック基板２の裏面側の制御ライン９に、それぞれ電気的に接続されている。
【００２９】
スイッチング素子５は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子が用いられており、電流のオン・オフを制御し各スイッチング素子５のオン・オフを少しずつずらせることによって、パワーライン３ａ，３ｂより供給された直流電源を３相の交流電源に変換して出力ライン４ａ，４ｂ，４ｃに供給する機能を有する。
【００３０】
また、第１の接続手段６，第２の接続手段７および第３の接続手段８は、アルミニウムやアルミニウム−珪素合金から成る、例えば直径が300μｍの金属細線（ワイヤ）からなり、従来周知の超音波接続法等の接続法を用いることによって、パワーライン３ａに搭載されたスイッチング素子５と各出力ライン４ａ，４ｂ，４ｃに、また出力ライン４ａ，４ｂ，４ｃに搭載されたスイッチング素子５とセラミック基板２の他方主面に形成されたパワーライン３ｂに、さらに、パワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているすべてのスイッチング素子５が制御ライン９に貫通部10を通して第３の接続手段８によりセラミック基板２を貫通して接合される。
【００３１】
本発明のインバータ制御モジュールにおいては、２本のパワーライン３ａ，３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ，３ｂに流れる電流の方向を逆としておくことが重要である。
【００３２】
このように２本のパワーライン３ａ，３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ，３ｂに流れる電流の方向を逆としておくと、２本のパワーライン３ａ，３ｂ間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって２本のパワーライン３ａ，３ｂの各々が有するインダクタンスを大きく低減させることができ、その結果、２本のパワーライン３ａ，３ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせて出力ライン４ａ，４ｂ，４ｃより３相モータ等に３相交流電源を供給する際に、スイッチング素子５のオン・オフ時に２本のパワーライン３ａ，３ｂが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子５に過電圧がかかり、スイッチング素子５が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００３３】
また同時に、２本のパワーライン３ａ，３ｂはその間に絶縁性に優れたセラミック基板２が介在していることから、パワーライン３ａ，３ｂに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン３ａ，３ｂ間に放電が発生してセラミック回路基板１にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００３４】
なお、セラミック基板２はその厚みが２ｍｍを超えると２本のパワーライン３ａ，３ｂ間に相互インダクタンスを効率良く発生させるのが困難となり、また0.2ｍｍ未満となるとセラミック基板２の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、セラミック基板２はその厚みを0.2ｍｍ乃至２ｍｍの範囲としておくことが好ましい。
【００３５】
また、セラミック基板２はその絶縁耐圧が10ｋＶ／ｍｍ未満となると、セラミック基板２の厚みが、例えば、0.2ｍｍといった薄いものとなったときにパワーライン３ａ，３ｂ間に放電が生じ、セラミック回路基板１にショートが発生してしまう危険性がある。従って、セラミック基板２はその耐電圧を10ｋＶ／ｍｍ以上としておくことが好ましい。
【００３６】
また、制御ライン９については、それぞれ対応するスイッチング素子５からの距離をなるべく小さくすることにより、第３の接続手段８が他の配線部に接触することがなくなり、高信頼性となすことが可能である。さらに、制御ライン９は、スイッチング素子５が搭載される他のラインから0.5ｍｍ以上離して設置することが望ましい。0.5ｍｍ以上離すことによりライン間の放電を防止することができるため、インバータ制御モジュールの誤作動を防ぐことが可能となる。
【００３７】
加えて、スイッチング素子５と制御ライン９との接続は、第３の接続手段８により、セラミック基板２に形成された貫通部10を通して行なわれる。これにより、他の接続手段６・７と交差することがないので、ワイヤボンディング時やその後の使用環境による振動で第３の接続手段８のワイヤ等が倒れて他の接続手段６・７やパワーライン３や出力ライン４と接触することがない。この結果、長期にわたる高信頼性を有するインバータ制御モジュールとなすことが可能となる。
【００３８】
かくして上述のインバータ制御モジュールによれば、２本のパワーライン３ａ，３ｂを外部電源に、出力ライン４ａ，４ｂ，４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３ａ，３ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン４ａ，４ｂ，４ｃから３相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【００３９】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記の実施の形態の例では第３の接続手段８は貫通孔として形成された貫通部10を通して制御ライン９に直接接続されるが、この貫通孔に制御ライン９に接続された導体を配置して貫通部10を貫通導体とすることにより、セラミック基板２の一方主面側でこの貫通導体の表面にワイヤ等から成る第３の接続手段８を接続してもよい。この貫通部10としての貫通導体は、セラミック基板２の一方主面側で露出しているが、制御ライン９以外のラインとは電気的に絶縁状態となっている。このときの貫通導体は、貫通孔内に配置され、制御ライン９にロウ材等で接続された金属柱や、あるいはセラミック基板２を作製する際に、貫通孔に導体金属から成るペーストを埋め込んでおいてセラミック基板２と同時に焼成により形成され、制御ライン９をセラミック基板２に取着する際に同様にロウ材で制御ライン９と接続されたものを用いるとよい。さらに、これらの貫通導体の上に、パワーライン３ａ,３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９と同様の材料から成る部材をロウ材を介して接続して貫通導体としてもよい。また、これらの貫通導体は、その露出した表面に第３の接続手段８であるワイヤ等が良好に接続されるような金属をメッキ法により被着させておくとよい。
【００４０】
【発明の効果】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから、２本のパワーライン間に相互インダクタンスを効率良く発生させるとともにこの相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に20Ａ以上の電流を供給するとともに各スイッチング素子のオン・オフ時に２本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００４１】
また同時に、２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることから、パワーラインに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００４２】
また、制御ラインについてはそれぞれ対応するスイッチング素子からの距離をなるべく小さくすることにより、セラミック基板を貫通してスイッチング素子を制御ラインに接続する第３の接続手段が他の配線部に接触することがなくなり、高信頼性となすことが可能である。
【００４３】
以上より、本発明によれば、サージ電圧印加によるスイッチング素子の破壊および２本のパワーライン間での放電を有効に防止し、小型で安定して直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することができた。
【図面の簡単な説明】
【図１】本発明のインバータ制御モジュールの実施の形態の一例を示す表面側の平面図である。
【図２】本発明のインバータ制御モジュールの実施の形態の一例を示す裏面側の平面図である。
【図３】図１に示すインバータ制御モジュールの断面図である。
【図４】従来のインバータ制御モジュールの平面図である。
【図５】図４に示すインバータ制御モジュールの断面図である。
【符号の説明】
１・・・・・・・・・セラミック回路基板
２・・・・・・・・・セラミック基板
３ａ，３ｂ・・・・・パワーライン
４ａ，４ｂ，４ｃ・・出力ライン
５・・・・・・・・・スイッチング素子
６・・・・・・・・・第１の接続手段
７・・・・・・・・・第２の接続手段
８・・・・・・・・・第３の接続手段
９・・・・・・・・・制御ライン
10・・・・・・・・・貫通部
【発明の属する技術分野】
本発明は、３相モータ等を制御するためのインバータ制御モジュールに関するものである。
【０００２】
【従来の技術】
従来、３相モータ等を制御するためのインバータ制御モジュールは、一般に、図４に平面図で、および図５に断面図で示すように、セラミック基板32の一主面に直流電源が供給される２本のパワーライン33ａ，33ｂおよび３相交流電源を出力する３本の出力ライン34ａ，34ｂ，34ｃならびにパワーライン33ａおよび各出力ライン34ａ，34ｂ，34ｃを被着形成したセラミック回路基板31と、一方のパワーライン33ａおよび各出力ライン34ａ，34ｂ，34ｃに搭載されている複数のスイッチング素子35と、一方のパワーライン33ａに搭載された各スイッチング素子35と各出力ライン34ａ，34ｂ，34ｃとを電気的接続する金属細線より成る第１の接続手段36と、各出力ライン34ａ，34ｂ，34ｃに搭載された各スイッチング素子35と他方のパワーライン33ｂとを電気的接続する金属細線より成る第２の接続手段37と、各スイッチング素子35と外部のコントロール基板とを電気的接続する金属細線より成る第３の接続手段38とにより構成されている。
【０００３】
かかるインバータ制御モジュールは、２本のパワーライン33ａ，33ｂを外部電源に、出力ライン34ａ，34ｂ，34ｃを３相モータ等に、外部電源より２本のパワーライン33ａ，33ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせながら繰り返し行なわせることによって、出力ライン34ａ，34ｂ，34ｃを介し３相モータ等に３相交流電源が供給されることとなる。
【０００４】
なお、スイッチング素子35としてはＩＧＢＴ（Insulated Gate Bipolar Transistor）等が一般に用いられている。
【０００５】
また、インバータ制御モジュールに使用されるセラミック回路基板31は、一般に酸化アルミニウム質焼結体から成るセラミック基板32の表面にメタライズ金属層を所定パターンに被着させるとともに、このメタライズ金属層にパワーライン33ａ，33ｂや出力ライン34ａ，34ｂ，34ｃとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されている。
【０００６】
具体的には、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得て、次に、このセラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に、これら金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中にて約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストとを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板32を形成し、最後に、このセラミック基板32に被着されているメタライズ金属層上にパワーライン33ａ，33ｂや出力ライン34ａ，34ｂ，34ｃや制御ライン39となる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともに、これを還元雰囲気中にて約900℃の温度に加熱してロウ材を溶融させ、この溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来のインバータ制御モジュールにおいては、２本のパワーライン33ａ，33ｂがインダクタンスを有しており、２本のパワーライン33ａ，33ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせて出力ライン34ａ，34ｂ，34ｃを介して３相モータ等に３相交流電源を供給する際に、パワーライン33ａ，33ｂのインダクタンスによってスイッチング素子35のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、このサージ電圧によってスイッチング素子35に過電圧がかかり、スイッチング素子35を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【０００８】
そこで、上記欠点を解消するために２本のパワーライン33ａ，33ｂを近接配置させるとともに各々のパワーライン33ａ，33ｂに流れる電流の方向を逆とし、２本のパワーライン33ａ，33ｂ間に相互インダクタンスを発生させるとともにこの相互インダクタンスによって２本のパワーライン33ａ，33ｂが有するインダクタンスを低減することが考えられる。
【０００９】
しかしながら、２本のパワーライン33ａ，33ｂを近接配置させた場合には、パワーライン33ａ，33ｂには20Ａ以上という非常に大きな電流が流れるとともに600Ｖ以上の電圧がかかることから、パワーライン33ａ，33ｂ間に放電が発生し、セラミック回路基板31にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【００１０】
さらに、第３の接続手段38が非常に長くなり、他のラインに交差することにより、他の各ラインパターン等へ接触する危険があり、信頼性が損なわれるという欠点も誘発されてしまう。
【００１１】
本発明は上記欠点に鑑み案出されたもので、その目的は、サージ電圧印加によるスイッチング素子の破壊および２本のパワーライン間での放電を有効に防止し、小型で安定して直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【００１２】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記一方主面に形成されている前記パワーラインおよび前記各出力ラインに搭載されている複数個のスイッチング素子と、他方主面に前記スイッチング素子のそれぞれに対応させて配置された複数本の制御ラインと、前記パワーラインに搭載されている前記スイッチング素子を前記各出力ラインに接続する第１の接続手段および前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板の他方主面に形成されている前記パワーラインに接続する第２の接続手段ならびに前記パワーラインおよび前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板を貫通して前記制御ラインに接続する第３の接続手段とから成ることを特徴とするものである。
【００１３】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから、２本のパワーライン間に相互インダクタンスを効率良く発生させるとともにこの相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に20Ａ以上の直流電源を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより３相モータ等に３相交流電源を供給する際に、スイッチング素子のオン・オフ時に２本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊することを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００１４】
また同時に、２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることから、パワーラインに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン間に放電が発生してセラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００１５】
さらに、セラミック基板を貫通してパワーラインおよび各出力ラインに搭載されているスイッチング素子を制御ラインに接続する第３の接続手段が他のラインと交差しないように制御ラインをそれぞれ対応するスイッチング素子の近傍に配置することにより、第３の接続手段としてのワイヤボンディング長さを最短にすることができ、他の各ラインパターン等への接触を防ぐことができ、モジュールの信頼性をより高めることが可能となる。
【００１６】
【発明の実施の形態】
次に、本発明を添付図面に示す実施の形態の例に基づき詳細に説明する。
【００１７】
図１、図２および図３は、本発明のインバータ制御モジュールの実施の形態の一例を示す表面側の平面図、裏面側の平面図および断面図である。本発明のインバータ制御モジュールは、セラミック基板２の両主面に２本のパワーライン３ａ，３ｂを対向配置させるとともに一方主面に３本の出力ライン４ａ，４ｂ，４ｃおよびパワーライン３ａ、ならびにパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されている複数個のスイッチング素子５にそれぞれ対応させてセラミック基板２の他方主面に配置された複数本の制御ライン９を配置したセラミック回路基板１と、スイッチング素子５とから構成されており、セラミック基板２の一方主面に形成されているパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃにスイッチング素子５を搭載し、パワーライン３ａのスイッチング素子５を各出力ライン４ａ，４ｂ，４ｃに第１の接続手段６を介して接続するとともに各出力ライン４ａ，４ｂ，４ｃに搭載されているスイッチング素子５をセラミック基板２の他方主面に形成されているパワーライン３ｂに第２の接続手段７を介して接続し、さらにパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているスイッチング素子５をそれぞれ対応する制御ライン９に、貫通部10、ここではセラミック基板２に設けた貫通孔を通して、第３の接続手段８を介して接続することによって形成されている。
【００１８】
セラミック回路基板１のセラミック基板２は、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃ、ならびにパワーライン３ａおよび出力ライン４ａ，４ｂ，４ｃに搭載されるスイッチング素子５を支持する支持部材であり、窒化珪素質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，酸化アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【００１９】
セラミック基板２は、例えば、窒化珪素質焼結体から成る場合であれば、窒化珪素，酸化アルミニウム，酸化マグネシウム，酸化イットリウム等の原料粉末に適当な有機バインダ，可塑剤，溶剤を添加混合して泥漿状となすとともにこの泥漿物から従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次にこれらセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに必要に応じて複数枚を積層して成形体とし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中にて1600乃至2000℃の高温で焼成することによって製作される。
【００２０】
なお、第３の接続手段８が通る貫通部10は、セラミック基板２を作製する際の打ち抜き加工にて貫通部10となる貫通孔を形成しておくことにより、セラミック基板２と同時に形成される。あるいは、セラミック基板２を作製した後に、レーザ加工や切削加工等の方法でセラミック基板２に貫通部10を形成してもよい。
【００２１】
セラミック回路基板１は、セラミック基板２を窒化珪素質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体等の熱伝達率が60Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくと、スイッチング素子５が作動時に多量の熱を発生した際に、その熱をセラミック基板２が効率良く吸収するとともに大気中に良好に放出してスイッチング素子５を常に適温となし、スイッチング素子５を常に安定、かつ正常に作動させることが可能となる。従って、セラミック基板２は窒化珪素質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体等の熱伝達率が60Ｗ／ｍ・Ｋ以上のセラミック絶縁体で形成しておくことが好ましい。
【００２２】
セラミック基板２は、その一方主面に１本のパワーライン３ａと３本の出力ライン４ａ，４ｂ，４ｃとが、他方主面に１本のパワーライン３ｂと複数本の制御ライン９とが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【００２３】
パワーライン３ａは外部電源から供給される直流電源をスイッチング素子５に供給するためのものであり、また出力ライン４ａ，４ｂ，４ｃはスイッチング素子５のオン・オフにより変換された３相交流電源を外部の３相モータ等に供給するためのものであり、制御ライン９はそれぞれのスイッチング素子５のオン・オフを制御するためのものである。
【００２４】
２本のパワーライン３ａ，３ｂおよび３本の出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが500μｍで、所定パターン形状に製作される。なお、パワーライン３ａや出力ライン４ａ，４ｂ，４ｃに第３の接続手段８が通る貫通部10を形成する場合は、パワーライン３ａや出力ライン４ａ，４ｂ，４ｃの作製と同時に形成される。
【００２５】
さらに、２本のパワーライン３ａ，３ｂおよび３本の出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９のセラミック基板２への接着は、例えば、銀ロウ材（銀：72重量％，銅：28重量％）やアルミニウムロウ材（アルミニウム：88重量％，シリコン：12重量％）等にチタンやタングステン，ハフニウムおよび／またはその水素化物の少なくとも１種を２乃至５重量％添加した活性ロウ材を使用することによって行なわれ、具体的にはセラミック基板２の表面および裏面に間に活性金属ロウ材を挟んでパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９を載置し、次にこれを真空中または中性もしくは還元雰囲気中にて所定温度（銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃）で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板２の表面および裏面とパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９とを接合させることによって行なわれる。
【００２６】
また、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、これを無酸素銅で形成しておくと、無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板２への活性金属ロウ材を介しての接合が強固となる。従って、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、これを無酸素銅で形成しておくことが好ましい。
【００２７】
さらに、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９の酸化腐蝕を有効に防止しつつパワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃにスイッチング素子５や外部電源，外部の３相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、パワーライン３ａ，３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【００２８】
セラミック回路基板１にはまた、セラミック基板２の一方主面に配置されたパワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに複数のスイッチング素子５が搭載されており、かつパワーライン３ａに搭載されたスイッチング素子５はワイヤ等から成る第１の接続手段６を介して各出力ライン４ａ，４ｂ，４ｃに、また出力ライン４ａ，４ｂ，４ｃに搭載されたスイッチング素子５はワイヤ等から成る第２の接続手段７を介してセラミック基板２の他方主面に配置されたパワーライン３ｂに、また、パワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているすべてのスイッチング素子５はワイヤ等から成る第３の接続手段８により貫通部10を通してセラミック基板２の裏面側の制御ライン９に、それぞれ電気的に接続されている。
【００２９】
スイッチング素子５は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子が用いられており、電流のオン・オフを制御し各スイッチング素子５のオン・オフを少しずつずらせることによって、パワーライン３ａ，３ｂより供給された直流電源を３相の交流電源に変換して出力ライン４ａ，４ｂ，４ｃに供給する機能を有する。
【００３０】
また、第１の接続手段６，第２の接続手段７および第３の接続手段８は、アルミニウムやアルミニウム−珪素合金から成る、例えば直径が300μｍの金属細線（ワイヤ）からなり、従来周知の超音波接続法等の接続法を用いることによって、パワーライン３ａに搭載されたスイッチング素子５と各出力ライン４ａ，４ｂ，４ｃに、また出力ライン４ａ，４ｂ，４ｃに搭載されたスイッチング素子５とセラミック基板２の他方主面に形成されたパワーライン３ｂに、さらに、パワーライン３ａおよび各出力ライン４ａ，４ｂ，４ｃに搭載されているすべてのスイッチング素子５が制御ライン９に貫通部10を通して第３の接続手段８によりセラミック基板２を貫通して接合される。
【００３１】
本発明のインバータ制御モジュールにおいては、２本のパワーライン３ａ，３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ，３ｂに流れる電流の方向を逆としておくことが重要である。
【００３２】
このように２本のパワーライン３ａ，３ｂを間にセラミック基板２を挟んで対向配置させるとともにパワーライン３ａ，３ｂに流れる電流の方向を逆としておくと、２本のパワーライン３ａ，３ｂ間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって２本のパワーライン３ａ，３ｂの各々が有するインダクタンスを大きく低減させることができ、その結果、２本のパワーライン３ａ，３ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせて出力ライン４ａ，４ｂ，４ｃより３相モータ等に３相交流電源を供給する際に、スイッチング素子５のオン・オフ時に２本のパワーライン３ａ，３ｂが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子５に過電圧がかかり、スイッチング素子５が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００３３】
また同時に、２本のパワーライン３ａ，３ｂはその間に絶縁性に優れたセラミック基板２が介在していることから、パワーライン３ａ，３ｂに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン３ａ，３ｂ間に放電が発生してセラミック回路基板１にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００３４】
なお、セラミック基板２はその厚みが２ｍｍを超えると２本のパワーライン３ａ，３ｂ間に相互インダクタンスを効率良く発生させるのが困難となり、また0.2ｍｍ未満となるとセラミック基板２の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、セラミック基板２はその厚みを0.2ｍｍ乃至２ｍｍの範囲としておくことが好ましい。
【００３５】
また、セラミック基板２はその絶縁耐圧が10ｋＶ／ｍｍ未満となると、セラミック基板２の厚みが、例えば、0.2ｍｍといった薄いものとなったときにパワーライン３ａ，３ｂ間に放電が生じ、セラミック回路基板１にショートが発生してしまう危険性がある。従って、セラミック基板２はその耐電圧を10ｋＶ／ｍｍ以上としておくことが好ましい。
【００３６】
また、制御ライン９については、それぞれ対応するスイッチング素子５からの距離をなるべく小さくすることにより、第３の接続手段８が他の配線部に接触することがなくなり、高信頼性となすことが可能である。さらに、制御ライン９は、スイッチング素子５が搭載される他のラインから0.5ｍｍ以上離して設置することが望ましい。0.5ｍｍ以上離すことによりライン間の放電を防止することができるため、インバータ制御モジュールの誤作動を防ぐことが可能となる。
【００３７】
加えて、スイッチング素子５と制御ライン９との接続は、第３の接続手段８により、セラミック基板２に形成された貫通部10を通して行なわれる。これにより、他の接続手段６・７と交差することがないので、ワイヤボンディング時やその後の使用環境による振動で第３の接続手段８のワイヤ等が倒れて他の接続手段６・７やパワーライン３や出力ライン４と接触することがない。この結果、長期にわたる高信頼性を有するインバータ制御モジュールとなすことが可能となる。
【００３８】
かくして上述のインバータ制御モジュールによれば、２本のパワーライン３ａ，３ｂを外部電源に、出力ライン４ａ，４ｂ，４ｃを３相モータ等に接続し、外部電源より２本のパワーライン３ａ，３ｂ間に20Ａ以上の直流電源を供給するとともに各スイッチング素子５のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン４ａ，４ｂ，４ｃから３相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【００３９】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記の実施の形態の例では第３の接続手段８は貫通孔として形成された貫通部10を通して制御ライン９に直接接続されるが、この貫通孔に制御ライン９に接続された導体を配置して貫通部10を貫通導体とすることにより、セラミック基板２の一方主面側でこの貫通導体の表面にワイヤ等から成る第３の接続手段８を接続してもよい。この貫通部10としての貫通導体は、セラミック基板２の一方主面側で露出しているが、制御ライン９以外のラインとは電気的に絶縁状態となっている。このときの貫通導体は、貫通孔内に配置され、制御ライン９にロウ材等で接続された金属柱や、あるいはセラミック基板２を作製する際に、貫通孔に導体金属から成るペーストを埋め込んでおいてセラミック基板２と同時に焼成により形成され、制御ライン９をセラミック基板２に取着する際に同様にロウ材で制御ライン９と接続されたものを用いるとよい。さらに、これらの貫通導体の上に、パワーライン３ａ,３ｂおよび出力ライン４ａ，４ｂ，４ｃならびに複数本の制御ライン９と同様の材料から成る部材をロウ材を介して接続して貫通導体としてもよい。また、これらの貫通導体は、その露出した表面に第３の接続手段８であるワイヤ等が良好に接続されるような金属をメッキ法により被着させておくとよい。
【００４０】
【発明の効果】
本発明のインバータ制御モジュールによれば、２本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから、２本のパワーライン間に相互インダクタンスを効率良く発生させるとともにこの相互インダクタンスによって２本のパワーラインが有するインダクタンスを大きく低減させることができ、これによって２本のパワーライン間に20Ａ以上の電流を供給するとともに各スイッチング素子のオン・オフ時に２本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【００４１】
また同時に、２本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることから、パワーラインに20Ａ以上という非常に大きな電流を流し600Ｖ以上の電圧がかかったとしても、パワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【００４２】
また、制御ラインについてはそれぞれ対応するスイッチング素子からの距離をなるべく小さくすることにより、セラミック基板を貫通してスイッチング素子を制御ラインに接続する第３の接続手段が他の配線部に接触することがなくなり、高信頼性となすことが可能である。
【００４３】
以上より、本発明によれば、サージ電圧印加によるスイッチング素子の破壊および２本のパワーライン間での放電を有効に防止し、小型で安定して直流電源を３相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することができた。
【図面の簡単な説明】
【図１】本発明のインバータ制御モジュールの実施の形態の一例を示す表面側の平面図である。
【図２】本発明のインバータ制御モジュールの実施の形態の一例を示す裏面側の平面図である。
【図３】図１に示すインバータ制御モジュールの断面図である。
【図４】従来のインバータ制御モジュールの平面図である。
【図５】図４に示すインバータ制御モジュールの断面図である。
【符号の説明】
１・・・・・・・・・セラミック回路基板
２・・・・・・・・・セラミック基板
３ａ，３ｂ・・・・・パワーライン
４ａ，４ｂ，４ｃ・・出力ライン
５・・・・・・・・・スイッチング素子
６・・・・・・・・・第１の接続手段
７・・・・・・・・・第２の接続手段
８・・・・・・・・・第３の接続手段
９・・・・・・・・・制御ライン
10・・・・・・・・・貫通部
Claims (1)
- セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である２本のパワーラインと、前記セラミック基板の一方主面に配置された３本の出力ラインと、前記一方主面に形成されている前記パワーラインおよび前記各出力ラインに搭載されている複数個のスイッチング素子と、他方主面に前記スイッチング素子のそれぞれに対応させて配置された複数本の制御ラインと、前記パワーラインに搭載されている前記スイッチング素子を前記各出力ラインに接続する第１の接続手段および前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板の他方主面に形成されている前記パワーラインに接続する第２の接続手段ならびに前記パワーラインおよび前記各出力ラインに搭載されている前記スイッチング素子を前記セラミック基板を貫通して前記制御ラインに接続する第３の接続手段とから成ることを特徴とするインバータ制御モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365684A JP3825309B2 (ja) | 2001-11-30 | 2001-11-30 | インバータ制御モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365684A JP3825309B2 (ja) | 2001-11-30 | 2001-11-30 | インバータ制御モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168777A JP2003168777A (ja) | 2003-06-13 |
| JP3825309B2 true JP3825309B2 (ja) | 2006-09-27 |
Family
ID=19175676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001365684A Expired - Fee Related JP3825309B2 (ja) | 2001-11-30 | 2001-11-30 | インバータ制御モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825309B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013033812A (ja) * | 2011-08-01 | 2013-02-14 | Fuji Electric Co Ltd | パワー半導体モジュール |
| CN104396011B (zh) * | 2012-07-04 | 2017-06-06 | 松下知识产权经营株式会社 | 半导体装置 |
| WO2017090281A1 (ja) * | 2015-11-25 | 2017-06-01 | シャープ株式会社 | モジュール基板 |
-
2001
- 2001-11-30 JP JP2001365684A patent/JP3825309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003168777A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003101184A (ja) | セラミック回路基板およびその製造方法 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP3635020B2 (ja) | インバータ制御モジュール | |
| JP3825309B2 (ja) | インバータ制御モジュール | |
| JP4475757B2 (ja) | インバータ制御モジュール | |
| JP2013247230A (ja) | 多層配線基板および電子装置 | |
| JP3635053B2 (ja) | インバータ制御モジュール | |
| JP4344465B2 (ja) | インバータ制御モジュール | |
| JP3677449B2 (ja) | インバータ制御モジュール | |
| JP4290860B2 (ja) | インバータ制御モジュール | |
| JP6616166B2 (ja) | 回路基板および電子装置 | |
| JP2002170922A (ja) | インバータ制御モジュール | |
| JP3631675B2 (ja) | インバータ制御モジュール | |
| JP3635027B2 (ja) | インバータ制御モジュール | |
| JP4475773B2 (ja) | インバータ制御モジュール | |
| JP2015065313A (ja) | 回路基板および電子装置 | |
| JP3635012B2 (ja) | インバータ制御モジュール | |
| JP5665479B2 (ja) | 回路基板および電子装置 | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP2002043509A (ja) | インバータ制御モジュール | |
| JP2002164501A (ja) | インバータ制御モジュール | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
| JP6777440B2 (ja) | 回路基板および電子装置 | |
| JP2011151338A (ja) | 回路基板およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |