JP2013247230A - 多層配線基板および電子装置 - Google Patents

多層配線基板および電子装置 Download PDF

Info

Publication number
JP2013247230A
JP2013247230A JP2012119827A JP2012119827A JP2013247230A JP 2013247230 A JP2013247230 A JP 2013247230A JP 2012119827 A JP2012119827 A JP 2012119827A JP 2012119827 A JP2012119827 A JP 2012119827A JP 2013247230 A JP2013247230 A JP 2013247230A
Authority
JP
Japan
Prior art keywords
wiring board
ceramic substrate
multilayer wiring
metal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012119827A
Other languages
English (en)
Other versions
JP5902557B2 (ja
Inventor
Koji Hayakawa
浩二 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012119827A priority Critical patent/JP5902557B2/ja
Publication of JP2013247230A publication Critical patent/JP2013247230A/ja
Application granted granted Critical
Publication of JP5902557B2 publication Critical patent/JP5902557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】 搭載された電子部品の温度を保ちつつ、第1の金属回路板の放熱性を向上できる多層配線基板を提供する。
【解決手段】 第1のセラミック基体11aおよび第1のセラミック基体11aの上下面にそれぞれ接合されている第1の金属回路板12aを含む第1の配線基板1aと、第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bを含んでおり、第1の配線基板1aの下面に接合された第2の配線基板1bとを有している多層配線基板1である。
【選択図】図2

Description

本発明は、電子部品が搭載される多層配線基板および電子装置に関するものである。
パワーモジュールまたはスイッチングモジュール等の例えばIGBT(Insulated Gate Bipolar Transistor)などの電子部品を有する電子装置に用いられる配線基板として、セラミック基体に金属回路板が接合された配線基板が用いられている。このような配線基板は高密度化が要求されており、配線基板を高密度化する方法として、複数の配線基板を積層した多層配線基板が知られている(例えば、特許文献1を参照。)。
特開2006-66595号公報
上記した多層配線基板の金属回路板は大電流を流すためのものであり、金属回路板に大電流を流すと金属回路板で熱が生じて多層配線基板が高温となるので、多層配線基板には高い放熱性が要求されている。このような多層配線基板の放熱性向上のために、セラミック基体を熱伝導率の高い材料にすることが考えられるが、例えばIGBTなどの電子部品は一定の温度域で効率良く動作するという特性を有するので、電子部品を保温する必要があった。一方で、金属回路板は電気抵抗の低減のために放熱される必要があった。
本発明の一つの態様による多層配線基板は、第1のセラミック基体および第1のセラミック基体の上下面にそれぞれ接合されている第1の金属回路板を含む第1の配線基板と、第1のセラミック基体よりも高い熱伝導率を有する第2のセラミック基体を含んでおり、第1の配線基板の下面に接合された第2の配線基板とを有している。
本発明の他の態様による電子装置は、上記構成の多層配線基板と、配線基板の金属板に搭載された電子部品とを含んでいる。
本発明の一つの態様による多層配線基板は、第2のセラミック基体の熱伝導率が第1のセラミック基体の熱伝導率よりも高いことから、電子部品の搭載された多層配線基板を外部の回路基板に搭載した際に、多層配線基板に搭載された電子部品の温度を保ちつつ、第1のセラミック基体の下面に接合されている第1の金属回路板の放熱性を向上できる。
本発明の他の態様による電子装置は、上記構成の多層配線基板と、多層配線基板の金属板に搭載された電子部品とを含んでいることから、電子部品を作動に適した温度に保つとともに第1のセラミック基体の下面に接合されている第1の金属回路板の放熱性を向上できるので、電子装置の作動効率を向上できる。
本発明の第1の実施形態における電子装置の平面図である。 図1に示された電子装置のA−A線における断面図である。 本発明の第2の実施形態における電子装置の断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
(第1の実施形態)
図1および図2を参照して本発明の第1の実施形態における電子装置について説明する。本実施形態における電子装置は、多層配線基板1と、多層配線基板1に搭載された電子部品2とを有している。なお、図1および図2において、電子装置は、仮想のxyz空間内に設けられて、xy平面上に載置されている。また、本実施形態における上方とは仮想のz軸の正方向のことである。
多層配線基板1は第1の配線基板1aと第2の配線基板1bとを含んでいる。第1の配線基板1aおよび第2の配線基板1bは、それぞれセラミック基体11および金属板12により構成されている。セラミック基体11は、第1のセラミック基体11aと第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bとを含んでいる。金属板12は、第1の金属回路板12aと第2の金属回路板12bとを含んでいる。第1の配線基板1aは、第1のセラミック基体11aと第1のセラミック基体11aの上下面にそれぞれ接合された第1の金属回路板12aとを含んでいる。第2の配線基板1bは、第2のセラミック基体11bと、第2のセラミック基体11bの上下面に接合された第2の金属回路板12bとを含んでおり、第1の配線基板1aの下面に接合されている。なお、本実施形態において、多層配線基板1は、第1の配線基板1aの第1の金属回路板12aと第2の配線基板1bの第2の金属回路板12bとが接合材3によって接合された構造を有している。
セラミック基体11は、略四角形状であり、金属板12を支持する支持部材として機能する。セラミック基体11は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス,ムライト質セラミックス,炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。セラミック基体11が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、より厚みの大きい金属板12を用いたとしてもセラミック基体11にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる多層配線基板1を実現することができる。
セラミック基体11の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1mm〜1m
mであり、多層配線基板1の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
セラミック基体11は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素,酸化アルミニウム,酸化マグネシウム,および酸化イットリウム等の原料粉末に適当な有機バインダー,可塑剤,および溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工等を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
第2のセラミック基体11bは、第1のセラミック基体11aよりも高い熱伝導率を有する。例えば、第1のセラミック基体11aの材料として窒化ケイ素質セラミックスを用いる場
合であれば、第2のセラミック基体11bの材料としては窒化アルミニウム質セラミックスを用いる。このようなセラミック基体11を用いた多層配線基板1が加熱された場合には、窒化アルミニウム質セラミックスの熱膨張よりも窒化ケイ素質セラミックスの熱膨張の方が小さいので、第2のセラミック基体11bの熱膨張が第1のセラミック基体11aによって抑制される。
本実施形態において、第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bが、多層配線基板1の外部回路基板への実装面である下面側に位置していることから、第1の配線基板1aと第2の配線基板1bとの間に設けられている金属板12に生じる熱を外部回路基板へ効率よく放熱できる。
金属板12は、複数の第1の金属回路板12aと第2の金属回路板12bとを含んでいる。本実施形態において、第1の金属回路板12aは第1のセラミック基体11aの上下面に設けられている。第2の金属回路板12bは第2のセラミック基体11bの上下面に設けられている。
第1の金属回路板12aは、第1のセラミック基体11aの上下面に取着され、第1のセラミック基体11aの上面の第1の金属回路板12a上に搭載される電子部品2と外部回路基板とを電気的に接続するための配線として機能する。また、第2のセラミック基体11bの下面に取着された第2の金属回路板12bは、第2の配線基板1bに生じる熱を放熱するための放熱板として機能する。
金属板12は、放熱性の観点から、熱伝導率の高い金属材料が用いられ、例えば銅等の高熱伝導率の金属材料が好適に用いられる(銅の熱伝導率:395W/m・K)。銅のインゴ
ット(塊)に圧延加工法または打ち抜き加工法等の機械的加工、またはエッチング等の化学的加工のような金属加工法を施すことによって、例えば厚さが10〜300μmの平板状で
所定パターンに形成される。
第2のセラミック基体11bの下面に設けられた第2の金属回路板12bは、図1に示された例のように、第2のセラミック基体11bの下面のほぼ全面に形成され、多層配線基板1の放熱性を高めるようにすることが好ましい。
金属板12の材料が銅である場合には、金属板12に用いられる銅は、無酸素銅であることが好ましい。無酸素銅を用いると、金属板12とセラミック基体11とを接合する際に、銅の表面が銅中に存在する酸素によって酸化されることが低減されるとともに、接合材3との濡れ性が良好となるので、金属板12とセラミック基体11との接合強度が向上される。
なお、金属板12は、例えば銅およびモリブデンを用いた複数層の金属層から構成されたいわゆるクラッド部材であってもよい。
金属板12をセラミック基体11に接合した後に、金属板12をエッチングによって金属板12の所定パターン形状に加工する場合は、例えば以下のように加工する。セラミック基体11の上に接合された金属板12の表面にエッチングレジストインクをスクリーン印刷法等の技術を用いて所定パターン形状に印刷塗布してレジスト膜を形成した後、例えばリン酸、酢酸、硝酸、過酸化水素水、硫酸、ふっ酸、塩化第2鉄、塩化第2銅溶液等を単体もしくは混合したエッチング液に浸漬したり、エッチング液を吹き付けたりしておよび金属板12の所定パターン以外の部分を除去し、その後にレジスト膜を除去すればよい。
なお、セラミック基体11に接合された金属板12に導電性が高くかつ耐蝕性およびろう材との濡れ性が良好な金属をめっき法により被着させておくと、金属板12と外部電気回路(
図示せず)との電気的接続を良好なものとすることができる。この場合は、内部に燐を8〜15質量%含有させてニッケル−燐のアモルファス合金としておくと、ニッケルからなるめっき層の表面酸化を抑制してろう材との濡れ性等を長く維持することができるので好ましい。ニッケルに対する燐の含有量が8質量%以上15質量%以下であると、ニッケル−燐のアモルファス合金を形成しやすくなってめっき層に対する半田の接着強度を向上させることができる。このニッケルからなるめっき層は、その厚みが1.5μm以上であると、金
属板12の露出した表面を被覆しやすく、金属板12の酸化腐蝕を抑制することができる。また、10μm以下であると、特にセラミック基体11の厚さが300μm未満の薄いものになっ
た場合には、めっき層の内部に内在する内在応力を低減させることができ、金属板12に生じる反り、およびそれによって生じるセラミック基体11の反りまたは割れ等を低減できる。
金属板12は、接合金属層等の接合材3を介してセラミック基体11に接合される。接合材3用のろう材ペーストは、例えば銀および銅粉末,銀−銅合金粉末,またはこれらの混合粉末からなる銀ろう材(例えば、銀:72質量%−銅:28質量%)粉末に、チタン,ハフニウム,ジルコニウムまたはその水素化物等の活性金属を銀ろう材に対して2〜5質量%添加混合し、適当なバインダーと有機溶剤および溶媒とを添加混合し、混練することによって製作される。銀ろう材の接合温度は780℃〜900℃であり、接合温度または接合材3の硬度を低下させる目的でインジウム(In)またはスズ(Sn)を1〜10質量%程度添加しても良い。
第1のセラミック基体11aの上下面に設けられた第1の金属回路板12aは、図2に示された例のように、必要に応じて貫通導体13によって電気的に接続されていてもよい。貫通導体13は、例えば以下のようにして作製する。第1のセラミック基体11a用のセラミックグリーンシートに金型やパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体13用の貫通孔を形成し、この貫通孔に貫通導体13用のメタライズペーストを印刷手段によって充填しておき、第1のセラミック基体11a用のセラミックグリーンシートとともに焼成することによって形成する。貫通導体13の材料としては、金属板12と同様の材料を用いることができる。
多層配線基板1は、第1の配線基板1aと第2の配線基板1bとが接合されることによって作製される。第1の配線基板1aおよび第2の配線基板1bのそれぞれが、セラミック基体11の上下面に金属板12の接合された構造である場合には、多層配線基板1は第1の配線基板1aおよび第2の配線基板1bの金属板12同士を接合材3によって接合することによって作製される。すなわち、第1の配線基板1aの第1の金属回路板12aと第2の配線基板1bの第2の金属回路板12bとを接合することによって、第1の配線基板1aと第2の配線基板1bとを接合する。また、第1の配線基板1aの下面に第2の金属回路板12bを接合した後、第2の金属回路板12bの下面と第2の配線基板1bの第2のセラミック基体11bの上面とを接合して、多層配線基板1を作製してもよい。
このような多層配線基板1の上面にダイボンド材4を介して電子部品2を搭載し、電子部品2を複数のボンディングワイヤ5によって金属板12に電気的に接続して電子装置を構成するものとなる。なお、ダイボンド材4は、例えば、金属接合材または導電性樹脂からなる。このような金属接合材は、例えば、半田、金−スズ(Au−Sn)合金、またはスズ−銀−銅(Sn−Ag−Cu)合金等である。電子部品2は、例えば、トランジスタ、CPU(Central Processing Unit)用のLSI(Large Scale Integrated circuit)、IGBT(Insulated Gate Bipolar Transistor)、またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子である。
本実施形態の多層配線基板1は、第1のセラミック基体11aおよび第1のセラミック基
体11aの上下面にそれぞれ接合されている第1の金属回路板12aを含む第1の配線基板1aと、第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bを含んでおり、第1の配線基板1aの下面に接合された第2の配線基板1bとを有している。第2のセラミック基体11bの熱伝導率が第1のセラミック基体11aの熱伝導率よりも高いことから、電子部品2の搭載された多層配線基板1を外部の回路基板に搭載した際に、多層配線基板1に搭載された電子部品2の温度を保ちつつ、第1のセラミック基体11aの下面に接合されている第1の金属回路板12aの放熱性を向上できる。
また、本実施形態の多層配線基板1において、第2の配線基板1bが、第2のセラミック基体11bの上面に接合された第2の金属回路板12bをさらに有していることから、第1の金属回路板12aと第2の金属回路板12bとが接合された多層配線基板1であるので、金属同士の結合によって、第1の配線基板1aと第2の配線基板1bとの接合強度を向上できる。
本実施形態の電子装置は、上記構成の多層配線基板1と、多層配線基板1の金属板12に搭載された電子部品2とを含んでいることから、電子部品2を作動に適した温度に保つことができるので、電子装置の作動効率を向上できる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置について図3を参照しつつ説明する。
本発明の第2の実施形態における電子装置において、上記した第1の実施形態の電子装置と異なる点は、図3に示された例のように、第1の金属回路板12aと第2のセラミック基体11bとが接合されている点である。本実施形態の多層配線基板1は、第1のセラミック基体11aと第2のセラミック基体11bとの間に設けられた金属板12の厚さを低減できるので、多層配線基板1を低背化できる。
また、第1の金属回路板12aに例えば銅等の熱伝導率の高い金属材料を用いたときに、第1のセラミック基体11aと第2のセラミック基体11bとの間に設けられた金属板12が1枚の金属板であることから、金属板12が2枚の金属板を接合材3で接合されたものである場合に比べて、金属板12の熱伝導率を向上できるので、多層配線基板1の放熱性を向上できる。
本実施形態の多層配線基板は、第1のセラミック基体11aの上下面に第1の金属回路板12aの設けられた第1の配線基板1aと、第2のセラミック基体11bの下面に第2の金属回路板12bの設けられた第2の配線基板1bとを接合することによって作製される。すなわち、第1の配線基板1aの下面の第1の金属回路板12aと第2の配線基板1bの上面とを接合材3によって接合することによって、多層配線基板1が作製される。
1・・・・多層配線基板
1a・・・第1の配線基板
1b・・・第2の配線基板
11・・・・セラミック基体
11a・・・第1のセラミック基体
11b・・・第2のセラミック基体
12・・・・金属板
12a・・・第1の金属回路板
12b・・・第2の金属回路板
13・・・・貫通導体
2・・・・電子部品
3・・・・接合材
4・・・・ダイボンド材
5・・・・ボンディングワイヤ

Claims (3)

  1. 第1のセラミック基体および該第1のセラミック基体の上下面にそれぞれ接合されている第1の金属回路板を含む第1の配線基板と、前記第1のセラミック基体よりも高い熱伝導率を有する第2のセラミック基体を含んでおり、前記第1の配線基板の下面に接合された第2の配線基板とを備えていることを特徴とする多層配線基板。
  2. 前記第2の配線基板が、前記第2のセラミック基体の上面に接合された第2の金属回路板をさらに有することを特徴とする請求項1記載の多層配線基板。
  3. 請求項1記載の多層配線基板と、該多層配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。
JP2012119827A 2012-05-25 2012-05-25 多層配線基板および電子装置 Expired - Fee Related JP5902557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012119827A JP5902557B2 (ja) 2012-05-25 2012-05-25 多層配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012119827A JP5902557B2 (ja) 2012-05-25 2012-05-25 多層配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2013247230A true JP2013247230A (ja) 2013-12-09
JP5902557B2 JP5902557B2 (ja) 2016-04-13

Family

ID=49846788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012119827A Expired - Fee Related JP5902557B2 (ja) 2012-05-25 2012-05-25 多層配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP5902557B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
JPWO2016121660A1 (ja) * 2015-01-29 2017-10-05 京セラ株式会社 回路基板および電子装置
WO2019188884A1 (ja) * 2018-03-27 2019-10-03 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板
JP2021101457A (ja) * 2019-12-24 2021-07-08 京セラ株式会社 セラミック回路基板および電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093244A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 多層窒化けい素回路基板
JP2002076214A (ja) * 2000-08-28 2002-03-15 Toshiba Corp 絶縁基板、その製造方法、およびそれを用いた半導体装置
JP2006342008A (ja) * 2005-06-07 2006-12-21 Canon Inc セラミックス積層基板およびセラミックス積層基板の製造方法
JP2008172113A (ja) * 2007-01-15 2008-07-24 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093244A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 多層窒化けい素回路基板
JP2002076214A (ja) * 2000-08-28 2002-03-15 Toshiba Corp 絶縁基板、その製造方法、およびそれを用いた半導体装置
JP2006342008A (ja) * 2005-06-07 2006-12-21 Canon Inc セラミックス積層基板およびセラミックス積層基板の製造方法
JP2008172113A (ja) * 2007-01-15 2008-07-24 Ngk Spark Plug Co Ltd 配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564417B2 (en) 2014-09-24 2017-02-07 Samsung Electronics Co., Ltd. Multi-stacked structures of semiconductor packages
JPWO2016121660A1 (ja) * 2015-01-29 2017-10-05 京セラ株式会社 回路基板および電子装置
EP3252810A4 (en) * 2015-01-29 2018-10-10 Kyocera Corporation Circuit board and electronic device
WO2019188884A1 (ja) * 2018-03-27 2019-10-03 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板
JPWO2019188884A1 (ja) * 2018-03-27 2021-03-25 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板
US11289390B2 (en) 2018-03-27 2022-03-29 Mitsubishi Materials Corporation Insulation circuit board with heat sink
JP7054073B2 (ja) 2018-03-27 2022-04-13 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板
JP2021101457A (ja) * 2019-12-24 2021-07-08 京セラ株式会社 セラミック回路基板および電子装置
JP7360929B2 (ja) 2019-12-24 2023-10-13 京セラ株式会社 セラミック回路基板および電子装置

Also Published As

Publication number Publication date
JP5902557B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
JP6018297B2 (ja) 複合積層体および電子装置
JP5902557B2 (ja) 多層配線基板および電子装置
JPWO2018225809A1 (ja) セラミックス回路基板
JP2012074591A (ja) 回路基板および電子装置
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP2017011216A (ja) 回路基板および電子装置
JP5812882B2 (ja) 配線基板および電子装置
JP5665479B2 (ja) 回路基板および電子装置
JP2015065313A (ja) 回路基板および電子装置
JP6392583B2 (ja) 回路基板、および電子装置
JP2015141952A (ja) 半導体パワーモジュール
JP2015144257A (ja) 回路基板およびその製造方法
JP2014022514A (ja) 電子素子搭載用基板およびそれを用いた電子装置
JP2015164167A (ja) 回路基板、その製造方法、および電子装置
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP2012094697A (ja) 回路基板および電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP6258635B2 (ja) 回路基板および電子装置
JP5777456B2 (ja) セラミック回路基板および電子装置
JP2014216443A (ja) 放熱用基板、電子部品収納用パッケージおよび電子装置
JP5865921B2 (ja) 回路基板およびそれを用いた電子装置
JP2016032032A (ja) 回路基板、および電子装置
JP2012134230A (ja) 回路基板およびそれを用いた電子装置
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP2008004760A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R150 Certificate of patent or registration of utility model

Ref document number: 5902557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees