JP2013247230A - 多層配線基板および電子装置 - Google Patents
多層配線基板および電子装置 Download PDFInfo
- Publication number
- JP2013247230A JP2013247230A JP2012119827A JP2012119827A JP2013247230A JP 2013247230 A JP2013247230 A JP 2013247230A JP 2012119827 A JP2012119827 A JP 2012119827A JP 2012119827 A JP2012119827 A JP 2012119827A JP 2013247230 A JP2013247230 A JP 2013247230A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ceramic substrate
- multilayer wiring
- metal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】 第1のセラミック基体11aおよび第1のセラミック基体11aの上下面にそれぞれ接合されている第1の金属回路板12aを含む第1の配線基板1aと、第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bを含んでおり、第1の配線基板1aの下面に接合された第2の配線基板1bとを有している多層配線基板1である。
【選択図】図2
Description
図1および図2を参照して本発明の第1の実施形態における電子装置について説明する。本実施形態における電子装置は、多層配線基板1と、多層配線基板1に搭載された電子部品2とを有している。なお、図1および図2において、電子装置は、仮想のxyz空間内に設けられて、xy平面上に載置されている。また、本実施形態における上方とは仮想のz軸の正方向のことである。
mであり、多層配線基板1の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
合であれば、第2のセラミック基体11bの材料としては窒化アルミニウム質セラミックスを用いる。このようなセラミック基体11を用いた多層配線基板1が加熱された場合には、窒化アルミニウム質セラミックスの熱膨張よりも窒化ケイ素質セラミックスの熱膨張の方が小さいので、第2のセラミック基体11bの熱膨張が第1のセラミック基体11aによって抑制される。
ット(塊)に圧延加工法または打ち抜き加工法等の機械的加工、またはエッチング等の化学的加工のような金属加工法を施すことによって、例えば厚さが10〜300μmの平板状で
所定パターンに形成される。
図示せず)との電気的接続を良好なものとすることができる。この場合は、内部に燐を8〜15質量%含有させてニッケル−燐のアモルファス合金としておくと、ニッケルからなるめっき層の表面酸化を抑制してろう材との濡れ性等を長く維持することができるので好ましい。ニッケルに対する燐の含有量が8質量%以上15質量%以下であると、ニッケル−燐のアモルファス合金を形成しやすくなってめっき層に対する半田の接着強度を向上させることができる。このニッケルからなるめっき層は、その厚みが1.5μm以上であると、金
属板12の露出した表面を被覆しやすく、金属板12の酸化腐蝕を抑制することができる。また、10μm以下であると、特にセラミック基体11の厚さが300μm未満の薄いものになっ
た場合には、めっき層の内部に内在する内在応力を低減させることができ、金属板12に生じる反り、およびそれによって生じるセラミック基体11の反りまたは割れ等を低減できる。
体11aの上下面にそれぞれ接合されている第1の金属回路板12aを含む第1の配線基板1aと、第1のセラミック基体11aよりも高い熱伝導率を有する第2のセラミック基体11bを含んでおり、第1の配線基板1aの下面に接合された第2の配線基板1bとを有している。第2のセラミック基体11bの熱伝導率が第1のセラミック基体11aの熱伝導率よりも高いことから、電子部品2の搭載された多層配線基板1を外部の回路基板に搭載した際に、多層配線基板1に搭載された電子部品2の温度を保ちつつ、第1のセラミック基体11aの下面に接合されている第1の金属回路板12aの放熱性を向上できる。
次に、本発明の第2の実施形態による電子装置について図3を参照しつつ説明する。
1a・・・第1の配線基板
1b・・・第2の配線基板
11・・・・セラミック基体
11a・・・第1のセラミック基体
11b・・・第2のセラミック基体
12・・・・金属板
12a・・・第1の金属回路板
12b・・・第2の金属回路板
13・・・・貫通導体
2・・・・電子部品
3・・・・接合材
4・・・・ダイボンド材
5・・・・ボンディングワイヤ
Claims (3)
- 第1のセラミック基体および該第1のセラミック基体の上下面にそれぞれ接合されている第1の金属回路板を含む第1の配線基板と、前記第1のセラミック基体よりも高い熱伝導率を有する第2のセラミック基体を含んでおり、前記第1の配線基板の下面に接合された第2の配線基板とを備えていることを特徴とする多層配線基板。
- 前記第2の配線基板が、前記第2のセラミック基体の上面に接合された第2の金属回路板をさらに有することを特徴とする請求項1記載の多層配線基板。
- 請求項1記載の多層配線基板と、該多層配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119827A JP5902557B2 (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119827A JP5902557B2 (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247230A true JP2013247230A (ja) | 2013-12-09 |
JP5902557B2 JP5902557B2 (ja) | 2016-04-13 |
Family
ID=49846788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012119827A Expired - Fee Related JP5902557B2 (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5902557B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564417B2 (en) | 2014-09-24 | 2017-02-07 | Samsung Electronics Co., Ltd. | Multi-stacked structures of semiconductor packages |
JPWO2016121660A1 (ja) * | 2015-01-29 | 2017-10-05 | 京セラ株式会社 | 回路基板および電子装置 |
WO2019188884A1 (ja) * | 2018-03-27 | 2019-10-03 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
JP2021101457A (ja) * | 2019-12-24 | 2021-07-08 | 京セラ株式会社 | セラミック回路基板および電子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093244A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 多層窒化けい素回路基板 |
JP2002076214A (ja) * | 2000-08-28 | 2002-03-15 | Toshiba Corp | 絶縁基板、その製造方法、およびそれを用いた半導体装置 |
JP2006342008A (ja) * | 2005-06-07 | 2006-12-21 | Canon Inc | セラミックス積層基板およびセラミックス積層基板の製造方法 |
JP2008172113A (ja) * | 2007-01-15 | 2008-07-24 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2012
- 2012-05-25 JP JP2012119827A patent/JP5902557B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093244A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 多層窒化けい素回路基板 |
JP2002076214A (ja) * | 2000-08-28 | 2002-03-15 | Toshiba Corp | 絶縁基板、その製造方法、およびそれを用いた半導体装置 |
JP2006342008A (ja) * | 2005-06-07 | 2006-12-21 | Canon Inc | セラミックス積層基板およびセラミックス積層基板の製造方法 |
JP2008172113A (ja) * | 2007-01-15 | 2008-07-24 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564417B2 (en) | 2014-09-24 | 2017-02-07 | Samsung Electronics Co., Ltd. | Multi-stacked structures of semiconductor packages |
JPWO2016121660A1 (ja) * | 2015-01-29 | 2017-10-05 | 京セラ株式会社 | 回路基板および電子装置 |
EP3252810A4 (en) * | 2015-01-29 | 2018-10-10 | Kyocera Corporation | Circuit board and electronic device |
WO2019188884A1 (ja) * | 2018-03-27 | 2019-10-03 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
JPWO2019188884A1 (ja) * | 2018-03-27 | 2021-03-25 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
US11289390B2 (en) | 2018-03-27 | 2022-03-29 | Mitsubishi Materials Corporation | Insulation circuit board with heat sink |
JP7054073B2 (ja) | 2018-03-27 | 2022-04-13 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
JP2021101457A (ja) * | 2019-12-24 | 2021-07-08 | 京セラ株式会社 | セラミック回路基板および電子装置 |
JP7360929B2 (ja) | 2019-12-24 | 2023-10-13 | 京セラ株式会社 | セラミック回路基板および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5902557B2 (ja) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6018297B2 (ja) | 複合積層体および電子装置 | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JPWO2018225809A1 (ja) | セラミックス回路基板 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP2017011216A (ja) | 回路基板および電子装置 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP2015065313A (ja) | 回路基板および電子装置 | |
JP6392583B2 (ja) | 回路基板、および電子装置 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2015144257A (ja) | 回路基板およびその製造方法 | |
JP2014022514A (ja) | 電子素子搭載用基板およびそれを用いた電子装置 | |
JP2015164167A (ja) | 回路基板、その製造方法、および電子装置 | |
JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP2012094697A (ja) | 回路基板および電子装置 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP6258635B2 (ja) | 回路基板および電子装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JP2014216443A (ja) | 放熱用基板、電子部品収納用パッケージおよび電子装置 | |
JP5865921B2 (ja) | 回路基板およびそれを用いた電子装置 | |
JP2016032032A (ja) | 回路基板、および電子装置 | |
JP2012134230A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
JP2008004760A (ja) | 配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5902557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |