JP2015144257A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP2015144257A
JP2015144257A JP2014256301A JP2014256301A JP2015144257A JP 2015144257 A JP2015144257 A JP 2015144257A JP 2014256301 A JP2014256301 A JP 2014256301A JP 2014256301 A JP2014256301 A JP 2014256301A JP 2015144257 A JP2015144257 A JP 2015144257A
Authority
JP
Japan
Prior art keywords
metal plate
groove
insulating substrate
circuit board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014256301A
Other languages
English (en)
Other versions
JP6367701B2 (ja
Inventor
浩一 網田
Koichi Amita
浩一 網田
八山　俊一
Shunichi Yatsuyama
俊一 八山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014256301A priority Critical patent/JP6367701B2/ja
Publication of JP2015144257A publication Critical patent/JP2015144257A/ja
Application granted granted Critical
Publication of JP6367701B2 publication Critical patent/JP6367701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 絶縁基板のクラックおよび金属板の剥がれの抑制に対して有効な回路基板および電子装置を提供することにある。
【解決手段】
絶縁基板１と、絶縁基板１の上面にろう材４を介して接合されており、互いに対向し合う側面同士の間に間隙を有して配置された複数の第１金属板２とを備えており、第１金属板２の側面は、上下方向の中央部から下端部分に向かって内側に傾斜した第１傾斜部を有しており、ろう材４が、側面の第１傾斜部まで延在している回路基板10である。
【選択図】図２

Description

本発明は、回路基板およびその製造方法に関するものである。
従来、パワーモジュールまたはスイッチングモジュール等の例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電子部品が搭載された電子装置に用いられる回路基板として、例えば、絶縁基板の上面および下面にそれぞれ複数の金属板が接合されたものが用いられる（特許文献１を参照）。
また、特許文献１の回路基板を製造する方法としては、絶縁基板の上面および下面に、複数の金属板をろう付けする方法が採用されている。このような方法によれば、絶縁基板の上面および下面に、互いに離間した複数の金属板をそれぞれ接合することができる。
特開2002−343911号公報
しかしながら、上記従来技術の回路基板を製造する際には、ろう付けのための高温環境下において、複数の金属板と絶縁基板との熱膨張差に起因する応力が発生しやすかった。また、複数の金属板同士の間隙の位置では、絶縁基板は金属板で固定されていないため、金属板で固定された部分より変形しやすくなっている。よって、ろう付けの際、複数の金属板同士の間隙の位置における絶縁基板に引っ張り応力が発生しやすかった。従って、当該位置において応力が残留し、回路基板の使用時に絶縁基板のクラック、又は金属板の剥離が生じやすかった。特に、平面視における金属板の外周位置（外周に沿った部分）で応力が大きくなる傾向があり、この部分で上記のクラック等が生じやすい。
また、上記の問題点を解決するためには、絶縁基板に金属板母材をろう付けした後で、エッチング処理により複数の離間した金属板を形成する方法が考えられる。しかし、金属板母材をろう付けした後にエッチング処理を行った場合、絶縁基板の表面側における複数の金属板間の間隔が大きくなってしまい、複数の金属板の高密度配置が困難となりやすかった。
本発明の目的は、前記の問題を鑑みて、絶縁基板における曲げ応力の発生を抑制し、また、複数の金属板の高密度配置が可能となる回路基板の製造方法を提供することにある。
本発明の一つの態様の回路基板は、絶縁基板と、該絶縁基板の上面にろう材を介して接合されており、互いに対向し合う側面同士の間に間隙を有する複数の第１金属板とを備えており、該第１金属板の前記側面は、上下方向の中央部から下端部分に向かって内側に傾斜した第１傾斜部を有しており、前記ろう材が、前記側面の前記第１傾斜部まで延在している。
本発明の一つの態様の回路基板の製造方法は、絶縁基板と、下面に第１溝を有しており、該第１溝を隔てて配置された複数の第１金属板領域を有する第１金属板母材と、第２金属板と、を準備する第１工程と、前記第１金属板母材の下面を前記絶縁基板の上面に配置
し、前記第２金属板が前記複数の第１金属板領域と対向するように、前記第２金属板の上面を前記絶縁基板の下面に配置する第２工程と、加熱処理によって、前記第１金属板母材および前記第２金属板を前記絶縁基板に接合させる第３工程と、前記第１金属板母材の上面から前記第１溝の底部までの部分を除去し、互いに間隙を空けて分離された複数の第１金属板を形成する第４工程と、を有する。
本発明の一つの態様の回路基板によれば、第１金属板の側面は、上下方向の中央部から下端部に向かって内側に湾曲した第１傾斜部を有しており、前記ろう材が前記第１金属板の前記側面の前記第１傾斜部まで延在していることから、平面視における第１金属板の外周位置における応力が傾斜した側面に沿って分散される。そのため、応力が集中することが抑制される。したがって、応力による絶縁基板の機械的な破壊および金属板の剥離等を効果的に抑制することができる。
本発明の一つの態様の回路基板の製造方法によれば、第１工程において下面に予め第１溝が設けられた第１金属板母材を準備するので、エッチングで第１溝を形成したときに、第１溝の側面が第１溝の底面と反対側から底面に向かて次第に溶解除去される。そのため、第１溝の側面は第１溝の底面から底面と反対の方向に向かって内側（第１金属板母材側）に傾斜する。この第１溝の側面が、第１金属板の側面の第１傾斜部となる。その後のろう付け時にろう材が第１傾斜部まで広がり、ろう付け後に第１傾斜部まで延材した形態になるため、上記構成の回路基板を容易に製作することができる。
また、例えば、機械加工によって幅の狭い第１溝を第１金属板母材に設けておけば、得られた回路基板において複数の第１金属板の高密度化を実現できる。従って、例えば、第１溝を有さない第１金属板母材に対して、ろう付け後、上面からエッチング処理を行うことによって複数の第１金属板を形成する場合と比較して、上述した通り、複数の第１金属板間の間隙を小さくして高密度配置を実現することができる。また、第１溝の底部は第１金属板母材の上面まで到達していないので、第３工程の加熱処理中、複数の第１金属板領域は互いに連結している状態である。よって、例えば、複数の第１金属板が互いに分離した状態で加熱処理を行う場合と比較して、加熱中、複数の第１金属板領域の間隙の位置において発生する絶縁基板に加わる応力は第１金属板母材によって抑制される。よって、当該位置において応力が残留することを抑制し、第１傾斜部までろう材が延在していることによる応力分散の効果とあわせて、回路基板の使用時における絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。
（ａ）は本発明の実施形態の回路基板および電子装置の上面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面図であり、（ｃ）は下面図である。 （ａ）は図１に示す回路基板および電子装置における要部を拡大して示す断面図であり、（ｂ）は（ａ）の変形例を示す断面図である。 （ａ）〜（ｅ）は、本発明の製造方法の一例の各工程を示す断面図である。 （ａ）は本発明の製造方法の他の例により製造された回路基板および電子装置の上面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面図であり、（ｃ）は下面図である。 （ａ）〜（ｅ）は、本発明の製造方法の他の例の各工程を示す断面図である。 （ａ）、（ｂ）は、図３（ｂ）の要部であるＢ部の他の例を示す断面図である。 （ａ）は本発明の製造方法の他の例により製造された回路基板の他の例を示す上面図であり、（ｂ）は（ａ）のＢ−Ｂ線での断面図であり、（ｃ）は下面図である。
以下、図面を参照して本発明の回路基板およびその製造方法について説明する。なお、図面において、回路基板および電子装置は、仮想のｘｙｚ空間内に設けられており、ｘｙ平面上に載置されている。また、本実施形態における上方、上面、上部とは仮想のｚ軸の正方向を示しており、下方、下面、下部とは仮想のｚ軸の負方向を示している。
（回路基板）
図１および図２を参照して本発明の実施形態の回路基板10および電子装置20について説明する。図１は（ａ）は本発明の実施形態の回路基板10および電子装置20の上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線での断面図であり、図１（ｃ）は下面図である。また、図２（ａ）は図１に示す回路基板10および電子装置20における要部を拡大して示す断面図であり、図２（ｂ）は図２（ａ）の変形例を示す断面図である。
図１に示す例においては、回路基板10は、絶縁基板１と、複数の第１金属板２と第２金属板３とを備えている。また、図１に示す例において、電子装置20は、回路基板10と、電子部品５とを備えている。
絶縁基板１は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス，ムライト質セラミックス，炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。
絶縁基板１が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、第１金属板２と絶縁基板１との熱膨張率差に起因する熱応力により絶縁基板１にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる回路基板を実現することができる。
絶縁基板１の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1ｍｍ〜１ｍｍであ
り、回路基板の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
絶縁基板１は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素，酸化アルミニウム，酸化マグネシウム，および酸化イットリウム等の原料粉末に適当な有機バインダー，可塑剤，および溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工等を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
複数の第１金属板２は、図１に示す例のように、絶縁基板１の上面に、互いに間隙２ａを空けて接合されている。図１に示す例においては、複数の第１金属板２の下面が、絶縁基板１への接合面となっている。
図１に示す例においては、絶縁基板１の上面に、３つの第１金属板２Ａ、２Ｂ、２Ｃが設けられている。第１金属板２Ａ、２Ｃは、絶縁基板１の上面のｘ方向における両側にそれぞれ設けられている。また、第１金属板２Ｂは、絶縁基板１の上面の中央部に位置しており、第１金属板２Ａ、２Ｃの２つに挟まれている。
間隙とは、互いに隣接して設けられる複数の第１金属板２同士の間の空間であると解釈してよい。図１（ａ）に示す例において、ｙ方向における中央部では、間隙は、第１金属板２Ａと第１金属板２Ｂとの間の空間、および第１金属板２Ｂと第１金属板２Ｃとの間の空間と解することができる。また、図１（ａ）に示す例において、ｙ方向における両端部では、間隙は、第１金属板２Ａと第１金属板２Ｃとの間の空間と解することができる。すなわち、絶縁基板１の上面において、複数の第１金属板２Ａ、２Ｂ、２Ｃが、互いに対向し合う側面同士の間に間隙２ａを有して配置されている。
間隙２ａの幅は、回路基板10に使用される電圧を考慮し、絶縁性を確保できる程度に設定される。例えば、複数の第１金属板２の配置及び寸法にもよるが、間隙２ａの幅は、約0.5〜10ｍｍである。
複数の第１金属板２は、絶縁基板１の上面に、例えば、Ａｇ−Ｃｕ系のろう材４を介して接合されている。このろう材４は、絶縁基板１に対して濡れることにより強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも１種の活性金属材料を含有している。また、このろう材４は、例えば、Ｉｎ、Ｓｎのうち少なくとも１つを有していてもよい。なお、このろう材４の厚みは、例えば約５〜100μｍ程度で
あればよい。
複数の第１金属板２は、例えば平板状の銅板であり、その厚みは、例えば、20〜600μ
ｍである。銅板は、電気抵抗が低く高熱伝導性を有するので、第１金属板２を構成する部材として好ましい。
第１金属板２が銅板である場合、第１金属板２は、例えば無酸素銅である。第１金属板２として無酸素銅を用いた場合には、第１金属板２と絶縁基板１とを接合する際に、第１金属板２表面が銅中に存在する酸素によって酸化されることが低減されるとともに、ろう材４との濡れ性が良好となるので、絶縁基板１との接合強度が向上する。
また、第１金属板２が銅板であり、かつ、ろう材４が銅成分を有する場合には、ろう材４および第１金属板２の両部材の接合部において互いの部材中の銅成分が拡散し合うことによって拡散層が形成されるので、第１金属板２およびろう材４が互いに強固に接合されることとなり好ましい。
複数の第１金属板２について、それぞれの第１金属板２（２Ａ、２Ｂ、２Ｃ）の側面のうち間隙２ａを挟んで互いに対向し合う側面は、その上下方向の中央部から下端部分に向かって内側に傾斜した第１傾斜部を有している。すなわち、間隙に面した第１金属板２の側面は、下端部分が内側に引っ込んでおり、下端に近い程内側（平面視で第１金属板２本体に向かう方向）に大きく入っている。さらに言い換えれば、第１金属板２は、その側面の上下方向の中央部から下端部にかけて、下端部ほど深さが大きくなるようなザグリ部を有している。
第１傾斜部について、平面上であり、縦断面において直線状であるものでもよく、曲面状（凹状に湾曲した面）であり、縦断面において円弧状等の極線状であるものでもよい。すなわち、第１金属板２の側面の下端部（絶縁基板１に接合されている側）程、第１金属板２の側面と絶縁基板１との間にろう材が配置されるスペースとしての第１傾斜部が設けられていればよい。
また、ろう材４は、第１金属板２の側面のうち第１傾斜部まで延在している。すなわち、ろう材４は、絶縁基板１の上面と第１金属板２の下面との間の接合面から第１金属板２
の側面の下部まで延びており、第１傾斜部においても絶縁基板１と第１金属板２との間に介在して両者を互いに接合させている。
このような回路基板10によれば、第１金属板２の側面が第１傾斜部を有しており、ろう材４が第１金属板２の側面の第１傾斜部まで延在していることから、平面視における第１金属板２の外周位置における応力が、傾斜した側面に沿って分散される。そのため、応力が集中することが抑制される。したがって、応力による絶縁基板１の機械的な破壊および第１金属板２の剥離等を効果的に抑制することができる。
ろう材４は、例えば図２（ｂ）に示す例のように、第１傾斜部を充填しているものであってもよい。ろう材４のよる第１傾斜部の充填とは、第１金属板２の側面が第１傾斜部を有していないと仮定したときの仮想の側面と、第１傾斜部における側面との間の空間がろう材４で満たされているような状態をいう。
第１傾斜部がろう材４で充填されている場合には、第１傾斜部において第１金属板２と絶縁基板１との間に介在するろう材４の量（体積）がさらに大きくなるため、ろう材４を介した第１金属板２の絶縁基板１との接合の強度、およびろう材４の変形による応力緩和の効果がさらに高められる。そのため、応力による絶縁基板１の機械的な破壊および第１金属板２の剥離等の抑制に対してより有効な回路基板10および電子装置20を提供することができる。
また、第１金属板２が第１傾斜部を有しているときに、この第１傾斜部までろう材４が延材していることによって、次のような効果を得ることができる。すなわち、後述するように電子部品５が搭載され、この電子部品５が樹脂材料（図示せず）で被覆される（いわゆるポッティングされる）ときに、この樹脂材料のうち第１傾斜部に入り込んだ部分と絶縁基板１との間に空隙が生じる可能性が低減される。この隙間は、上から見たときに内側に入り込んだ部分である第１傾斜部に、上側から樹脂材料（ポッティング樹脂）を入り込ませることが難しいこと等に起因する。これに対して、あらかじめ第１傾斜部のかなりの部分にろう材４が存在しているか、または完全に充填されているため、樹脂材料について第１傾斜部における上記の空隙の発生が抑制できる。
また、ろう材４は、第１傾斜部を充填しているものであっても、充填していないものであっても、いずれの場合であっても、第１金属板２の側面の上下方向の中央部まで接合されているものであってもよい。この場合には、上記ポッティング樹脂が入り込みにくい部分がろう材４によって効果的に充填されているため、樹脂材料における空隙の発生がさらに効果的に抑制される。
また、第１金属板２の側面は、上下方向の中央部から上端部分に向かって内側に傾斜した第２傾斜部をさらに有しているものであってもよい。この場合には、第１金属板２の外周部分における厚みが、第１傾斜部とあわせて効果的に薄いものになっている。そのため第１金属板２の外周部分において発生する応力がより効果的に低減される。そのため、応力による絶縁基板１の機械的な破壊および第１金属板２の剥離等をさらに効果的に抑制することができる。
また、上記のポッティング樹脂を第１金属板２の側面同士の間隙２ａ内に上側から入り込ませることがより容易であり、作業性についても向上できる。
また、第１傾斜部および第２傾斜部は、複数の第１金属板２の互いに隣り合う側面のみに限られず、第１金属板２の側面の全周にわたって設けられていてもよい。この場合には、さらに応力の低減およびポッティング樹脂における空隙の抑制等に対して有効な回路基
板10を提供することができる。
また、図１に示す例において、中央部の第１金属板２Ｂの上面には接合材を介して電子部品５が実装されており、この電子部品５は、他の第１金属板２Ａ、２Ｃに、ボンディングワイヤ６等の導電性接続材によって接続される。このように、図１に示す例において、第１金属板２は、回路導体として機能している。また、第１金属板２は、回路基板10に搭載される電子部品５のマウント用の金属部材、接地導体用の金属部材としても用いることができる。また、後述する第２金属板３は主に放熱板として用いられる。このように、第１金属板２は、例えば数十Ａ程度の比較的大きな電流を通電するための導電路として、セラミックス等からなる絶縁基板１に接合されて用いられる。
電子部品５は、例えば、トランジスタ、ＣＰＵ（Central Processing Unit）用のＬＳ
Ｉ（Large Scale Integrated circuit）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）等の半導体素子である。
電子部品５を第１金属板２に接合する接合材は、例えば、金属または導電性樹脂等からなる。金属から成る接合材は、例えば、半田、金−スズ（Ａｕ−Ｓｎ）合金、またはスズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）合金等である。導電性樹脂から成る接合材は、例えば、Ａｇエポキシ樹脂等の熱伝導率の高い接着剤等である。
なお、第１金属板２表面に、めっき法によってめっき膜を形成しても良い。この構成によれば、接合材との濡れ性が良好となるので電子部品５を第１金属板２の表面に強固に接合することができる。めっき膜は、導電性および耐食性が高い金属を用いれば良く、例えば、ニッケル、コバルト、銅、若しくは金、またはこれらの金属材料を主成分とする合金材料が挙げられる。めっき膜の厚みは、例えば1.5〜10μｍであれば良い。
また、めっき膜は内部にリンを含有することが好ましい。例えば、ニッケル−リンのアモルファス合金のめっき膜であれば、ニッケルめっき膜の表面酸化を抑制して接合材等の濡れ性等を長く維持することができるので好ましい。また、ニッケルに対するリンの含有量が８〜15質量程度であると、ニッケル−リンのアモルファス合金が形成されやすくなって、めっき膜に対する接合材等の接着強度を更に向上させることができる。
第２金属板３は、複数の第１金属板２と対向しており、絶縁基板１の下面に接合されている。第２金属板３の材料、第２金属板３上のめっき膜、及び第２金属板３の絶縁基板１への接合方法は、第１金属板２と同様である。図１に示す例においては、第２金属板３の上面が、絶縁基板１への接合面となっている。
図１に示す例においては、第２金属板３として、一つの銅板が絶縁基板１の下面のほぼ全面に張り付けられている。その厚みは、例えば、20〜600μｍである。
（第１の製造方法）
次に、図１に示す例の回路基板10の製造方法について、図３（ａ）〜（ｅ）を用いて説明する。なお、以下の説明において用いる図３〜図７の各図は、製造方法に関する各工程の説明を主としたものであり、第１傾斜部および第２傾斜部を省略している。
（１）まず、第１工程として、絶縁基板１と、下面に第１溝22ａを有しており、第１溝22ａを隔てて配置された複数の第１金属板領域22Ａ、22Ｂ、22Ｃを有する第１金属板母材22と、第２金属板３と、を準備する。なお、ここでは、第１金属板母材22、および第２金属板３の材料として、例えば、銅を用いた例を示す。
第１溝22ａを有する第１金属板母材22を形成するには、平板状の金属板21における絶縁基板１との接合面側に、例えばエッチング処理を行って溝を形成する。エッチング液には、例えば、塩化第二鉄が用いられる。当該エッチング処理に際しては、まず、図３（ａ）のように、第１金属板領域22Ａ、22Ｂ、22Ｃに対応する部分にマスキング７を施す。次に、金属の厚みの６０％程度の深さまでエッチング処理を行い、所定位置に第１溝22ａを形成する。その後、マスキング７を剥離することで、図３（ｂ）のように第１溝22ａが形成された第１金属板母材22を得ることができる。なお、第１溝22ａは、平板状の金属板に、切削等の機械加工によって行ってもよい。なお、図３（ｂ）の例は、機械加工によって第１溝22ａを形成した場合の例であり、エッチングで加工した場合には、図１、図２に示したように、金属板の側面が傾斜面となる。
（２）次に、第２工程として、図３（ｃ）に示すように、第１金属板母材22の下面を絶縁基板１の上面に配置し、第２金属板３が複数の第１金属板領域22Ａ、22Ｂ、22Ｃと対向するように、第２金属板３の上面を絶縁基板１の下面に配置する。
なお、本工程においては、第１金属板母材22および第２金属板３の配置前に、図３（ｃ）に示すように、絶縁基板１の両主面にろう材を予め所定の位置に例えばスクリーン印刷等の方法で所定の形状に塗布する。このろう材は、例えば、銀、銅を主成分とし、さらにＴｉを含み、Ｉｎ、又はＳｎによって融点を７９０℃程度に調整したものが用いられる。
（３）次に、第３工程として、加熱処理によって、第１金属板母材22および第２金属板３を絶縁基板１に接合させる。この工程では、第２工程で得られた積層体を、真空炉内に載置し、真空状態において８３０℃程度で熱処理を行う。これにより、ろう材が溶融し、冷却することでろう材が固化し、第１金属板母材22および第２金属板３を絶縁基板１に接合される。
（４）次に、第４工程として、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去し、互いに間隙２ａを空けて分離された複数の第１金属板２を形成する。
本工程は、例えば、エッチング処理によって行えばよい。エッチング処理を行う場合には、まず、図３（ｄ）に示すように、第１金属板母材22の上面、および第２金属板３の下面にマスキング７を施す。第１金属板母材22の上面のマスキング７は、第１溝22ａに対応する部分を除くようにする。その後、塩化第二鉄によって、２回目のエッチング処理を行った後、マスキング７を除去することによって、図３（ｅ）のような、本発明の回路基板10を得る。なお、第１金属板母材22の上面から第１溝22ａの底部までの部分の除去は、切削等の機械加工によって行ってもよい。また、必要に応じて第１金属板２および第２金属板３の表面にニッケルめっきを施してもよい。
なお、このエッチング処理時に第１傾斜部を形成することもできる。すなわち、第１金属板２（２Ａ、２Ｂ、２Ｃ）となる第１金属板母材22の第１溝22ａ内に露出した側面がエッチング時に部分的に除去される。除去された跡が、個々の第１金属板２の側面の第１傾斜部になる。
また、このエッチング処理時に、第１金属板２の側面に実施形態の回路基板10における第２傾斜部が形成される。第１傾斜部を有する第１金属板２の形成時に、あわせて第２傾斜部も形成できる。そのため、回路基板10としての生産性を高く維持することができる。仮に、上記の方法で第１傾斜部を有する第１金属板２を形成するときに、あえて第２傾斜部の形成を避けようとすると、マスキング等の工程が増える。そのため、第１傾斜部とあわせて第２傾斜部を有する第１金属板２を含む回路基板10は、生産性の点でも有利である
。
上述したように、本発明の製造方法においては、間隙２ａの形成工程を２回に分けている。２回のうち１回目は、第１金属板母材22において、絶縁基板１との接合面に、マスキング７をした後エッチング処理を施して、間隙２ａの一部である第１溝22ａを形成する。
一方、一般的に、エッチングによって形成する溝は、その深さが深いほど、溝の幅も広くなる。よって、例えば、第１溝を有さない第１金属板母材をろう付け後、絶縁基板１との接合面とは反対側の面（上面）から、１回のみのエッチング処理で間隙２ａを形成する場合、絶縁基板１表面上における、複数の第１金属板２同士の間隙２ａは比較的大きくなってしまう。よって、間隙２ａの形成を２回に分け、1回目のエッチングを絶縁基板１と
の接合面側から行って第１溝22ａを形成した場合、第１金属板２の高密度配置が可能となる。
なお、以上の効果は、第１溝22ａをエッチングで形成した場合だけでなく、前述したように機械加工で形成した場合も同様である。
また、本発明の製造方法においては、間隙２ａの形成工程を２回に分け、１回目の形成工程では、あえて溝（第１溝22ａ）の状態で形成を止めている。よって、第１溝22ａの底部は第１金属板母材22の上面まで到達していないので、第３工程の加熱処理中、複数の第１金属板領域22Ａ、22Ｂ、22Ｃは互いに連結している状態である。よって、例えば、複数の第１金属板が互いに分離した状態で加熱処理を行う場合と比較して、加熱中、複数の第１金属板領域22Ａ、22Ｂ、22Ｃの間隙の位置において発生する絶縁基板１の曲げ応力は第１金属板母材22によって抑制される。よって、当該位置において応力が残留することを抑制し、回路基板10の使用時における絶縁基板１のクラック発生、又は金属板の剥離を抑制することができる。
（第２の製造方法）
次に、図４および図５を参照して本発明の第２の製造方法、ならびに当該製造方法によって製造される回路基板10および電子装置20について説明する。
図４に示す例の回路基板10は、図１に示す例と異なり、第２金属板３の上面に、上面視において、間隙２ａと重なって沿うように形成された第２溝３ａが設けられている。
本発明の図４に示す例の回路基板10の製造方法について図５（ａ）〜（ｅ）を用いて説明する。
（１）まず、第１工程として、図５（ａ）〜（ｃ）で示すように、第１の製造方法と同様に、絶縁基板１と、第１金属板母材22と、を準備する。また、これらに加えて第２金属板３も準備する。ここで、第２の製造方法においては、第１の製造方法と異なり、第２金属板３として、上面に第１溝22ａと線対称な形状の第２溝３ａが設けられた第２金属板３を準備しておく。なお、第２溝３ａの形成方法は、前述した第１溝22ａの形成方法と同様である。
（２）次に、第２工程として、図５（ｃ）に示すように、第１の製造方法と同様に、第１金属板母材22の下面を絶縁基板１の上面に配置し、第２金属板３が複数の第１金属板領域22Ａ、22Ｂ、22Ｃと対向するように、第２金属板３の上面を絶縁基板１の下面に配置する。さらに、第２の製造方法においては、第１の製造方法と異なり、上面視した際に第２溝３ａが第１溝22ａと重なって沿うように、第２金属板３の上面を絶縁基板１の下面に配置する。
なお、絶縁基板１の両主面に配置させるろう材は、第１溝22ａおよび第２溝３ａを除く第１金属板母材22および第２金属板３の表面との接合領域に合わせて塗布するようにする。なお、使用するろう材は、第１の製造方法で用いたものと同様とする。
（３）次に、第３工程として、第１の製造方法と同様に、加熱処理によって、第１金属板母材22および第２金属板３を絶縁基板１に接合させる。
（４）次に、第４工程として、図５（ｄ）、（ｅ）に示す例のように、第１の製造方法と同様に、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去し、互いに間隙２ａを空けて分離された複数の第１金属板２を形成する。
以上の製造方法によれば、第１工程においては、上面に第１溝22ａと線対称な形状の第２溝３ａが設けられた第２金属板３を準備し、第２工程においては、上面視した際に第２溝３ａが第１溝22ａと重なって沿うように、第２金属板３の上面を絶縁基板１の下面に配置しているので、第３工程の加熱処理中、第１金属板母材２１と絶縁基板１との接合面の形状は、第２金属板３と絶縁基板１との接合面の形状と、絶縁基板１を挟んで略面対称となる。よって、第１金属板母材２１と絶縁基板１との熱膨張差に起因する曲げ応力は、第２金属板３と絶縁基板１との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板１のクラック発生、又は第１および第２金属板２、３の剥離を抑制することができる。
また、第２金属板３の上面に形成されているのは第２溝３ａであり、この第２溝３ａの底部は下面まで到達していないので、第２金属板３は、各第１金属板２Ａ、２Ｂ、２Ｃに絶縁基板１を介して対向する複数の対向領域を有しており、かつ、これら複数の対向領域は互いに下面側（ｚ方向の負の側）で連結している。よって、第３工程の加熱処理中、金属板が貼り付けられていない複数の対向領域間の位置において、第２金属板３と絶縁基板１との熱膨張差に起因する応力が集中することを避けることができる。
第２溝３ａの幅は、第２金属板３の形状及び寸法にもよるが、例えば、約0.5〜12ｍｍ
である。また、第２溝３ａの深さは、第２金属板３の厚みにもよるが、例えば、約５〜500μｍである。
図５（ｃ）に示す例のように、第１工程（準備工程）において、第２金属板３の上面に形成した第２溝３ａは、上面視で第１溝22ａと側面の位置が同一であり、かつ、幅が第１溝22ａと同一であることが好ましい。この場合には、第１金属板母材２１と絶縁基板１との接合面は、形状だけでなく大きさにおいても、第２金属板３と絶縁基板１との接合面と同一となる。よって、第３工程の加熱処理中、絶縁基板１上面における第１金属板母材２１との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は第１および第２金属板２、３の剥離をさらに抑制することができる。
なお、上記の「同一」とは、完全同一だけでなく、実質同一の場合も含む。実質同一の場合とは、その差が、例えば、約0.1〜１ｍｍの場合である。
また、図５（ｃ）に示す例のように、第１工程（準備工程）において、第２金属板３の上面に形成した第２溝３ａは、第１溝22ａと幅が同一であり、かつ、第１溝22ａと深さが同一であることが好ましい。この場合には、第２金属板３の金属量は、第１金属板母材２１の金属量に近接するので、両部材の熱膨張量も近似する。従って、第３工程の加熱処理中、絶縁基板１上面における第１金属板母材２１との熱膨張差、および、絶縁基板１下面
における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は第１および第２金属板２、３の剥離をさらに抑制することができる。
なお、第２溝３ａの幅、又は深さを第１溝22ａと同一にするためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。
次に、図６を用いて、本発明の回路基板10の製造方法の他の例を説明する。図６（ａ）、（ｂ）の断面図は、それぞれ図４（ｂ）の要部であるＢ部の他の例を示している。
図６（ａ）、（ｂ）に示す例の回路基板10を製造する際の第１工程（準備工程）において、第２金属板３の上面に形成した第２溝３ａの側面の位置は、第１溝22ａの側面の位置と異なっていることが好ましい。このようにすれば、第３工程の加熱処理中、絶縁基板１は、上面視した際における特定の位置で、第１金属板母材２１との間で生じる熱応力と、第２金属板３との間で生じる熱応力とが重なることを防ぐことができる。よって、絶縁基板１のクラック発生を抑制することができる。
図６（ａ）に示す例の回路基板10を製造する際、第１工程において、第２金属板３の上面に形成する第２溝３ａの幅は、第１溝22ａの幅より狭くし、第２溝３ａの深さは、第２金属板３の厚みの半分以上とすることが好ましい。この場合には、第２溝３ａの側面の位置は、第１溝22ａの側面の位置と異なっているので前述と同様の効果を奏する。また、第２溝３ａの幅を間隙２ａの幅より狭くした分、第２金属板３の金属量が第１金属板母材２１の金属量より多くなっているが、第２溝３ａの深さが深くなるほど、第２金属板３の金属量は、第１金属板母材２１の金属量に近接するので、両部材の熱膨張量も近似させることができる。従って、第３工程の加熱中、絶縁基板１上面における第１金属板母材２１との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は第２金属板３の剥離をさらに抑制することができる。
なお、図６（ａ）に示す寸法の例としては、例えば、間隙２ａの幅が約５ｍｍである場合、第２溝３ａの幅は、約0.5〜４ｍｍであればよい。
なお、第２溝３ａの幅を、第１溝22ａより狭くするためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。また、第２溝３ａの深さを、第１溝22ａより深くするためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。
図６（ｂ）に示す例の回路基板10を製造する際、第１工程において、第２金属板３の上面に形成する第２溝３ａの幅は、第１溝22ａの幅より広くし、第２溝３ａの深さは、第２金属板３の厚みの半分以下とすることが好ましい。この場合には、第２溝３ａの側面の位置は、第１溝22ａの側面の位置と異なっているので前述と同様の効果を奏する。また、第２溝３ａの幅を第１溝22ａの幅より広くした分、第２金属板３の金属量が第１金属板母材２１の金属量より少なくなっているが、第２溝３ａの深さが浅くなるほど、第２金属板３の金属量は、第１金属板母材２１の金属量に近接するので、両部材の熱膨張量も近似させることができる。従って、第３工程の加熱中、絶縁基板１上面における第１金属板母材２１との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は第２金属板３の剥離をさらに抑制することができる。
なお、図６（ｂ）に示す寸法の例としては、例えば、間隙２ａの幅が約１ｍｍである場合、第２溝３ａの幅は、約２〜５ｍｍであればよい。
なお、第２溝３ａの幅を、第１溝22ａより広くするためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。また、第２溝３ａの深さを、第１溝22ａより浅くするためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。
次に、図７を用いて、本発明の製造方法で製造された回路基板10の他の例を説明する。図７（ａ）は、当該他の実施形態の上面図を示し、図７（ｂ）は、当該他の実施形態の断面図を示しており、図７（ｃ）は下面図である。
図７に示す例の構成とするために、図６と同様に、第１工程（準備工程）において、第２金属板３の上面に形成した第２溝３ａの側面の位置を、第１溝22ａの側面の位置と異ならせることが好ましい。これにより、上記と同様の効果を有する。
図７に示す例のように、第２溝３ａの基板内部側の側面は、間隙２ａの基板外縁側の側面に近接していることが好ましい。このような構成によれば、第２金属板３における、電子部品５が搭載された第１金属板２Ｂに対する対向領域の幅を、第１金属板２Ｂの幅より大幅に広くすることができる。従って、電子部品５で発生し、第１金属板２Ｂを介して伝わってきた熱を、第１金属板２Ｂに対する対向領域から良好に放熱することができる。
なお、第２溝３ａの基板内部側の側面は、間隙２ａの基板外縁側の側面に近接させるためには、第１工程における第２溝３ａおよび第１溝22ａ作製時において、適宜調整する。
なお、本発明の金属板等は上記実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。
例えば、活性金属入りのろう材４で絶縁基板１の上下面に第１金属板２、第２金属板３を接合する構造について説明したが、ろう付けの代わりに、銅直接接合法（ＤＢＣ法）を用いてもよい。
また、複数の第１金属板２、および第２金属板３の材料としては、上述した銅の代わりに、例えば、アルミニウムを使用してもよい。なお、アルミニウムから成る第１および第２金属板２，３を絶縁基板１に接合する際には、例えば、活性金属を含有するアルミろうが用いられる。
１・・・絶縁基板
２・・・第１金属板
２ａ・・・間隙
３・・・第２金属板
３ａ・・第２溝
４・・・ろう材
５・・・電子部品
６・・・ボンディングワイヤ
７・・・マスキング
10・・・回路基板
20・・・電子装置
22・・・第１金属板母材
22ａ・・・第１溝
22Ａ、22Ｂ、22Ｃ・・・複数の第１金属板領域

Claims (4)

  1. 絶縁基板と、
    該絶縁基板の上面にろう材を介して接合されており、互いに対向し合う側面同士の間に間隙を有して配置された複数の第１金属板とを備えており、
    該第１金属板の前記側面は、上下方向の中央部から下端部分に向かって内側に傾斜した第１傾斜部を有しており、
    前記ろう材が、前記側面の前記第１傾斜部まで延在していることを特徴とする回路基板。
  2. 前記第１金属板の前記側面は、前記上下方向の中央部から上端部分に向かって内側に傾斜した第２傾斜部をさらに有していることを特徴とする請求項１に記載の回路基板。
  3. 絶縁基板と、下面に第１溝を有しており、該第１溝を隔てて配置された複数の第１金属板領域を有する第１金属板母材と、第２金属板と、を準備する第１工程と、
    前記第１金属板母材の下面を前記絶縁基板の上面にろう材を介して配置し、前記第２金属板が前記複数の第１金属板領域と対向するように、前記第２金属板の上面を前記絶縁基板の下面にろう材を介して配置する第２工程と、
    加熱処理によって、前記第１金属板母材および前記第２金属板を前記絶縁基板に接合させる第３工程と、
    前記第１金属板母材の上面から前記第１溝の底部までの部分を除去し、互いに間隙を空けて分離された複数の第１金属板を形成する第４工程と、
    を有する回路基板の製造方法。
  4. 前記第１工程においては、前記第２金属板として、上面に前記第１溝と線対称な形状の第２溝が設けられた第２金属板を準備し、
    前記第２工程においては、上面視した際に前記第２溝が前記第１溝と重なって沿うように、前記第２金属板の上面を前記絶縁基板の下面に配置する
    ことを特徴とする請求項３に記載の回路基板の製造方法。
JP2014256301A 2013-12-26 2014-12-18 回路基板およびその製造方法 Active JP6367701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014256301A JP6367701B2 (ja) 2013-12-26 2014-12-18 回路基板およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013269420 2013-12-26
JP2013269420 2013-12-26
JP2014256301A JP6367701B2 (ja) 2013-12-26 2014-12-18 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015144257A true JP2015144257A (ja) 2015-08-06
JP6367701B2 JP6367701B2 (ja) 2018-08-01

Family

ID=53889109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014256301A Active JP6367701B2 (ja) 2013-12-26 2014-12-18 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP6367701B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660896A (zh) * 2019-10-24 2020-01-07 侯立东 一种led封装结构及其封装方法
WO2022019242A1 (ja) * 2020-07-22 2022-01-27 京セラ株式会社 回路基板および回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2003133662A (ja) * 2001-10-29 2003-05-09 Kyocera Corp セラミック回路基板
JP2007043002A (ja) * 2005-08-05 2007-02-15 Hitachi Metals Ltd セラミックス回路基板の製造方法およびセラミックス回路基板
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2010238753A (ja) * 2009-03-30 2010-10-21 Kyocera Corp 放熱用部材およびこれを用いたモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2003133662A (ja) * 2001-10-29 2003-05-09 Kyocera Corp セラミック回路基板
JP2007043002A (ja) * 2005-08-05 2007-02-15 Hitachi Metals Ltd セラミックス回路基板の製造方法およびセラミックス回路基板
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2010238753A (ja) * 2009-03-30 2010-10-21 Kyocera Corp 放熱用部材およびこれを用いたモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660896A (zh) * 2019-10-24 2020-01-07 侯立东 一种led封装结构及其封装方法
CN110660896B (zh) * 2019-10-24 2020-11-24 福建龙业光电科技有限公司 一种led封装结构及其封装方法
WO2022019242A1 (ja) * 2020-07-22 2022-01-27 京セラ株式会社 回路基板および回路基板の製造方法

Also Published As

Publication number Publication date
JP6367701B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6018297B2 (ja) 複合積層体および電子装置
JP6477975B2 (ja) 半導体装置、その製造方法および半導体モジュール
JP2017011216A (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP5902557B2 (ja) 多層配線基板および電子装置
JP2012074591A (ja) 回路基板および電子装置
JP6317178B2 (ja) 回路基板および電子装置
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6392583B2 (ja) 回路基板、および電子装置
JP6336898B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2011171349A (ja) 配線基板およびそれを用いた電子装置
JP2017063168A (ja) 回路基板および電子装置
JP5665479B2 (ja) 回路基板および電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP6603098B2 (ja) 回路基板および電子装置
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2016032032A (ja) 回路基板、および電子装置
JP7017098B2 (ja) 半導体装置
JP6608728B2 (ja) 回路基板および電子装置
JP2008004760A (ja) 配線基板および電子装置
JP6777440B2 (ja) 回路基板および電子装置
JP6258635B2 (ja) 回路基板および電子装置
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180705

R150 Certificate of patent or registration of utility model

Ref document number: 6367701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150