JP6777440B2 - 回路基板および電子装置 - Google Patents
回路基板および電子装置 Download PDFInfo
- Publication number
- JP6777440B2 JP6777440B2 JP2016127765A JP2016127765A JP6777440B2 JP 6777440 B2 JP6777440 B2 JP 6777440B2 JP 2016127765 A JP2016127765 A JP 2016127765A JP 2016127765 A JP2016127765 A JP 2016127765A JP 6777440 B2 JP6777440 B2 JP 6777440B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- plate
- ceramic
- circuit board
- ceramic plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
子装置に用いられる回路基板として、例えば、セラミック焼結体等からなる絶縁基板の上面に金属板が接合されたものが用いられている。
5と第3金属板5、誘電体層11、第1セラミック板1および第1金属板3によって、実施形態の回路基板20が基本的に構成されている。ただし、誘電体層11は、第3金属板5の上面に段差部5aが設けられた部分のみにおいて、第3金属板5(段差部5aの底面)と第1セラミック板1との間に存在している。
が高い電子装置30を提供することができる。
あり、回路基板20および電子装置30の所定の外形寸法および機械的強度等の条件に応じて適宜設定すればよい。
)がボンディングワイヤ7等によって電気的に接続されている。電子部品6の異なる電極は、例えば大電流用および制御信号用のそれぞれの電極である。
まで効率よく伝導される。
5は、第1金属板3および第2金属板4の厚みを合わせた厚みよりも厚いものでもよい。この場合には、実施形態の回路基板20の見かけの熱膨張係数が、仮に窒化ケイ素質焼結体の単板を絶縁基板として使用した場合の回路基板(図示せず)の見かけの熱膨張係数よりも大きくなり、モールド樹脂8の熱膨張係数に近付く。つまり、両者の熱膨張係数の差に起因する応力がより小さくなる。
みは、例えば約5〜100μm程度であればよい。
ものを含み、例えば大電流用および制御信号用のそれぞれの電極と電気的に接続されるものを含んでいる。すなわち、複数の第1金属板3は、電子部品6が搭載されるものに加えて、制御信号用のものと、制御信号よりも大きな電流である大電流用のものとを含んでいる。この場合に、段差部5aおよび誘電体層11は、大電流用の第1金属板3に対応した位置にあるものであってもよい。また、複数の第1金属板3のうち大電流用の第1金属板3については、その全面と平面透視で重なるように段差部5aが設けられていてもよい。また、大電流用の第1金属板3のみに対応した位置にあるものであってもよい。
程度)、ポリ塩化ビニル樹脂(絶縁破壊電圧:30kV/mm程度)、ポリイミド樹脂(絶縁破壊電圧:20kV/mm程度)、シリコーン樹脂(絶縁破壊電圧:25kV/mm程度)等を用
いることができる。すなわち、段差部5aに樹脂材料(誘電体層11)が配置されている。
度)に対して、数倍から10倍程度、絶縁破壊電圧を高めることができるようになる。その
ため、例えば同じ絶縁破壊電圧が要求された場合、段差部5aの高さを小さく(低く)できるので、放熱性の低下をより小さく抑えることができるようになる。また、同じ放熱性が求められるときには回路基板20等の薄型化にも有効である。なお、樹脂製の誘電体層11は、例えば未硬化で流動性を有する状態のものを回路基板20の側面から段差部5aに注入し、その後に硬化させることで、段差部5a内に充填することができる。
高く、ヤング率が小さいため、第3金属板5に大きな応力が加わりにくいので、回路基板20の長期信頼性の向上に対しては有利である。
1a・・・貫通孔
1b・・・薄肉部
1c・・・開口部
2・・・第2セラミック板
3・・・第1金属板
4・・・第2金属板
5・・・第3金属板
5a・・・段差部
6・・・電子部品
7・・・ボンディングワイヤ
8・・・モールド樹脂
10・・・ろう材
11・・・誘電体層
20・・・回路基板
30・・・電子装置
Claims (5)
- 第1金属板が配置された領域を含む上面を有する第1セラミック板と、
第2金属板が配置された領域を含む下面を有する第2セラミック板と、
凹状の段差部を含んでいるとともに前記第1セラミック板の下面に対向している上面および前記第2セラミック板の上面と対向している下面を有しており、前記第1セラミック板と前記第2セラミック板との間に挟まれて配置された、前記第1金属板および前記第2金属板のいずれよりも厚い第3金属板と、
前記第3金属板の上面の段差部に配置されており、平面透視において前記第1金属板と重なる部分を含む誘電体層とを備え、
前記第1セラミック板が平面透視で前記段差部から該第1セラミック板の上面にかけて貫通している開口部を有しており、該開口部が第1金属板と部分的に重なっていることを特徴とする回路基板。 - 前記第1金属板が、制御信号用の第1金属板および制御信号よりも大きな電流である大電流用の第1金属板を含んでおり、
前記誘電体層は、前記大電流用の第1金属板に対応した位置にあることを特徴とする請求項1に記載の回路基板。 - 前記第1セラミック板は、平面透視で前記第1金属板と重ならない位置に貫通孔および薄肉部の少なくとも一方を有することを特徴とする請求項1または請求項2に記載の回路基板。
- 前記誘電体層が、前記段差部から前記開口部内の前記第1セラミック板の上面の高さまで配置されており、前記誘電体層の誘電率が前記第1セラミック板の誘電率よりも低いことを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
- 請求項1〜請求項4のいずれかに記載の回路基板と、
前記第1金属板上に搭載された電子部品と、
該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016127765A JP6777440B2 (ja) | 2016-06-28 | 2016-06-28 | 回路基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016127765A JP6777440B2 (ja) | 2016-06-28 | 2016-06-28 | 回路基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006409A JP2018006409A (ja) | 2018-01-11 |
JP6777440B2 true JP6777440B2 (ja) | 2020-10-28 |
Family
ID=60949743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016127765A Active JP6777440B2 (ja) | 2016-06-28 | 2016-06-28 | 回路基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6777440B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086747A (ja) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
JP2014093365A (ja) * | 2012-11-01 | 2014-05-19 | Toyota Industries Corp | 半導体装置 |
JP6031642B2 (ja) * | 2014-02-28 | 2016-11-24 | 板橋精機株式会社 | パワーモジュールとその製造方法 |
-
2016
- 2016-06-28 JP JP2016127765A patent/JP6777440B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018006409A (ja) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
JP4613077B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6702800B2 (ja) | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 | |
JP6616166B2 (ja) | 回路基板および電子装置 | |
JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
JP6777440B2 (ja) | 回路基板および電子装置 | |
JP6046421B2 (ja) | 配線基板および電子装置 | |
JP2018074147A (ja) | 回路基板および電子装置 | |
JP3934966B2 (ja) | セラミック回路基板 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP6367701B2 (ja) | 回路基板およびその製造方法 | |
JP2018006377A (ja) | 複合基板、電子装置および電子モジュール | |
JP6983119B2 (ja) | 放熱板、半導体パッケージおよび半導体装置 | |
JP6603098B2 (ja) | 回路基板および電子装置 | |
JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP6608728B2 (ja) | 回路基板および電子装置 | |
JP6166094B2 (ja) | 配線基板および電子装置 | |
WO2016139890A1 (ja) | 電子装置 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
WO2020158808A1 (ja) | 電子部品実装用基体および電子装置 | |
JP4485893B2 (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6777440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |