JP6777440B2 - 回路基板および電子装置 - Google Patents

回路基板および電子装置 Download PDF

Info

Publication number
JP6777440B2
JP6777440B2 JP2016127765A JP2016127765A JP6777440B2 JP 6777440 B2 JP6777440 B2 JP 6777440B2 JP 2016127765 A JP2016127765 A JP 2016127765A JP 2016127765 A JP2016127765 A JP 2016127765A JP 6777440 B2 JP6777440 B2 JP 6777440B2
Authority
JP
Japan
Prior art keywords
metal plate
plate
ceramic
circuit board
ceramic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016127765A
Other languages
English (en)
Other versions
JP2018006409A (ja
Inventor
健児 末次
健児 末次
定功 吉田
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016127765A priority Critical patent/JP6777440B2/ja
Publication of JP2018006409A publication Critical patent/JP2018006409A/ja
Application granted granted Critical
Publication of JP6777440B2 publication Critical patent/JP6777440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、金属板を有する回路基板および電子装置に関するものである。
従来、IGBT(Insulated Gate Bipolar Transistor)等の電子部品が搭載された電
子装置に用いられる回路基板として、例えば、セラミック焼結体等からなる絶縁基板の上面に金属板が接合されたものが用いられている。
回路基板の金属板は、電子部品を外部電気回路に電気的に接続するための回路を形成している。回路基板に搭載された電子部品が金属板に電気的に接続されて電子装置が作製される。このときに、電子部品は樹脂材料等の被覆材で被覆される。このような電子装置においては、金属板を介して電子部品と外部電気回路とが互いに電気的に接続される。
また、絶縁基板の下面に他の金属板および他の絶縁基板が順次積層された構造の回路基板も、外部への放熱性の向上等のために用いられるようになってきている(例えば、特許文献1を参照)。
特開2003−86747号公報
上記従来技術の回路基板および電子装置においては、電子部品が電気的に接続される金属板と接地として機能する金属板との絶縁基板を介した絶縁耐圧を高めながら放熱性を向上させることが難しいという問題点があった。すなわち、相対的に熱伝導率の低い絶縁基板の厚みを厚くすることは外部への放熱性を低下させることになるため、上下の金属板間を電気的に絶縁する絶縁基板を厚くできないためである。
本発明の1つの態様の回路基板は、第1金属板が配置された領域を含む上面を有する第1セラミック板と、第2金属板が配置された領域を含む下面を有する第2セラミック板と、凹状の段差部を含んでいるとともに前記第1セラミック板の下面に対向している上面および前記第2セラミック板の上面と対向している下面を有しており、前記第1セラミック板と前記第2セラミック板との間に挟まれて配置された、前記第1金属板および前記第2金属板のいずれよりも厚い第3金属板と、前記第3金属板の上面の段差部に配置されており、平面透視において前記第1金属板と重なる部分を含む誘電体層とを備え、前記第1セラミック板が平面透視で前記段差部から該第1セラミック板の上面にかけて貫通している開口部を有しており、該開口部が第1金属板と部分的に重なっていることを特徴とする。
本発明の1つの態様の電子装置は、上記構成の回路基板と、前記第1金属板上に搭載された電子部品と、該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えることを特徴とする。
本発明の1つの態様の回路基板によれば、上記構成であることから、放熱性の向上および上下の第1金属板と第3金属板との絶縁耐圧の向上が容易である。すなわち、電子部品から発生する熱は、電子部品が搭載される第1金属板およびその直下の第1セラミック板から段差部周辺の第3金属板の上部を通り、段差部よりも下で第3金属板内を横方向にも広がりながら第2セラミック板に伝わる。そのため、放熱性を効果的に向上させることができる。また、電圧のかかる第1金属板と平面透視において重なる部位には、第1セラミック板に加えて第3金属板の段差部に配置された誘電体層を備えている。そのため、段差部および誘電体層の存在によって絶縁耐圧を高くできる。したがって、回路基板としての放熱性および絶縁耐圧の向上が容易である。
本発明の1つの態様の電子装置によれば、放熱性および絶縁耐圧が高く、搭載された電子部品を被覆しているモールド樹脂と回路基板との剥がれ等が抑制された、電子部品の封止の信頼性が高い電子装置を提供することができる。
(a)は本発明の第1の実施形態の回路基板を示す平面図であり、(b)は(a)のA−A線における断面図であり、(c)は本発明の実施形態の電子装置を示す断面図である。 (a)は図1(b)の要部を拡大して示す拡大断面図であり、(b)は(a)の変形例を示す拡大断面図である。 (a)は図1の回路基板の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す回路基板の他の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す回路基板のさらに他の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は、図1に示す回路基板の他の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。
以下、図面を参照して本発明の回路基板および電子装置について説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際に回路基板および電子装置が使用されるときの上下を限定するものではない。
図1(a)は本発明の実施形態の回路基板20に電子部品6を実装した実装体(符号なし)を示す平面図(透視図)であり、図1(b)は図1(a)のA−A線における断面図であり、図1(c)は図1(a)に示す実装体をモールド樹脂8で覆った電子装置30を示す断面図である。図2(a)は図1(b)の要部(C部)を拡大して示す拡大断面図であり、図2(b)は図2(a)の変形例を示す拡大断面図である。
以下に説明する回路基板20は、電子部品6の外部電気回路との電気的な接続用の導電路および放熱用の伝熱路等を構成する複数の金属部分と、複数の金属部分同士を互いに電気的に絶縁させながら保持する絶縁体部分とを有している。
回路基板20は、絶縁体部分として、それぞれ平板状の第1セラミック板1、第2セラミック板2および誘電体層11を有している。第1セラミック板1の上面に第1金属板3が下面を重ねて配置され、第2セラミック板2の下面に第2金属板4が上面を重ねて配置されている。これらの第1セラミック板1の下面と第2セラミック板2の上面との間に挟まれて、上面に凹状の段差部5aを有する第3金属板5が配置されている。第3金属板5の上面の段差部5aに誘電体層11が配置されている。第1金属板3、第2金属板4および第3金属板5が上記の金属部分である。
すなわち、下側から順次積層された、第2金属板4、第2セラミック板2、第3金属板
5と第3金属板5、誘電体層11、第1セラミック板1および第1金属板3によって、実施形態の回路基板20が基本的に構成されている。ただし、誘電体層11は、第3金属板5の上面に段差部5aが設けられた部分のみにおいて、第3金属板5(段差部5aの底面)と第1セラミック板1との間に存在している。
第1セラミック板1および第2セラミック板2は、後述するように窒化ケイ素質焼結体等のセラミック材料からなる。また、第1金属板3、第2金属板4および第3金属板5は、後述するように銅等の金属材料からなる。誘電体層11は、後述するように主にシリコーン樹脂等の有機材料から成る。
また、回路基板20の第1金属板3上に電子部品6が搭載されるとともに、電子部品6と第1金属板3とがボンディングワイヤ7等で電気的に接続され、電子部品6から第2セラミック板2の側面にかけてモールド樹脂8で被覆されて電子装置30が製作される。すなわち、本発明の実施形態の電子装置30は、上記構成の回路基板20と、第1金属板3上に搭載された電子部品6と、電子部品6から第1金属板3および第1セラミック板1の上面および第1セラミック板1および第3金属板5の側面を越えて第2セラミック板2の側面にかけて一体的に被覆しているモールド樹脂8とによって基本的に構成されている。
なお、図1(c)に示す例では、モールド樹脂8は、第2セラミック板2の側面を越えて第2金属板4の側面まで被覆している。言い換えれば、この実施形態の電子装置30においては、第2金属板4の下面のみがモールド樹脂8で被覆されておらず、外部に露出している。
実施形態の回路基板20において、第1金属板3および第2金属板4のいずれよりも第3金属板5の方が厚い。
このような実施形態の回路基板20によれば、上記構成であることから、放熱性の向上および上下の第1金属板3と第3金属板5との絶縁耐圧の向上が容易である。すなわち、電子部品6から発生する熱は電子部品6が搭載される第1金属板3およびその直下の第1セラミック板1から段差部5a周辺の第3金属板5の上部を通り、段差部5aよりも下で第3金属板5内を横方向にも広がりながら第第2セラミック板2に伝わる。そのため、放熱性を効果的に向上させることができる。また、電圧のかかる第1金属板3と平面透視において重なる部位には、第1セラミック板1に加えて第3金属板5の段差部5aに配置された誘電体層11を備えている。そのため、段差部5aおよび誘電体層11の存在によって絶縁耐圧を高くできる。したがって、回路基板20としての放熱性および絶縁耐圧の向上が容易である。
また、第1金属板3および第2金属板4に比べて厚く、剛性が比較的大きい第3金属板5が第1セラミック板1と第2セラミック板2との間に配置されているため、回路基板20全体としての剛性の向上と熱膨張係数を高くすることについて有利である。つまり、回路基板20全体の反りの低減に対して有効である。また、比較的厚い第3金属板5の存在によって回路基板20としての全体の(みかけの)熱膨張係数を高くすることもできる。そのため、モールド樹脂8と回路基板20との熱膨張係数の差による熱応力が低減され、モールド樹脂8の剥離の抑制に対して有効である。
したがって、搭載される電子部品6を被覆するモールド樹脂8との間に隙間が生じるような可能性が低減された回路基板20を提供することができる。
また、上記のような実施形態の電子装置30によれば、搭載された電子部品6を被覆しているモールド樹脂8と回路基板20との剥がれ等が抑制された、電子部品6の封止の信頼性
が高い電子装置30を提供することができる。
図1および図2(a)に示す例において、第3金属板5は、第1セラミック板1側の主面(上面)の外周部に段差部5aを有している。段差部5aは、複数の第1金属板3に対応して(平面透視で第1金属板3と重なる位置に)設けられている。また、段差部5aには誘電体層11が配置されている。つまり、回路基板20は、第3金属板5の上面の段差部5aに、平面透視において第1金属板3と重なる部分を含む誘電体層11を有している。
このような段差部5aがあることで、段差部5aの高さ(段差部5aの底面から開口までの距離)の分、第1金属板3と第3金属板5との間の距離が大きくなる。また、絶縁耐圧が比較的高い誘電体層11の介在により絶縁性が向上している。そのため、電子部品6と電気的に接続されて回路導体として機能する第1金属板3と、その下側の第3金属板5との間の絶縁破壊電圧を高めることができる。この場合、平面視(透視)において段差部5aの誘電体層11が第1金属板3を含む大きさであるため、段差部5aの側面の上端(段差部5aの第1セラミック板1との接合縁部分)と第1金属板3の側面との間の距離も十分に大きくなり、絶縁破壊電圧が効果的に高められている。例えば、第2金属板4と第3金属板5は電気的に接続されており、第3金属板は接地導体として機能する。
第1セラミック板1および第2セラミック板2は、電気絶縁材料からなる。電気絶縁材料としては、例えば、酸化アルミニウム質セラミックス、ムライト質セラミックス、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックス等のセラミック材料が挙げられる。これらセラミック材料の中では、放熱性に影響する熱伝導性に関しては、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックスがより高い。また、機械的強度の点に関しては、窒化ケイ素質セラミックスおよび炭化ケイ素質セラミックスがより高い。
第1セラミック板1および第2セラミック板2が窒化ケイ素質セラミックスのように機械的強度が比較的高いセラミック材料からなる場合には、第1金属板3および第2金属板4等との熱膨張係数差に起因する熱応力による第1セラミック板1および第2セラミック板2におけるクラックの発生等の機械的な破壊の可能性が低減される。
第1セラミック板1および第2セラミック板2の厚みは、例えば約0.1mm〜1mmで
あり、回路基板20および電子装置30の所定の外形寸法および機械的強度等の条件に応じて適宜設定すればよい。
第1セラミック板1および第2セラミック板2は、例えば窒化ケイ素質セラミックスからなる場合であれば、次のような方法で作製することができる。まず、窒化ケイ素、酸化アルミニウム、酸化マグネシウムおよび酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤および溶剤を添加混合して泥漿物(スラリー)にする。次に、このスラリーをドクターブレード法またはカレンダーロール法等の成形方法でシート状に加工してセラミックグリーンシート(セラミック生シート)を作製する。次に、このセラミックグリーンシートに適当な打抜き加工等を施して所定形状に成形するとともに、必要に応じて複数枚を積層して積層体を作製する。その後、この積層体(セラミックグリーンシート)を窒素雰囲気等の非酸化性雰囲気において約1600〜2000℃の温度で焼成する。以上の工程によって第1セラミック板1および第2セラミック板2をそれぞれ製作することができる。
第1金属板3は、回路基板20に搭載される電子部品6を外部電気回路(図示せず)に電気的に接続する導電路の一部として機能する。図1に示す例では、第1セラミック板1の上面に複数の第1金属板3が接合されている。それぞれの第1金属板3は、例えば互いに電気的に独立した回路を形成して、前述したように、電子部品6の異なる電極(図示せず
)がボンディングワイヤ7等によって電気的に接続されている。電子部品6の異なる電極は、例えば大電流用および制御信号用のそれぞれの電極である。
電子部品6の第1金属板3に対する接合は、例えばスズ−銀系はんだ、金−シリコン系ろう材等の、いわゆる低融点ろう材(符号なし)によって行なわれる。あらかじめ第1金属板3の上面の所定部位に低融点ろう材のフィルムまたはペースト等を配置しておいて、その部分に電子部品6の下面を位置合わせしてセットし、加熱してろう付けする。以上によって電子部品6が第1金属板3に接合される。この電子部品6が上記のように第1金属板3に電気的に接続されて、電子部品6の回路基板20に対する搭載が行なわれる。
ボンディングワイヤ7は、例えばいわゆる金ワイヤまたはアルミニウムワイヤであり、一方の端部が電子部品6に接続され、他方の端部が第1金属板3の所定部位に接続されている。
第1金属板3は、例えば銅またはアルミニウム等の金属材料によって形成されている。また、第1金属板3は、銅またはアルミニウム等を主成分とする合金の金属材料によって形成されていてもよい。第1金属板3は、例えば銅からなる場合であれば、銅の板材に対して切断、圧延またはエッチング等の金属加工を施して、第1金属板3としての所定の形状および寸法に加工することによって製作することができる。
第2金属板4は、例えば外部に熱を放散するための放熱材として機能する。例えば、第2金属板4の下面が放熱材(図示せず)に接合されれば、第2金属板4から放熱材に熱が伝導され、放熱材から外部に効果的に熱が放散される。この熱は、回路基板20に搭載される電子部品6の作動に伴って発生するものである。電子部品6で発生した熱が、第1金属板3、第1セラミック板1、第3金属板5および第2セラミック板2を順次伝わって、第2金属板4に伝導される。つまり、この場合には、電子部品6(電子部品6が搭載される第1金属板3)から第2金属板4にかけて、電子部品6で発生する熱を外部に放散する伝熱路が形成される。
また、第2金属板4は、外部電気回路に対する電気的な接続用の端子として機能することもできる。この場合には、第2金属板4の下面が外部電気回路の所定部位に対向して接合されれば、第2金属板4を介して回路基板20および電子装置30と外部電気回路との電気的な接続が行なわれる。この電気的な接続は、例えば第2金属板4を接地電位とするために行なわれる。
第2金属板4についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。なお、第2金属板4は、放熱性または接地電位の安定を考慮すれば、第1金属板3のように複数に分かれている形態よりも、平面視における面積が比較的大きいものが1つ配置されている方が望ましい。
第3金属板5は、第1金属板3および第2金属板4のいずれに対しても、その厚みが大きい。この第3金属板5は、電子部品6(電子部品6が搭載される第1金属板3)から第2金属板4に至る上記伝熱路の一部を形成している。
第1金属板3から第1セラミック板1を通って伝導された熱は、厚みが比較的大きい第3金属板5によって、下方向だけでなく横方向にも効果的に広がりながら伝導される。また、第3金属板5は体積が比較的大きいため熱容量が比較的大きい。また、第3金属板5は、第1金属板3および第2金属板4と同様に銅または銅を主成分とする合金やアルミニウムまたはアルミニウムを主成分とする合金のように熱伝導率が高い金属材料によって形成されている。したがって、電子部品6で発生した熱が上記伝熱路によって第2金属板4
まで効率よく伝導される。
この場合、第3金属板5が上面に段差部5aを有し、段差部5aに誘電体層11が配置されていることによって、第1セラミック1から第3金属板5への熱伝導が妨げられる可能性を考慮する必要がある。そのため、段差部5aは、例えば、第1金属板3のうち電子部品6が搭載される部分とは平面視で重ならないような位置に設けられる。この構成によれば、電子部品6のすぐ下側で第1金属板3および第1セラミック板1から第3金属板5の上部に効果的に熱が伝導される。
上記構成にしておけば、第1金属板3の電子部品6が搭載される部分を平面透視して含むように第3金属板5の上部が存在していることで、電子部品6で発生した熱が上記伝熱路によって第2金属板4まで効率よく伝導される。また、この放熱性の向上と同時に、段差部5aに誘電体層11を備えることで、回路基板20としての高い絶縁耐圧を実現できる。
上記のように第1セラミック板1および第1金属板3と第2セラミック板2および第2金属板4との間の熱伝導率が効果的に高められているとともに、段差部5aの誘電体層11によって高い絶縁耐圧を実現している。これによって、放熱性と絶縁性に優れた電子装置30を製作することが可能な回路基板20とすることができる。また、この回路基板20を備えることによって放熱性に優れた電子装置30とすることができる。
また、第3金属板5は、前述したように、厚みが比較的大きく、それ自体の剛性が比較的大きいため、回路基板20および電子装置30としての剛性を高めて回路基板20を反りにくくする機能を有している。
第3金属板5の厚みは、例えば銅からなる場合であれば、第1金属板3および第2金属板4の厚みのいずれよりも厚い約0.5〜10mm程度に設定すればよい。なお、第3金属板
5は、第1金属板3および第2金属板4の厚みを合わせた厚みよりも厚いものでもよい。この場合には、実施形態の回路基板20の見かけの熱膨張係数が、仮に窒化ケイ素質焼結体の単板を絶縁基板として使用した場合の回路基板(図示せず)の見かけの熱膨張係数よりも大きくなり、モールド樹脂8の熱膨張係数に近付く。つまり、両者の熱膨張係数の差に起因する応力がより小さくなる。
第3金属板5の上面の段差部5aについて、その平面視における面積(以下、単に面積ともいう)は、放熱性および剛性の確保を考慮すれば小さい方がよく、絶縁耐圧の向上に対しては大きい方がよい。段差部5aの面積は、これらの条件および所定の電圧用を考慮して適宜設定すればよい。例えば、回路基板20としての所定の絶縁破壊電圧を得ることができる範囲で、誘電体層11を配置する段差部5aの面積を小さくするようにしてもよい。
第3金属板5についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。また、段差部5aは、上記のような金属加工で第3金属板5を作製する際に、段差部5aに相当する切欠き(いわゆるザグリ部等)を設けることで、第3金属板5の上面に設けることができる。具体的な一例として、エッチングまたは研削等の加工で段差部5aを形成することができる。
複数の第1金属板3および第2金属板4は、第1セラミック板1の上面または第2セラミック板2の下面に、例えばAg−Cu系のろう材10を介して接合されている。このろう材10は、第1セラミック板1および第2セラミック板2に対して濡れることによって強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有していてもよい。また、このろう材10は、例えばインジウムおよびスズのうち少なくとも1種の金属材料を有していてもよい。なお、このろう材10の厚
みは、例えば約5〜100μm程度であればよい。
第3金属板5についても、例えば上記と同様のろう材10によって、第1セラミック板1および第2セラミック板2に接合されている。すなわち、第3金属板5の上面と第1セラミック板1の下面とがろう材10を介して接合されているとともに、第3金属板5の下面と第2セラミック板2の上面とがろう材10を介して接合されている。ろう材10による第1セラミック板1および第2セラミック板2と、第1金属板3、第2金属板4および第3金属板5との接合は、例えばこれらの部材を所定の位置関係に合わせるとともにジグ等で仮固定しておき、炉内で所定の温度に加熱することによって行なうことができる。それぞれの部材の接合は、一括して行なうようにしてもよく、いくつかに分けて逐次行なうようにしてもよい。
このような回路基板20およびそれを含む電子装置30は、電車用の電子装置等のより高い絶縁破壊電圧が要求される用途にも、より高い信頼性で使用することができる。段差部5aは、例えば、第3金属板5の一方に主面(上面になる面)にあらかじめ形成しておいて、この第3金属板5を第1セラミック板1に接合することによって所定の位置に配置することができる。段差部5aは、例えば、第3金属板5の上面に、エッチング加工、研削ドリル等による機械加工、放電加工等の加工を単独または組み合わて行なうことで形成することができる。この場合に、エッチング加工時のマスク形性等もあわせて行なうようにしてもよい。その後は、前述と同様の方法で回路基板20を製作することができる。また、電子装置30を製作することもできる。
段差部5aの高さは、第1セラミック板1の厚みに加え、第1金属板3と第3金属板5との間に入る誘電体層11の厚みを厚くして絶縁破壊電圧を高くする上では、高いほどよい。ただし、段差部5aが高くなると、段差部5aよりも下側の第3金属板5の厚みが薄くなるため、第3金属板5の熱伝導性の低下、およびこれによる回路基板20および電子装置30の放熱性の低下等の可能性がある。そのため、段差部5aの高さは、電子装置30の用途(要求される電気特性および放熱性等)、第3金属板5の厚み、第1金属板3を伝送される電流の大きさ、段差部5aを形成する作業の作業性および経済性等に応じて設定される。
なお、段差部5aは、上記の実施形態のように第3金属板5の上面の外周に開放された形態(第3金属板5の上面の外周部を段状にする形態)に限定されるものではない。段差部5aは、例えば図3に示すように、第3金属板5の上面の凹部(くぼみ)によって形成されたものでもよい。図3(a)は図1の回路基板20の変形例を示す平面図であり、図3(b)は図3(a)のA−A線における断面図である。図3において図1および図2と同様の部位には同様の符号を付している。
凹状の段差部5aとした場合には、図1に示したような段差を形成した場合に比べ第3金属板5の剛性が低下しにくい。そのために、反りにくい回路基板20とすることができる。
凹状の段差部5aの場合は図3(a)に示すように、第1セラミック板1の凹状の段差部5aと重なる位置から第1セラミック板1の上面等の外表面にかけて貫通孔1aを形成し、貫通孔1aから段差部5a内に誘電体11を入れるようにしてもよい。すなわち、第1セラミック板1が、段差部5aから第1セラミック板1の外表面にかけて貫通している貫通部(貫通部としては符号なし)として貫通孔1aを有している回路基板20および電子装置30であってもよい。
また、第1金属板3は、前述したように、電子部品6の互いに異なる電極と接続される
ものを含み、例えば大電流用および制御信号用のそれぞれの電極と電気的に接続されるものを含んでいる。すなわち、複数の第1金属板3は、電子部品6が搭載されるものに加えて、制御信号用のものと、制御信号よりも大きな電流である大電流用のものとを含んでいる。この場合に、段差部5aおよび誘電体層11は、大電流用の第1金属板3に対応した位置にあるものであってもよい。また、複数の第1金属板3のうち大電流用の第1金属板3については、その全面と平面透視で重なるように段差部5aが設けられていてもよい。また、大電流用の第1金属板3のみに対応した位置にあるものであってもよい。
大電流用の第1金属板3のみに対応した位置に段差部5aおよび誘電体層11があるときには、段差部5aを極力少なくしながら、つまり第3金属板5の伝熱性をより高く確保しながら、第1金属板3と第3金属板5との絶縁破壊電圧を効果的に向上させることができる。
上記の効果に関して、より詳しくは次の通りである。段差部5aおよび誘電体層11が、出力信号伝送用の配線および電源配線として機能する第1金属板3に対応していれば(これらの第1金属板3を平面透視含む大きさであれば)、段差部5aおよび誘電体層11によって絶縁破壊電圧を高めることができる。また、電子部品6が搭載されるダイボンド面(複数の第1金属板3のうち電子部品6が搭載されているものの上面等)が接地電位とされているため、電子部品6が接合されている第1金属板3の下側には段差部5aはなくても構わない。制御用の信号が伝送される第1金属板3についても同様である。したがって、第3金属板5における段差部5aの個数(平面視において段差部5aが第3金属板5の上面に占める面積の割合)がより小さく抑えられ、電子部品6から発生した熱は良好に第3金属板5に伝わる。これによって、回路基板20およびそれを含む電子装置30の良好な放熱性を保つことができる。
なお、放熱性の低下をより小さく抑えるためには、図2(b)に示すように、段差部5aの段差側面を下端から上端に向かって外側に傾けることで、第1金属板3と第3金属板5との間の距離をより大きくすることができる。段差部5aの側面の傾きの角度(側面が垂直であるときからの傾きの角度)は、例えば45度程度である。
絶縁破壊電圧を高めるために段差部5aに配置される誘電体層11としては、エポキシ樹脂(絶縁破壊電圧:20kV/mm程度)、ポリエチレン樹脂(絶縁破壊電圧:30kV/mm
程度)、ポリ塩化ビニル樹脂(絶縁破壊電圧:30kV/mm程度)、ポリイミド樹脂(絶縁破壊電圧:20kV/mm程度)、シリコーン樹脂(絶縁破壊電圧:25kV/mm程度)等を用
いることができる。すなわち、段差部5aに樹脂材料(誘電体層11)が配置されている。
誘電体層11は、その少なくとも一部が、平面透視において第1金属板3よりも外側に位置している。これによって、平面透視で第1金属板3の側面と、その側面よりも外側に位置している段差部5aの側面との間に誘電体層11が介在して両者間の絶縁破壊電圧が効果的に向上し、上記の効果が十分に得られる。
このような樹脂製の誘電体層11を用いることで、空気(絶縁破壊電圧:3kV/mm程
度)に対して、数倍から10倍程度、絶縁破壊電圧を高めることができるようになる。その
ため、例えば同じ絶縁破壊電圧が要求された場合、段差部5aの高さを小さく(低く)できるので、放熱性の低下をより小さく抑えることができるようになる。また、同じ放熱性が求められるときには回路基板20等の薄型化にも有効である。なお、樹脂製の誘電体層11は、例えば未硬化で流動性を有する状態のものを回路基板20の側面から段差部5aに注入し、その後に硬化させることで、段差部5a内に充填することができる。
シリコーン樹脂を誘電体層11として使用した場合は、シリコーン樹脂の耐熱性が比較的
高く、ヤング率が小さいため、第3金属板5に大きな応力が加わりにくいので、回路基板20の長期信頼性の向上に対しては有利である。
なお、誘電体層11は、図1〜図3に示す各例では段差部5a全体に充填しているが、この充填の範囲、言い換えれば誘電体層11の高さは、所望の絶縁破壊電圧または樹脂材料の充填作業の作業性等の条件に応じて適宜決めればよい。誘電体層11は、段差部5aの全てに充填されていてもよいが、途中まで充填されて段差部5a内に空間を残すものであってもよい。このような空間があると、温度変化による応力が、空間で緩和されやすくなる。
なお、第1金属板3および第2金属板4のそれぞれの露出表面には、ニッケルおよび金等のめっき層が被着されていてもよい。めっき層は、例えば、第1金属板3および第2金属板4のそれぞれの露出表面から順に被着されたニッケルめっき層および金めっき層によって構成され、第1金属板3および第2金属板4のそれぞれの露出表面を全面的に被覆するものである。このめっき層の被着によって、上記のような電子部品6の搭載および外部電気回路に対する接続等をより容易で強固なものとすることができる。
図1〜図3に示す各例において、第3金属板5の側面が、第1金属板3の側面および第2金属板4の側面のいずれに対しても外側に位置している。この場合には、回路基板20としての機械的な破壊に対する信頼性の向上に対してより有利な回路基板20を提供することができる。
すなわち、第1セラミック板1と第1金属板3との接合部分、および第2セラミック板2と第2金属板4との接合部分に加わる応力は、それぞれの材料の熱膨張係数の違いによって回路基板20の中心側よりも外側になるほど大きくなる傾向がある。これに対して、より厚い第3金属板5の側面の方が、より薄い第1金属板3および第2金属板4の側面のいずれよりも外側に位置している。つまり、第1セラミック板1および第2セラミック板2ともに、第1金属板3および第2金属板4がそれぞれに形成されている領域の全域で、第3金属板5の熱膨張および収縮の影響を受け、見かけの熱膨張係数が大きくなる。そのため、第1金属板3および第2金属板4がそれぞれ接合している第1セラミック板1および第2セラミック板2の見かけの熱膨張係数が、第3金属板5の熱膨張係数により近くなる。
したがって、第1セラミック板1および第2セラミック板2について、外周側でも第1金属板3および第2金属板4との接合部分に加わる応力が効果的に低減される。したがって、この応力による第1セラミック板1および第2セラミック板2、ならびにこれらと第1金属板3または第2金属板4との接合部分における機械的な破壊が効果的に抑制される。これによって、例えば回路基板20の温度サイクル信頼性がより高くなる。
また、図1〜図3に示す各例において、第1セラミック板1と第2セラミック板2とが互いに同じ程度の厚みである。このときには、回路基板20の反りがより小さくなるためにモールド樹脂8と回路基板20との熱膨張率の差による剥離がより発生し難くなるとともに反りが小さくなる。そのため、回路基板20(電子装置30)を放熱板(図示せず)にねじ止め等した場合に、例えば第2金属板4等と放熱板とが互いに対向し合う接続部に隙間が発生しにくくなるために、放熱板への伝熱性、つまり外部への熱放散性もより向上する。
なお、第1金属板3の厚みを第2金属板4の厚みよりも大きくしてもよい。このようにすることで、複数の第1金属板3と第2金属板4とによる回路基板20の反りが比較的小さくなる。これらの複数の第1金属板3の厚みは、それぞれの電気伝導性、熱伝導性および回路基板20としての反りの抑制等の条件に応じて、適宜設定されていて構わない。
図4(a)は図1に示す回路基板20の変形例を示す平面図であり、図4(b)は図4(a)のA−A線における断面図である。図4において図1と同様の部位には同様の符号を付している。図4に示す例では、第1セラミック板1が、第1セラミック板1を厚み方向に貫通する貫通孔1aを有している。
この貫通孔1aは、熱膨張に関して第1セラミック板1の実質的な厚みを薄くする薄肉部としての機能を有している。すなわち、例えば第1セラミック板1の厚みが第2セラミック板2よりも大きい場合でも、貫通孔1aによって第1セラミック板1と第2セラミック板2の熱応力差による変形量の差の増加を抑制して、回路基板20全体の変形(上方向に凸状になること)を抑制できる。
貫通孔1aは、例えば第1セラミック板1または第1セラミック板1となるセラミックグリーンシートの所定部位に機械的な打ち抜き加工またはレーザ加工等を施すことで形成することができる。
図5(a)は図1に示す回路基板20の他の変形例を示す平面図であり、図5(b)は図5(a)のA−A線における断面図である。図5において図1と同様の部位には同様の符号を付している。図5に示す例では、第1セラミック板1が薄肉部1bを有している。薄肉部1bは、図4に示す例における貫通孔1aが非貫通になった変形例とみなすこともできる。
薄肉部1bは、第1セラミック板1の厚みが部分的に他よりも薄くなっている部分であり、例えば、第1セラミック板1の上面にくぼみまたは溝等が設けられた部分である。このような薄肉部1bが第1セラミック板1にあるときには、薄肉部1bの剛性は厚みが薄い分低いために、第1セラミック板1の剛性は低下する。そのため、仮に互いに同じ基板厚みであれば、第1セラミック板1の剛性は第2セラミック板2の剛性よりも小さくなる。言い換えれば、平面視における面積がより小さい第1金属板3との間で生じる熱応力が比較的小さい第1セラミック板1の剛性が、第2セラミック板2の剛性に比べ小さくなる。これによって、第1金属板3と第2金属板4との平面視における互いの面積の差に伴う熱応力差による変形量の差も小さくなる。したがって、回路基板20全体の、上方向に凸状になる変形を効果的に抑制することができる。
また、第1セラミック板1が薄肉部1bを有している場合には、第1セラミック板1の厚みを比較的大きくしたとしても、その厚みの増加によって生じる第1セラミック板1と第2セラミック板2の熱応力差による変形量の差の増加を抑制することができる。つまり、第2金属板4が上方向に凸状に反りやすくなる可能性が効果的に低減される。したがって、第1金属板3と、第2金属板4および第3金属板5のそれぞれとの間の絶縁破壊電圧をより高めることができるとともに、放熱性を効果的に高める上でも有利な回路基板20とすることができる。
薄肉部1bは、例えば第1セラミック板1を2層のセラミックグリーンシートの積層で作成する場合には、第1セラミック板1となる上側のセラミックグリーンシートの所定部位に機械的な打ち抜き加工またはレーザ加工等で薄肉部1bとなる孔を形成し、下側となるセラミックグリーンシートと密着させ、焼成一体化することで形成することができる。
なお、平面透視で第1金属板3と重ならない位置に第1セラミック板1の薄肉部1bおよび貫通孔1aの少なくとも一方を有するのが望ましい。それによって樹脂モールド後にモールド樹脂8が薄肉部1bおよび貫通孔1aといった被充填部分に充填されやすくなり、モールド樹脂8と回路基板20の密着性が向上し剥離し難くなると共に絶縁性が低下し難くなる。
図6(a)は、図1に示す回路基板20の他の変形例を示す平面図であり、図6(b)は図6(a)のA−A線における断面図である。図6において図1と同様の部位には同様の符号を付している。図6に示す例は、第1セラミック板1に、凹状の段差部5aから第1セラミック板1の上面にかけて貫通する開口部1cが形成され、開口部1cが第1金属板3と部分的に重なっている例である。開口部1cは、段差部5aから第1セラミック板1を厚み方向に貫通している。この例も、第1セラミック板1が、段差部5aから第1セラミック板1の外表面にかけて貫通している貫通部を有している例である。この例における貫通部は、上記の開口部1cである。
このような構造であると、第1金属板3は誘電率の比較的高いセラミックではなく、誘電率の比較的低い誘電体層11と主に接するようになり、誘電率の高いセラミックが第1金属板3と接する面積が低下する。したがって、第1金属板3を伝送される信号の速度が高まり、損失が低下するので第1金属板3を含む回路としての、また電子装置30等としての高周波特性が向上する。
このような開口部1cが形成されている場合にも、段差部5a内への樹脂材料(誘電体層11となるもの)の充填が容易となる。なお、回路基板20に電子部品6を実装し、電気的に接続した後、シリコーン樹脂等のモールド樹脂8で覆うと同時に段差部5aに樹脂を充填するようにすると、段差部5a内に誘電体層11(絶縁材料)を有する電子装置30製作の工程を短縮することができる。
開口部1cは、上記の貫通孔1a等と同様の方法で形成することができる。この場合、セラミックグリーンシートの打ち抜く範囲を貫通孔1aよりも大きくしたり、打ち抜きに用いる金型のパターンまたはレーザの走査範囲を変えたりする。これによって、開口部1cに対応した所定の形状および寸法の穴開け加工をセラミックグリーンシートに施せばよい。
誘電体層11は上記の樹脂材料に無機物粒子等のフィラーおよび可塑剤等の添加材が適宜選択されて添加されたものでもよい。これらの添加材によって、例えば誘電体層11の熱膨張係数やヤング率を調整するようにしてもよい。
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、第1セラミック板1の薄肉部1bや開口部1cを電子部品6の搭載部の直下に形成することで熱放散性を向上させることもできる。
また、段差部5aの高さ方向の全部に誘電体層11が充填されているときに、誘電体層11の内部に空隙(互いに独立した複数の微小な空間等)(図示せず)が含まれていてもよい。この場合には、段差部5aの高さ方向の途中まで誘電体層11が充填されたときと同様に、温度変化による誘電体層11の変形(膨張)が空隙で吸収され、応力の低減に対しては有効である。
1・・・第1セラミック板
1a・・・貫通孔
1b・・・薄肉部
1c・・・開口部
2・・・第2セラミック板
3・・・第1金属板
4・・・第2金属板
5・・・第3金属板
5a・・・段差部
6・・・電子部品
7・・・ボンディングワイヤ
8・・・モールド樹脂
10・・・ろう材
11・・・誘電体層
20・・・回路基板
30・・・電子装置

Claims (5)

  1. 第1金属板が配置された領域を含む上面を有する第1セラミック板と、
    第2金属板が配置された領域を含む下面を有する第2セラミック板と、
    凹状の段差部を含んでいるとともに前記第1セラミック板の下面に対向している上面および前記第2セラミック板の上面と対向している下面を有しており、前記第1セラミック板と前記第2セラミック板との間に挟まれて配置された、前記第1金属板および前記第2金属板のいずれよりも厚い第3金属板と、
    前記第3金属板の上面の段差部に配置されており、平面透視において前記第1金属板と重なる部分を含む誘電体層とを備え、
    前記第1セラミック板が平面透視で前記段差部から該第1セラミック板の上面にかけて貫通している開口部を有しており、該開口部が第1金属板と部分的に重なっていることを特徴とする回路基板。
  2. 前記第1金属板が、制御信号用の第1金属板および制御信号よりも大きな電流である大電流用の第1金属板を含んでおり、
    前記誘電体層は、前記大電流用の第1金属板に対応した位置にあることを特徴とする請求項1に記載の回路基板。
  3. 前記第1セラミック板は、平面透視で前記第1金属板と重ならない位置に貫通孔および薄肉部の少なくとも一方を有することを特徴とする請求項1または請求項2に記載の回路基板。
  4. 前記誘電体層が、前記段差部から前記開口部内の前記第1セラミック板の上面の高さまで配置されており、前記誘電体層の誘電率が前記第1セラミック板の誘電率よりも低いことを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
  5. 請求項1〜請求項4のいずれかに記載の回路基板と、
    前記第1金属板上に搭載された電子部品と、
    該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
JP2016127765A 2016-06-28 2016-06-28 回路基板および電子装置 Active JP6777440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016127765A JP6777440B2 (ja) 2016-06-28 2016-06-28 回路基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016127765A JP6777440B2 (ja) 2016-06-28 2016-06-28 回路基板および電子装置

Publications (2)

Publication Number Publication Date
JP2018006409A JP2018006409A (ja) 2018-01-11
JP6777440B2 true JP6777440B2 (ja) 2020-10-28

Family

ID=60949743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016127765A Active JP6777440B2 (ja) 2016-06-28 2016-06-28 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP6777440B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
JP6031642B2 (ja) * 2014-02-28 2016-11-24 板橋精機株式会社 パワーモジュールとその製造方法

Also Published As

Publication number Publication date
JP2018006409A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP6140834B2 (ja) 配線基板および電子装置
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6616166B2 (ja) 回路基板および電子装置
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP6777440B2 (ja) 回路基板および電子装置
JP6046421B2 (ja) 配線基板および電子装置
JP2018074147A (ja) 回路基板および電子装置
JP3934966B2 (ja) セラミック回路基板
JP6317178B2 (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP2018006377A (ja) 複合基板、電子装置および電子モジュール
JP6983119B2 (ja) 放熱板、半導体パッケージおよび半導体装置
JP6603098B2 (ja) 回路基板および電子装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP5665479B2 (ja) 回路基板および電子装置
JP6608728B2 (ja) 回路基板および電子装置
JP6166094B2 (ja) 配線基板および電子装置
WO2016139890A1 (ja) 電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
WO2020158808A1 (ja) 電子部品実装用基体および電子装置
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201008

R150 Certificate of patent or registration of utility model

Ref document number: 6777440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150