JP7017098B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7017098B2
JP7017098B2 JP2018039892A JP2018039892A JP7017098B2 JP 7017098 B2 JP7017098 B2 JP 7017098B2 JP 2018039892 A JP2018039892 A JP 2018039892A JP 2018039892 A JP2018039892 A JP 2018039892A JP 7017098 B2 JP7017098 B2 JP 7017098B2
Authority
JP
Japan
Prior art keywords
solder
region
layer
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018039892A
Other languages
English (en)
Other versions
JP2019153749A (ja
Inventor
裕史 秦
浩一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018039892A priority Critical patent/JP7017098B2/ja
Publication of JP2019153749A publication Critical patent/JP2019153749A/ja
Application granted granted Critical
Publication of JP7017098B2 publication Critical patent/JP7017098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。この半導体装置では、半導体素子と導体部材とがはんだを介して接合されている。
特開2015-186810号公報
一般に、上記のような半導体装置の製造工程では、半導体素子の電極と導体部材との間にはんだを配置し積層体を形成し、その積層体を加熱してはんだを溶融させることによって、半導体素子と導体部材とを互いに接合する。しかしながら、積層体を加熱してはんだを溶融させると、半導体素子の電極から発生するガスが、はんだの内部で凝集することによって、はんだの内部にボイドが形成されることがある。特に、半導体素子と導体部材との間に位置するはんだの溶融は、温度が上昇し易い半導体装置の周縁から中心に向かって進行していく。そのため、はんだによる接合(即ち、金属間化合物の形成)も、半導体装置の周縁から中心に向かって進行していくので、半導体装置の中心側においてはんだの内部にボイドが生じやすく、はんだの外部に放出され難い。その結果、固化後のはんだの内部において、比較的大きなボイドが形成されることがある。そこで本明細書は、半導体素子と導体部材との間を接合するはんだ層の内部に、ボイドが形成されることを抑制する技術を提供する。
本明細書が開示する半導体装置は、電極を有する半導体素子と、前記電極にはんだ層を介して接合される導体部材とを備える。電極は、平面視したときに、第1領域と、第1領域から半導体素子の周縁まで延びる第2領域とを有している。そして、第1領域においてはんだ層に接する金属層は、第2領域においてはんだ層に接する金属層よりも、融点が低い材料で形成されている。ここでいう平面視とは、半導体素子と導体部材の積層方向から観察することを意味し、当該方向における位置関係は無視される。
上記した半導体装置では、半導体素子の電極が、平面視したときに、第1領域と、第1領域から半導体素子の周縁まで延びる第2領域とを有している。その第1領域においてはんだ層に接する金属層は、第2領域においてはんだ層に接する金属層よりも、融点が低い材料で形成されている。このような構成によると、半導体素子の電極と導体部材とをはんだ付けしたときに、電極側でのはんだによる接合(即ち、金属間化合物の形成)が、はんだ層と接する金属層の融点が低い第1領域で先行し、はんだ層と接する金属層の融点が高い第2領域へと続いていく。その結果、はんだが溶融している段階において、第1領域よりも第2領域においてはんだの内部にボイドが発生しやすくなる。第2領域は、半導体素子の周縁まで延びているので、第2領域で発生したボイドは、はんだの外部へ放出され易い。これにより、半導体素子と導体部材との間を接合するはんだ層の内部にボイドが形成されることが抑制される。
実施例の半導体装置10の内部構造を示す断面図。 半導体素子12と下側放熱板20との間にはんだ28を配置した積層体50を形成する工程を示す。 積層体50を加熱して、はんだ28が溶融していく過程を示す。 積層体50を加熱して、はんだ28が溶融していく過程を示す。 積層体50を除熱して、はんだ28が固化した状態を示す。
図面を参照して、実施例の半導体装置10及び製造方法について説明をする。図1に示すように、半導体装置10は半導体素子12、下側放熱板20、上側放熱板22、導体スペーサ24、及びモールド樹脂26を備える。半導体素子12は、モールド樹脂26内に封止されている。モールド樹脂26は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂26を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってもよい。
半導体素子12は、半導体基板14と上面電極16と下面電極18とを有する。半導体素子12は、一例ではあるがIGBT(Insulated Gate Bipolar Transistor)素子を採用することができる。但し、半導体素子12は、IGBT素子に特別に限定されず、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子などの他のパワー半導体素子であってもよい。半導体基板14は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。上面電極16は半導体基板14の上面14aに位置しており、下面電極18は半導体基板14の下面14bに位置している。上面電極16及び下面電極18を構成する材料には、特に限定されないが、例えばニッケル系又はその他の金属を採用することができる。
但し、下面電極18については、一方側(図1中右側)に位置する第1領域Aと、他方側(図1中左側)に位置する第2領域Bとの間で、異なる構成が採用されている。詳しくは、第1領域Aにおいてはんだ層28に接する金属層が、第2領域Bにおいてはんだ層28に接する金属層よりも、融点が低い材料で形成されている。これは、半導体装置10を製造する際に、はんだ層28にボイドXが残存することを抑制するためである。この点については、後段において詳細に説明する。一例ではあるが、第2領域Bにおいてはんだ層23に接する金属層は、ニッケルであってよい。この場合、第1領域Aにおいてはんだ層23に接する金属層は、ニッケルよりも融点の低い銅又は亜鉛とすることができる。
導体スペーサ24は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されることができる。導体スペーサ24は、概して板形状あるいはブロック形状の部材であり、上面24aと、上面24aとは反対側に位置する下面24bとを有する。導体スペーサ24の下面24bは半導体素子12の上面電極16に、はんだ層30を介して接合されている。導体スペーサ24の上面24aは、後述する上側放熱板22の下面22bに、はんだ層32を介して接合されている。これにより、導体スペーサ24は半導体素子12と電気的に接続されている。導体スペーサ24は、必ずしも必要とされないが、信号端子(不図示)を半導体素子12に接続する際のスペースを確保する。
下側放熱板20及び上側放熱板22は、例えば銅又はその他の金属といった、導電性を有する材料を用いて構成されることができる。下側放熱板20は、例えば、概して板形状あるいは直方体形状の部材であり、上面20aとその上面20aの反対側に位置する下面20bとを有する。下側放熱板20の上面20aは、半導体素子12の下面電極18にはんだ層28を介して接合されている。これにより、下側放熱板20は半導体素子12と電気的に接続されている。本実施例においては、一例ではあるが、下側放熱板20の下面20bは、モールド樹脂26の外部に露出している。ここで、本明細書が開示する技術において、下側放熱板20は導体部材の一例である。
上側放熱板22は、例えば、概して板形状あるいは直方体形状の部材であり、上面22aとその上面22aの反対側に位置する下面22bとを有する。前述したが、上側放熱板22の下面22bは、導体スペーサ24の上面24aにはんだ層32を介して接合されている。これにより、上側放熱板22は、導体スペーサ24と電気的に接続され、導体スペーサ24を介して半導体素子12と電気的に接続されている。本実施例においては、一例ではあるが、上側放熱板22の上面22aは、モールド樹脂26の外部に露出している。下側放熱板20及び上側放熱板22は、半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体装置10はモールド樹脂26の両面に放熱板がそれぞれ露出する両面冷却構造を有する。但し、半導体装置10は両面冷却構造に限定されず、例えば、下側放熱板20の下面20b、又は、上側放熱板22の上面22aのいずれか一方の面が、モールド樹脂26の外部に露出している片面冷却構造を有していてもよい。
図2―図5を参照して、半導体装置10の製造方法について説明する。但し、ここでは特に、半導体素子12と下側放熱板20との間のはんだ付けについて説明する。他の構成要素を形成する工程については、公知である各種の手法を適宜用いて形成することができ、ここでは説明を省略する。先ず、図2に示すように、半導体素子12と下側放熱板20とを用意し、それらの間にはんだ28を配置した積層体50を形成する。半導体素子12と下側放熱板20との間に配置するはんだ28には、例えばシート形状のはんだ材を採用することができる。ここで、はんだ28は、前述したはんだ層28を構成するため、同じ符号を付して説明する。
前述したように、ここで用意する半導体素子12の下面電極18は、第1領域Aと第2領域Bとの間で、互いに異なる構成を有している。一例ではあるが、第2領域Bにおける下面電極18は、積層順に、アルミニウム系金属層(例えばアルミニウム-シリコン層)、チタン層、ニッケル層、金層を有している。一方、第1領域Aにおける下面電極18は、積層順に、アルミニウム系金属層(例えばアルミニウム-シリコン層)、チタン層、銅層、金層を有している。即ち、第1領域Aでは、第2領域Bにおけるニッケル層が、銅層に変更されている。その他の層については、第1領域Aと第2領域Bとの間で共通しており、一体に形成されている。アルミニウム系金属層、チタン層、ニッケル層(又は銅層)及び金層の厚み寸法は、一例ではあるが、それぞれ約0.8μm、0.2μm、1μm、0.1μm程度であってよい。
次いで、図3-図5に示すように、半導体素子12と下側放熱板20との間をはんだ付けするリフロー工程を実施する。この工程では、積層体50を例えばリフロー炉内に配置し、積層体50を加熱してはんだ28を溶融させ、その後に積層体50から除熱してはんだ28を固化させる。このリフロー工程では、例えばリフロー炉内を減圧することによって、積層体50を減圧下において加熱してもよい。
ここで、積層体50を加熱してはんだ28を溶融させると、半導体素子12の下面電極18から発生するガスが、はんだ28の内部で凝集することによって、はんだ28の内部にボイドXが形成されることがある。特に、半導体素子12と下側放熱板20との間に位置するはんだ28の溶融は、温度が上昇し易い半導体装置10の周縁から中心に向かって進行し易い。この場合、はんだ28による接合(即ち、金属間化合物Kの形成)も、半導体装置10の周縁から中心に向かって進行していくので、半導体装置10の中心側においてはんだ28の内部にボイドXが生じやすく、はんだ28の外部に放出され難い。その結果、固化後のはんだ28の内部において、比較的大きなボイドXが形成されてしまう。
上記課題を解決するために、半導体素子12の下面電極18は、第1領域Aにおいてはんだ層28に接する金属層(本実施例では銅層)が、第2領域Bにおいてはんだ層28に接する金属層(本実施例ではニッケル層)よりも、融点が低い材料で形成されている。ここで、第2領域Bは、第1領域Aに隣接するとともに、半導体素子12の周縁まで延びている。このような構成によると、半導体素子12の下面電極18と下側放熱板20とをはんだ付けしたときに、下面電極18側でのはんだ28による接合(即ち、金属間化合物Kの形成)が、はんだ層28と接する金属層の融点が低い第1領域Aで先行し、はんだ層28と接する金属層の融点が高い第2領域Bへと続いていく(図3、図4参照)。その結果、はんだ28が溶融している段階において、第1領域Aよりも第2領域Bにおいてはんだ28の内部にボイドXが発生しやすくなる。第2領域Bは、半導体素子12の周縁まで延びているので、第2領域Bで発生したボイドXは、はんだ28の外部へ放出され易い。これにより、半導体素子12と下側放熱板20との間を接合するはんだ層28の内部にボイドXが形成されることが抑制される。なお、前述した下面電極18の金層については、はんだ28による接合の際に、ニッケル層、銅層又ははんだ28の内部に拡散し、完成した半導体装置10では消失している。
第1領域Aにおいてはんだ層28に接する金属層は、銅や亜鉛に限られず、他の金属材料で構成されてもよい。同様に、第2領域Bにおいてはんだ層28に接する金属層は、ニッケルに限られず、他の金属材料で構成されてもよい。第1領域Aにおいてはんだ層28に接する金属層が、第2領域Bにおいてはんだ層28に接する金属層よりも、融点が低い材料で形成されていればよい。参考に、ニッケルの融点は1455℃であり、銅及び亜鉛の融点は、それぞれ1085℃、420℃である。また、第1領域Aと第2領域Bとの区分についても、様々に変更することができる。平面視したときに、第2領域Bが、第1領域Aから半導体素子12の周縁まで延びていればよい。これにより、溶融したはんだ28内に生じたボイドXが、第1領域Aから第2領域Bへと移動し、さらにはんだ28の外部へ移動することができる。
図5に示すように、リフロー炉内を復圧し、積層体50が除熱されてはんだ28が固化していくと、残留する気泡やボイドXについても消失し、又は無視できる程度まで縮小される。これにより、半導体素子12と下側放熱板20との間を接合するはんだ28に、ボイドXが形成されることが抑制される。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:半導体素子
14:半導体基板
16:上面電極
18:下面電極
20:下側放熱板
22:上側放熱板
24:導体スペーサ
26:モールド樹脂
28、30、32:はんだ(層)
50:積層体
K:金属間化合物
X:ボイド

Claims (1)

  1. 電極を有する半導体素子と、
    前記電極にはんだ層を介して接合される導体部材と、を備え、
    前記電極は、平面視したときに、第1領域と、前記第1領域から前記半導体素子の周縁まで延びる第2領域とを有し、
    前記電極では、前記第1領域において前記はんだ層に接する金属層が、前記第2領域において前記はんだ層に接する金属層よりも、融点の低い材料で形成されている、
    半導体装置。
JP2018039892A 2018-03-06 2018-03-06 半導体装置 Active JP7017098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018039892A JP7017098B2 (ja) 2018-03-06 2018-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018039892A JP7017098B2 (ja) 2018-03-06 2018-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153749A JP2019153749A (ja) 2019-09-12
JP7017098B2 true JP7017098B2 (ja) 2022-02-08

Family

ID=67946974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039892A Active JP7017098B2 (ja) 2018-03-06 2018-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JP7017098B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056181A (ja) 2008-08-26 2010-03-11 Toyota Motor Corp 半導体装置
US20140367701A1 (en) 2012-01-18 2014-12-18 Mitsubishi Electrict Corporation Semiconductor device and method of manufacturing semiconductor device
JP2015115349A (ja) 2013-12-09 2015-06-22 関西電力株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206178A (ja) * 1991-11-20 1993-08-13 Nec Corp 半導体チップ
JPH10322010A (ja) * 1997-05-16 1998-12-04 Toyota Motor Corp 部品の接着方法およびその方法に用いる部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056181A (ja) 2008-08-26 2010-03-11 Toyota Motor Corp 半導体装置
US20140367701A1 (en) 2012-01-18 2014-12-18 Mitsubishi Electrict Corporation Semiconductor device and method of manufacturing semiconductor device
JP2015115349A (ja) 2013-12-09 2015-06-22 関西電力株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019153749A (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP2007251076A (ja) パワー半導体モジュール
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP2019016738A (ja) 半導体装置
US20210407954A1 (en) Semiconductor device
JPWO2018163599A1 (ja) 半導体装置、その製造方法および半導体モジュール
JP2009076592A (ja) 半導体素子の電極と放熱板との圧着方法
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP7017098B2 (ja) 半導体装置
JP6182850B2 (ja) 電力変換装置
JP6317178B2 (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP2019212808A (ja) 半導体装置の製造方法
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP7495225B2 (ja) 半導体装置
JP6392583B2 (ja) 回路基板、および電子装置
JP7147186B2 (ja) 半導体装置
JP2019110280A (ja) 半導体装置の製造方法
JP2014072314A (ja) 半導体装置、及び半導体装置の製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2019087613A (ja) 半導体装置の製造方法
JP7095641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220110