JP2015115349A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015115349A
JP2015115349A JP2013254056A JP2013254056A JP2015115349A JP 2015115349 A JP2015115349 A JP 2015115349A JP 2013254056 A JP2013254056 A JP 2013254056A JP 2013254056 A JP2013254056 A JP 2013254056A JP 2015115349 A JP2015115349 A JP 2015115349A
Authority
JP
Japan
Prior art keywords
melting point
solder
semiconductor
layer
point solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013254056A
Other languages
English (en)
Inventor
利彦 林
Toshihiko Hayashi
利彦 林
哲郎 逸見
Tetsuro Itsumi
哲郎 逸見
徹 泉
Toru Izumi
徹 泉
勝則 浅野
Katsunori Asano
勝則 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2013254056A priority Critical patent/JP2015115349A/ja
Publication of JP2015115349A publication Critical patent/JP2015115349A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力を緩和して、熱応力による破壊を防止できると共に優れた放熱性を有する半導体装置を提供する。【解決手段】ＳｉＣ ＩＧＢＴ１００は、半導体積層体１０２と、この半導体積層体１０２に積層されるコレクタ電極１０１とを有する。上記ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１と銅製の電極９が半田層１１０を介して電気的に接続される。上記半田層１１０は、コレクタ電極１０１の中心部に対応する領域に、ＳｉＣ ＩＧＢＴ１００の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部と、コレクタ電極１０１の中心部を囲む周辺部に対応する領域に、ＳｉＣ ＩＧＢＴ１００の最高動作温度よりも融点が低くかつ高融点半田部よりも融点が低い低融点半田部とを有する。【選択図】図１

Description

この発明は、半導体装置に関する。
一般に、半導体素子は、その取扱いを容易にし、かつ上記半導体素子を保護する目的で、パッケージに実装される。このパッケージは、通常、半導体素子を被覆する封止樹脂と半導体素子が載置される支持体で構成され、半導体素子の金属電極と支持体の金属配線とが半田でもって電気的に接続される。
ところで、一般的に、上記半導体素子の半導体と金属電極,金属配線とでは、熱膨張率が異なるので、加熱処理を含む実装過程や素子駆動過程において、熱歪みが生じ、半導体素子自体にクラックが発生するという問題がある。
そこで、特許文献１(特開２００８−３００４５５号公報)では、金属配線と半田層との間に、半導体チップの半導体の熱膨張係数と金属配線の熱膨張係数の中間の熱膨張係数を持つ導電部材を設けたパワーモジュールが提案されている。このパワーモジュールでは、導電部材の存在により、金属配線と半田層との間に生じる熱応力の緩和を図っている。
また、特許文献２(特開２０１０−１７１２７１号公報)では、Ｓｉチップの金属電極に金属リードフレームを電気的に接続する接合材として、３次元網目構造の金属骨格と高分子樹脂とを組み合わせたものを用いている。この３次元網目構造の金属骨格と高分子樹脂とを組み合わせた接合材によって、Ｓｉチップの金属電極と金属リードフレームとの間に生じる熱応力の緩和を図っている。
また、特許文献３(特開２００４−３６３３８３号公報)では、パワー素子と絶縁基板の金属回路を電気的に接続する接合材として、高温時に溶融する低温半田を用いたパワー半導体モジュールが提案されている。このパワー半導体モジュールでは、低温半田によって、パワー素子と絶縁基板の金属回路との間に生じる熱応力を緩和している。
ところで、半導体素子の金属電極と支持体の金属配線とが半田でもって電気的に接続された半導体装置では、接合部に半導体素子の発熱を放熱する役割が不可欠であり、その熱抵抗を下げる必要がある。
上記特許文献１の導電部材は、ＣｕにＡｌ２Ｏ３,ＳｉＣ,ＳｉＯ２などが添加されたものであり、その熱伝導率は、銅より低い。
また、上記特許文献２では、導電性金属に熱伝導率の低い高分子樹脂を混合するため、熱伝導率が低下する。
また、上記特許文献３では、ワイヤや樹脂にも温度変化による収縮が生じるため、低温半田が溶融するとパワー素子の位置が安定せず、信頼性が低下する。
このような理由から、特にＳｉＣ素子のような高温動作を前提とした半導体素子に対してこれらの技術では対応できない。
特開２００８−３００４５５号公報 特開２０１０−１７１２７１号公報 特開２００４−３６３３８３号公報
ＳｉＣ素子のようなワイドバンドギャップ半導体は、Ｓｉに比べて動作温度を数倍高くすることができる。このＳｉＣの物性を活かした装置への適用方法の１つとして、高いパワー密度での素子駆動による装置の小型化が期待されている。
このような高いパワー密度での駆動では、半導体素子は発熱により高温となるため、素子の接合に対しては、高温に耐えつつ素子発熱の放熱が可能な接合が求められる。
２５０℃を超える高温接合で、かつ、熱伝導率も高い接合方法として、現在利用可能な手法としては、金の共晶系半田を用いることが知られているが、この半田は金属間化合物を形成し、非常に硬いことが判っている。
このため、素子実装および高温動作時に発生する熱応力により半導体素子自体をしばしば破壊することがある。
そこで、この発明の課題は、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力を緩和して、熱応力による破壊を防止できると共に優れた放熱性を有する半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
半導体層とこの半導体層に積層される電極層とを有する半導体素子と、
上記半導体素子が取り付けられると共に少なくとも一部が導電体からなり、この導電体に上記半導体素子の電極層が電気的に接続された支持体と、
上記半導体素子の電極層と上記支持体の導電体との間に介在して上記電極層と上記導電体とを電気的に接続する半田層と
を備え、
上記半田層は、
上記半導体素子の電極層の中心部に対応する領域に設けられ、上記半導体素子の定格動作温度または定格最高接合温度または最高動作温度よりも融点が高い高融点半田部と、
上記高融点半田部を囲む周辺部に設けられ、上記半導体素子の最高動作温度よりも融点が低くかつ上記高融点半田部よりも融点が低い低融点半田部と
を有することを特徴とする。
ここで、定格動作温度は定格出力時の素子温度であり、定格最高接合温度は電気的定格が保証された最高の接合温度であり、最高動作温度は各種過電流耐量の上限における素子の最高温度を言う。
上記構成によれば、半導体素子を支持体に実装するとき、熱応力歪が大きくなる周辺部を、半導体素子の最高動作温度よりも融点が低くかつ高融点半田部よりも融点が低い低融点半田部によって、熱応力が小さい低い温度で接合することができる。また、素子動作の高温時には、熱応力歪が小さい素子の中心部は、半導体素子の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部によって、素子が安定に固定され、かつ、歪が大きくなる周辺部では、低融点半田が溶融することで、熱応力を緩和できる。したがって、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力を緩和して、熱応力による破壊を防止できると共に優れた放熱性を有する半導体装置を実現できる。
また、一実施形態の半導体装置では、
上記半導体素子の電極層は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、
上記半田層の高融点半田部は、金系の共晶半田、銀ペースト、および、錫,鉛,銀,銅,ビスマス,アンチモン,亜鉛,アルミニウムのうちの１または２以上で構成される高温用半田のいずれかで作製されている。
上記実施形態によれば、金系の共晶半田、銀ペースト、および、高温用半田(錫,鉛,銀,銅,ビスマス,アンチモン,亜鉛,アルミニウムのうちの１または２以上で構成)のいずれかで高融点半田部を作製することによって、高融点(例えば２５０℃以上)で熱伝導も高い高融点半田部で、半導体素子と支持体との接合を実現できる。
また、一実施形態の半導体装置では、
上記半導体素子は、ワイドバンドギャップ半導体で作製されている。
上記実施形態によれば、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力の緩和を図れるので、シリコン半導体に比べて動作温度を数倍高くできるＳｉＣ、ＧａＮ、ダイヤモンドなどのようなワイドバンドギャップ半導体で作製された半導体素子のメリットを十分に発揮できる。特に、ＳｉＣ素子の大型化が進んだ場合、熱応力により発生する歪の絶対量が大きくなり、素子破壊の可能性が上昇すると予想されるが、この実施形態によれば、ＳｉＣ素子の実装時や素子動作時の信頼性を向上でき、大型のＳｉＣ素子による大容量化が実現可能になる。
また、一実施形態の半導体装置では、
上記支持体は、上記導電体が形成された絶縁層を含む絶縁基板を有する。
上記実施形態によれば、絶縁基板を有する支持体と半導体素子との接続部の熱伝導率を低下させることなく、支持体と半導体素子との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できる。
また、一実施形態の半導体装置では、
上記半田層の中心部に円形形状の上記高融点半田部を配置し、その高融点半田部を囲む周辺部に上記低融点半田部を配置している。
上記実施形態によれば、高融点半田部の外周部が均等なＲ形状となっているため、高融点半田部の外周部の熱応力の分布が均等になり、半田への負荷が低減できる。
また、一実施形態の半導体装置では、
上記半田層の中心部に円形形状の複数の上記高融点半田部を配置し、その高融点半田部を囲む周辺部を含む領域に上記低融点半田部を配置している。
上記実施形態によれば、互いに隣接する高融点半田部の間に部分的に低融点半田部を設けることで、高融点半田部の外周部の熱応力の分布が均等になり、熱応力を緩和することができる。
また、一実施形態の半導体装置では、
上記半田層の中心部に放射状の上記高融点半田部を配置し、その高融点半田部を囲む周辺部を含む領域に上記低融点半田部を配置している。
上記実施形態によれば、放射状の高融点半田部の間に入っている低融点半田部によって、円周方向の熱応力を緩和することができる。
また、一実施形態の半導体装置では、
上記半田層の上記半導体素子１個あたりの塗布面積は、５０ｍｍ２以下かつ上記半導体素子の素子面積の５０％以下である。
上記実施形態によれば、半田層の半導体素子１個あたりの塗布面積を５０ｍｍ２以下かつ上記半導体素子の素子面積の５０％以下にすることによって、半導体素子の中心部を高融点半田部によって安定して固定し、歪が大きくなる周辺部で低融点半田の溶融により熱応力を緩和する効果が確実に得られる。
以上より明らかなように、この発明によれば、半導体素子と支持体との接続部の熱伝導率を低下させることなく、半導体素子と支持体との間に生じる熱応力を緩和して、熱応力による破壊を防止できると共に優れた放熱性を有する半導体装置を実現することができる。
図１はこの発明の第１実施形態の半導体装置の一例としてのＩＧＢＴモジュールの断面図である。 図２は上記半導体装置のＳｉＣ ＩＧＢＴのコレクタ電極と半田層との接合部分の断面模式図である。 図３は稼働時(高温時)における上記ＳｉＣ ＩＧＢＴのコレクタ電極と半田層との接合部分の断面模式図である。 図４は上記半田層の平面図である。 図５はこの発明の第２実施形態の半導体装置の断面図である。 図６は上記半導体装置のＳｉＣ ＧＴＯサイリスタ素子のカソード電極(電極層)と半田層との接合部分の断面模式図である。 図７は稼働時(高温時)における上記ＳｉＣ ＧＴＯサイリスタ素子のカソード電極(電極層)と半田層との接合部分の断面模式図である。 図８は上記半田層の平面図である。 図９は他の実施例の半田層の平面図である。 図１０は他の実施例の半田層の平面図である。 図１１は他の実施例の半田層の平面図である。
この発明の半導体装置の実施の形態を説明する前に、この発明の半導体装置の特徴について説明する。
ＳｉＣ素子の電極層と支持体の導電体との間を金系共晶系半田で接続した半導体装置の素子実装時や高温動作時において、金系共晶系半田の使用による熱応力の発生によりクラックが生じている様子が観察された。
本発明者は、このようなＳｉＣ素子にクラックが生じている点に着目し、ＳｉＣ素子への応力集中を緩和する方法として、ＳｉＣ素子の電極層の中心部に対応する領域にのみ、ＳｉＣ素子の動作温度よりも融点が高い高融点半田を用いると共に、ＳｉＣ素子の電極層の中心部を囲む周辺部に対応する領域に、ＳｉＣ素子の動作温度よりも融点が低い低融点半田を用いることによって、この問題が解決できることを見出した。
このように高融点半田と低融点半田を組み合わせた結果、素子実装時には、熱応力歪が大きくなる周辺部を、低融点半田によって熱応力が小さい低い温度で接合することができる。
また、素子動作の高温時には、熱応力歪が小さい素子の中心部は、高融点半田で素子が安定に固定され、かつ、歪が大きくなる周辺部では、低融点半田が溶融することで、熱応力を緩和することができる。
以下、この発明の半導体装置を図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１はこの発明の第１実施形態の半導体装置の一例としてのＩＧＢＴモジュールの断面図を示している。
このＩＧＢＴモジュールは、図１に示すように、半導体素子としてのＳｉＣ ＩＧＢＴ１００が絶縁セラミック基板１に半田付けされている。また、上記絶縁セラミック基板１がヒートシンク２に半田付けされている。
図１に示すＳｉＣ ＩＧＢＴ１００は、半導体層の一例としての半導体積層体１０２を有し、この半導体積層体１０２の表面にゲート電極１０４とエミッタ電極１０３が形成されている。また、上記半導体積層体１０２の裏面に電極層の一例としてのコレクタ電極１０１が形成されている。上記ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１と、絶縁セラミック基板１のセラミック層３上に形成された銅製の電極９とが半田層１１０で電気的に接続されている。上記コレクタ電極１０１の上側の接合面が半導体積層体１０２の裏面に接合されている。上記エミッタ電極１０３はＴｉ/Ａｌ電極とし、上記ゲート電極１０４はＮｉ電極とした。また、上記コレクタ電極１０１は、後述する半田層１１０をなす金属材料よりも延性の高い金属材料で作製されており、ここでは、Ａｕ(金)で作製されたＡｕ電極とした。このＡｕ電極であるコレクタ電極１０１は、上記半導体積層体１０２の裏面に、例えば、スパッタリングにより形成される。
また、上記絶縁セラミック基板１は、セラミック層３とこのセラミック層３の裏面３Ｂに形成された金属層４とで構成される。このセラミック層３の表面３ＡにＳｉＣ ＩＧＢＴ１００が取り付けられている。上記セラミック層３は、例えば、Ａｌ２Ｏ３，Ｓｉ３Ｎ４，ＡｌＮなどで作製される。また、上記金属層４は、第１の接合面４Ｂが上記セラミック層３の裏面３Ｂに接合されている。また、この金属層４は、第２の接合面４Ａが、後述する半田層２２に接合される。上記金属層４は、半田層２２をなす金属材料よりも延性の高い金属材料で作製されており、ここでは、一例として、Ａｕ(金)で作製した。
上記絶縁セラミック基板１とヒートシンク２とセラミック層３と金属層４と半田層２２と電極９で支持体を構成している。
上記ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１が半田層１１０で接合された銅製の電極９は、リード線１０によって、上記セラミック層３上に形成された電極１１に電気的に接続されている。この電極１１にはコレクタ端子１２が電気的に接続されている。また、上記エミッタ電極１０３は、リード線１３によって、上記セラミック層３上に形成された電極１５に電気的に接続され、この電極１５にはエミッタ端子１６が電気的に接続されている。また、上記ゲート電極１０４は、リード線１７によって、上記セラミック層３上に形成された電極２０に電気的に接続され、この電極２０にはゲート端子２１が電気的に接続されている。上記各リード線１０,１３,１７は、アルミニウム,金,銅等で作製される。
また、この第１実施形態のＩＧＢＴモジュールは、被覆部１１５を備える。この被覆部１１５は、ＳｉＣ ＩＧＢＴ１００の表面、およびリード線１０,１３,１７と電極９,１１,１５,２０およびセラミック層３の表面３Ａを覆っている。この被覆部１１５は、一例として、エポキシ樹脂やシリコン樹脂で作製される。
上記絶縁セラミック基板１の金属層４は、半田層２２によって、銅製のヒートシンク２にダイボンドされ、このヒートシンク２に電気的接続を保って取り付けられている。上記半田層２２としては、金の共晶系半田を用いた。この金の共晶系半田としては、例えば、Ａｕ‐２０Ｇｅ合金等のＡｕ/Ｇｅ共晶合金を用いることができる。なお、上記半田層２２として、金シリコン,金スズ,金ゲルマニウムのような金系の共晶半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。
上記Ａｕ(金)で作製されたＡｕ電極としたコレクタ電極１０１は、半田層１１０に接合される。
上記半田層１１０は、上記ダイボンドの際に加熱,溶融されてコレクタ電極１０１の下側の接合面に押圧される。
図２は上記ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１(電極層)と半田層１１０との接合部分の断面模式図を示している。図２において、図１と同一の構成部には同一参照番号を付している。
図２に示すように、Ａｕ(金)で作製されたＡｕ電極としたコレクタ電極１０１は、半田層１１０を介してヒートシンク２(図１に示す)の表面３Ａに接合されている。また、半田層１１０は、ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１の中心部に対応する領域に設けられ、ＳｉＣ ＩＧＢＴ１００の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部１１０aと、高融点半田部１１０aを囲む周辺部に設けられ、ＳｉＣ ＩＧＢＴ１００の最高動作温度よりも融点が低くかつ高融点半田部１１０aよりも融点が低い低融点半田部１１０bとを有する。
上記半田層１１０の高融点半田部１１０aには、金の共晶系半田を用いている。この金の共晶系半田としては、例えば、Ａｕ‐２０Ｇｅ合金等のＡｕ/Ｇｅ共晶合金を用いることができる。なお、高融点半田部１１０aとして、金シリコン,金スズ,金ゲルマニウムのような金系の共晶半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。
また、半田層１１０の低融点半田部１１０bには、Ｓｎ／Ｂｉ／Ａｇを用いている。
また、図３は稼働時(高温時)におけるＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１(電極層)と半田層１１０との接合部分の断面模式図を示している。図３において、図１と同一の構成部には同一参照番号を付している。なお、図４は上記半田層１１０の平面図を示しており、半田層１１０の中心部に正方形状の高融点半田部１１０aを配置し、その高融点半田部１１０aを囲む周辺部に低融点半田部１１０bを配置している。
図３に示すように、ＳｉＣ ＩＧＢＴ１００(図１に示す)の実装時や高温動作時には、ＳｉＣ ＩＧＢＴ１００よりも支持体の一部である銅製の電極９の熱膨張率が大きく、半田層１１０の中心領域Ａ１よりも周辺領域Ａ２の熱応力歪が大きくなる。
したがって、ＳｉＣ ＩＧＢＴ１００の実装時には、熱応力歪が大きくなる周辺領域Ａ２を、低融点半田部１１０bによって、熱応力が小さい低い温度で接合することができる。
また、素子動作の高温時には、熱応力歪が小さい中心領域Ａ１は、高融点半田部１１０aによってＳｉＣ ＩＧＢＴ１００が安定に固定され、かつ、熱応力歪が大きくなる周辺領域Ａ２では、低融点半田部１１０bが溶融することで、熱応力を緩和できる。ここで、図１に示すＳｉＣ ＩＧＢＴ１００やセラミック層３が被覆部１１５により覆われているので、溶融した低融点半田部１１０bは、外部に流出しない。
また、上記ＳｉＣ ＩＧＢＴ１００のコレクタ電極１０１(電極層)は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、半田層１１０の高融点半田部１１０aは、金系の共晶半田、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのいずれかで構成される高温用半田で作製されてことによって、高融点(例えば２５０℃以上)で熱伝導も高い高融点半田部１１０aで、ＳｉＣ ＩＧＢＴ１００とヒートシンク２との接合を実現できる。
また、上記ＳｉＣ ＩＧＢＴ１００は、ワイドバンドギャップ半導体で作製されていることによって、ＳｉＣ ＩＧＢＴ１００と電極９との接続部の熱伝導率を低下させることなく、ＳｉＣ ＩＧＢＴ１００と電極９との間に生じる熱応力の緩和を図れるので、シリコン半導体に比べて動作温度を数倍高くできるＳｉＣで作製された半導体素子のメリットを十分に発揮できる。
特に、ＳｉＣ素子の大型化が進んだ場合、熱応力により発生する歪の絶対量が大きくなり、素子破壊の可能性が上昇すると予想されるが、この発明によれば、ＳｉＣ素子の実装時や素子動作時の信頼性を向上でき、大型のＳｉＣ素子による大容量化が実現可能になる。
また、ＳｉＣ素子は、Ｓｉ素子に比べて動作温度を数倍高くできるため、高いパワー密度(高温)で素子を動作させることができる。
従来技術では、ＳｉＣ単結晶の結晶性の問題から、大型の素子は開発されていないが、ＳｉＣの結晶品質の向上に伴い、素子の大型化が進むことが容易に予想できる。素子が大型になると、熱応力により発生する歪の絶対量は大きくなり、素子破壊の確率は上昇すると予想されるが、この発明により半導体素子の実装時や、素子動作時の信頼性が向上すると共に、大型のＳｉＣ素子を用いることで応用装置の大容量化が可能になる。
また、上記電極９が形成された絶縁セラミック基板１を含む絶縁基板を有する支持体とＳｉＣ ＩＧＢＴ１００との接続部の熱伝導率を低下させることなく、支持体とＳｉＣ ＩＧＢＴ１００との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できる。
〔第２実施形態〕
図５はこの発明の第２実施形態の半導体装置の断面図を示している。
この第２実施形態の半導体装置は、図５に示すように、半導体素子としてＳｉＣ ＧＴＯサイリスタ素子２０１を有し、このＳｉＣ ＧＴＯサイリスタ素子２０１は、銅製の支持体２０３の上面２０３Ａに載置されている。上記ＳｉＣ ＧＴＯサイリスタ素子２０１は、半導体層の一例としてのＳｉＣ半導体積層体２２０を有している。
上記ＳｉＣ ＧＴＯサイリスタ素子２０１は、ＳｉＣ半導体積層体２２０の表面に形成されたアノード電極２０２およびゲート電極２０６と、ＳｉＣ半導体積層体２２０の裏面に形成された電極層の一例としてのカソード電極２０９を有する。
上記アノード電極２０２はＴｉ/Ａｌ電極とし、ゲート電極２０６はＮｉ電極とした。また、カソード電極２０９は、Ａｕ(金)で作製されたＡｕ電極とした。このＡｕ電極であるカソード電極２０９は、ＳｉＣ半導体積層体２２０の裏面に、例えば、スパッタリングにより形成される。
上記アノード電極２０２は、アルミニウム,金,銅等で作製されるリード線２０７によりアノード端子２１０の上端に接続されている。また、ゲート電極２０６は、アルミニウム,金,銅等で作製されるリード線２０８によりゲート端子２１１の上端に接続されている。このリード線２０７,２０８と、アノード端子２１０およびゲート端子２１１は電気接続部である。アノード端子２１０およびゲート端子２１１は、それぞれ絶縁材２１４,２１９で支持体２０３との間の絶縁を保ちつつ支持体２０３を貫通して支持体２０３に固定されている。
また、上記ＳｉＣ ＧＴＯサイリスタ素子２０１のカソード電極２０９は、半田層２０４によって、カソード端子である銅製の支持体２０３にダイボンドされ、支持体２０３に電気的接続を保って取り付けられている。
また、この半導体装置は、ＳｉＣ ＧＴＯサイリスタ素子２０１などを覆う被覆部２１５を備えている。この被覆部２１５と支持体２０３とでパッケージを構成している。被覆部２１５は、ＳｉＣ ＧＴＯサイリスタ素子２０１の表面、およびリード線２０７,２０８とＳｉＣ ＧＴＯサイリスタ素子２０１との接続部近傍、および支持体２０３の上面２０３Ａの大部分と、支持体２０３の上面２０３Ａから突出したアノード端子２１０,ゲート端子２１１を覆っている。この被覆部２１５は、一例として、エポキシ樹脂やシリコン樹脂で作製される。
図６は上記ＳｉＣ ＧＴＯサイリスタ素子２０１のカソード電極２０９(電極層)と半田層２０４との接合部分の断面模式図を示している。図６において、図５と同一の構成部には同一参照番号を付している。
図６に示すように、Ａｕ(金)で作製されたＡｕ電極としたカソード電極２０９は、半田層２０４を介して支持体２０３の上面２０３Ａに接合されている。また、半田層２０４は、ＳｉＣ ＧＴＯサイリスタ素子２０１のカソード電極２０９の中心部に対応する領域に設けられ、ＳｉＣ ＧＴＯサイリスタ素子２０１の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部２０４aと、高融点半田部２０４aを囲む周辺部に設けられ、ＳｉＣ ＧＴＯサイリスタ素子２０１の最高動作温度よりも融点が低くかつ高融点半田部２０４aよりも融点が低い低融点半田部２０４bとを有する。
上記半田層２０４の高融点半田部２０４aには、金の共晶系半田を用いている。この金の共晶系半田としては、例えば、Ａｕ‐２０Ｇｅ合金等のＡｕ/Ｇｅ共晶合金を用いることができる。なお、高融点半田部２０４aとして、金シリコン,金スズ,金ゲルマニウムのような金系の共晶半田や、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよい。
また、半田層２０４の低融点半田部２０４bには、Ｓｎ／Ｂｉ／Ａｇを用いている。
また、図７は稼働時(高温時)におけるＳｉＣ ＧＴＯサイリスタ素子２０１(図５に示す)のカソード電極２０９(電極層)と半田層２０４との接合部分の断面模式図を示している。なお、図８は上記半田層２０４の平面図を示しており、半田層２０４の中心部に正方形状の高融点半田部２０４aを配置し、その高融点半田部２０４aを囲む周辺部に低融点半田部２０４bを配置している。
図７に示すように、ＳｉＣ ＧＴＯサイリスタ素子２０１の実装時や高温動作時には、ＳｉＣ ＧＴＯサイリスタ素子２０１よりも銅製の支持体２０３の熱膨張率が大きく、半田層２０４の中心領域Ａ１１よりも周辺領域Ａ１２の熱応力歪が大きくなる。
したがって、ＳｉＣ ＧＴＯサイリスタ素子２０１の実装時には、熱応力歪が大きくなる周辺領域Ａ１２を、低融点半田部２０４bによって、熱応力が小さい低い温度で接合することができる。
また、素子動作の高温時には、熱応力歪が小さい中心領域Ａ１１は、高融点半田部２０４aによってＳｉＣ ＧＴＯサイリスタ素子２０１が安定に固定され、かつ、熱応力歪が大きくなる周辺領域Ａ１２では、低融点半田部２０４bが溶融することで、熱応力を緩和できる。ここで、図５に示すＳｉＣ ＧＴＯサイリスタ素子２０１や支持体２０３が被覆部２１５により覆われているので、溶融した低融点半田部２０４bは、外部に流出しない。
また、上記ＳｉＣ ＧＴＯサイリスタ素子２０１のカソード電極２０９(電極層)は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、半田層２０４の高融点半田部２０４aは、金系の共晶半田、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのいずれかで構成される高温用半田で作製されていることによって、高融点(例えば２５０℃以上)で熱伝導も高い高融点半田部２０４aで、ＳｉＣ ＧＴＯサイリスタ素子２０１と支持体２０３との接合を実現できる。
また、上記ＳｉＣ ＧＴＯサイリスタ素子２０１は、ワイドバンドギャップ半導体で作製されていることによって、ＳｉＣ ＧＴＯサイリスタ素子２０１と支持体２０３との接続部の熱伝導率を低下させることなく、ＳｉＣ ＧＴＯサイリスタ素子２０１と支持体２０３との間に生じる熱応力の緩和を図れるので、シリコン半導体に比べて動作温度を数倍高くできるＳｉＣで作製された半導体素子のメリットを十分に発揮できる。
上記第２実施形態では、半導体素子としてのＳｉＣ ＧＴＯサイリスタ素子２０１のカソード電極２０９が接続された銅製の支持体２０３を備えた半導体装置について説明したが、支持体は、第１実施形態に示すような導電体が形成された絶縁層を含む絶縁基板であってもよい。この場合、絶縁基板を有する支持体と半導体素子との接続部の熱伝導率を低下させることなく、支持体と半導体素子との間に生じる熱応力の緩和を図れ、熱応力による破壊を回避できる。
上記第１,第２実施形態では、図４,図８に示すように、半田層１１０,２０４の中心部に正方形状の高融点半田部１１０a,２０４aを配置し、その高融点半田部１１０a,２０４aを囲む周辺部に低融点半田部１１０b,２０４bを配置したが、高融点半田部と低融点半田部の配置はこれに限らず、例えば図９〜図１１に示すような配置としてもよい。
図９は他の実施例の半田層３０４の平面図を示しており、半田層３０４の中心部に円形形状の高融点半田部３０４aを配置し、その高融点半田部３０４aを囲む周辺部に低融点半田部３０４bを配置している。
図９に示す形状の半田接合によれば、図４,図８に比べて、高融点半田部３０４aの外周部が均等なＲ形状となっているため、高融点半田部３０４aの外周部の熱応力の分布が均等になり、半田への負荷が低減できる。
また、図１０は他の実施例の半田層４０４の平面図を示しており、半田層４０４の中心部に円形形状の複数の高融点半田部４０４aを配置し、その高融点半田部４０４aを囲む周辺部を含む領域に低融点半田部４０４bを配置している。
図１０に示す形状の半田接合によれば、図４,図８に比べて、互いに隣接する高融点半田部４０４aの間に部分的に低融点半田部４０４bを設けることで、高融点半田部４０４aの外周部の熱応力の分布が均等になり、熱応力を緩和することができる。
また、図１１は他の実施例の半田層５０４の平面図を示しており、半田層５０４の中心部に放射状の高融点半田部５０４aを配置し、その高融点半田部５０４aを囲む周辺部を含む領域に低融点半田部５０４bを配置している。上記高融点半田部５０４aは、中心点Ｏから半田層５０４の４つのコーナーおよび各辺の中間に向かって夫々延びている。
図１１では、熱応力歪が中心から法線方向に発生し、同時に、高融点半田部５０４aの外周部(法線方向の変位にともない)において、円周方向にも応力歪が生じる。図１１に示す形状の半田接合によれば、円周方向の歪に対しては、高融点半田部５０４aの間に入っている低融点半田部５０４bによって、円周方向の熱応力を緩和することができる。
また、上記第１,第２実施形態および図９〜１０の他の実施例において、半田層１１０,２０４,３０４,４０４,５０４の半導体素子１個あたりの塗布面積を５０ｍｍ２以下かつ半導体素子の素子面積の５０％以下にすることによって、半導体素子の中心部を高融点半田部１１０a,２０４a,３０４a,４０４a,５０４aによって安定に固定した状態で、歪が大きくなる周辺部で低融点半田部１１０b,２０４b,３０４b,４０４b,５０４bの溶融による熱応力緩和の効果を確実に得ることができる。ここで、半田層の半導体素子１個あたりの塗布面積の下限値は０.１ｍｍ２とする。
上記第１,第２実施形態では、支持体の一部である電極９,支持体２０３を銅製としたが、銅の他にアルミニウムのような金属、または、Ａｌ‐ＳｉＣのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製してもよい。また、上記支持体の表面を金またはニッケル等でメッキしてもよい。
また、上記第１,第２実施形態では、半導体素子としてＳｉＣによるＩＢＧＴおよびＧＴＯサイリスタを備えたが、ｐｎダイオード素子等、ＳｉＣで作製された他の半導体素子を備えてもよいし、ＧａＮもしくは他のワイドギャップ半導体で作製された半導体素子を備えてもよいし、ワイドギャップ半導体以外の半導体で作製された半導体素子を備えてもよい。また、上記第１,第２実施形態では、支持体(１,２,３,４,２２,９),支持体２０３に１つの半導体素子を載置したが、２つの半導体素子もしくは３つ以上の半導体素子を載置してもよい。
また、上記第１実施形態では、ＳｉＣ ＩＧＢＴ１００の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部１１０aと、ＳｉＣ ＩＧＢＴ１００の最高動作温度よりも融点が低くかつ高融点半田部１１０aよりも融点が低い低融点半田部１１０bとを用いると共に、第２実施形態では、ＳｉＣ ＧＴＯサイリスタ素子２０１の定格動作温度(または定格最高接合温度または最高動作温度)よりも融点が高い高融点半田部２０４aと、ＳｉＣ ＧＴＯサイリスタ素子２０１の最高動作温度よりも融点が低くかつ高融点半田部２０４aよりも融点が低い低融点半田部２０４bとを用いたが、高融点半田部の融点を使用条件に基づいて設定された動作温度としてもよく、この場合、低融点半田部の融点は高融点半田部よりも低い。
また、上記第１,第２実施形態では、高融点半田部１１０a,２０４aとして、錫鉛、錫アンチモン、錫銅、錫銀銅、亜鉛アルミニウム、ビスマス亜鉛、ビスマス銀、銀ペーストのような、その他の高温用半田を用いてもよいと説明したが、高融点半田部は、金系の共晶半田、銀ペースト、および、錫,鉛,銀,銅,ビスマス,アンチモン,亜鉛,アルミニウムのうちの１または２以上で構成される高温用半田のいずれかで作製されたものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１…絶縁セラミック基板
２…ヒートシンク
３…セラミック層
３Ａ…表面
３Ｂ…裏面
４…金属層
４Ａ…第２の接合面
４Ｂ…第１の接合面
１０,１３,１７…リード線
９,１１,１５,２０…電極
２２…半田層
１００…ＳｉＣ ＩＧＢＴ
１０１…コレクタ電極
１０２…半導体積層体
１０３…エミッタ電極
１０４…ゲート電極
１１０…半田層
１１０a…高融点半田部
１１０b…低融点半田部
１１５…被覆部
２０１…ＳｉＣ ＧＴＯサイリスタ素子
２０２…アノード電極
２０３…支持体
２０３Ａ…上面
２０４,３０４,４０４,５０４…半田層
２０４a,３０４a,４０４a,５０４a…高融点半田部
２０４b,３０４b,４０４b,５０４b…低融点半田部
２０６…ゲート電極
２０７,２０８…リード線
２０９…カソード電極
２１０…アノード端子
２１１…ゲート端子
２１４,２１９…絶縁材
２１５…被覆部
２２０…ＳｉＣ半導体積層体

Claims (8)

  1. 半導体層とこの半導体層に積層される電極層とを有する半導体素子と、
    上記半導体素子が取り付けられると共に少なくとも一部が導電体からなり、この導電体に上記半導体素子の電極層が電気的に接続された支持体と、
    上記半導体素子の電極層と上記支持体の導電体との間に介在して上記電極層と上記導電体とを電気的に接続する半田層と
    を備え、
    上記半田層は、
    上記半導体素子の電極層の中心部に対応する領域に設けられ、上記半導体素子の定格動作温度または定格最高接合温度または最高動作温度よりも融点が高い高融点半田部と、
    上記高融点半田部を囲む周辺部に設けられ、上記半導体素子の最高動作温度よりも融点が低くかつ上記高融点半田部よりも融点が低い低融点半田部と
    を有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記半導体素子の電極層は、Ａｕ、Ａｌ、ＮｉまたはＣｕで作製されており、
    上記半田層の高融点半田部は、金系の共晶半田、銀ペースト、および、錫,鉛,銀,銅,ビスマス,アンチモン,亜鉛,アルミニウムのうちの１または２以上で構成される高温用半田のいずれかで作製されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    上記半導体素子は、ワイドバンドギャップ半導体で作製されていることを特徴とする半導体装置。
  4. 請求項１から３までのいずれかに記載の半導体装置において、
    上記支持体は、上記導電体が形成された絶縁層を含む絶縁基板を有することを特徴とする半導体装置。
  5. 請求項１から４までのいずれかに記載の半導体装置において、
    上記半田層の中心部に円形形状の上記高融点半田部を配置し、その高融点半田部を囲む周辺部に上記低融点半田部を配置していることを特徴とする半導体装置。
  6. 請求項１から４までのいずれかに記載の半導体装置において、
    上記半田層の中心部に円形形状の複数の上記高融点半田部を配置し、その高融点半田部を囲む周辺部を含む領域に上記低融点半田部を配置していることを特徴とする半導体装置。
  7. 請求項１から４までのいずれかに記載の半導体装置において、
    上記半田層の中心部に放射状の上記高融点半田部を配置し、その高融点半田部を囲む周辺部を含む領域に上記低融点半田部を配置していることを特徴とする半導体装置。
  8. 請求項１から７までのいずれかに記載の半導体装置において、
    上記半田層の上記半導体素子１個あたりの塗布面積は、５０ｍｍ２以下かつ上記半導体素子の素子面積の５０％以下であることを特徴とする半導体装置。
JP2013254056A 2013-12-09 2013-12-09 半導体装置 Pending JP2015115349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254056A JP2015115349A (ja) 2013-12-09 2013-12-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254056A JP2015115349A (ja) 2013-12-09 2013-12-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2015115349A true JP2015115349A (ja) 2015-06-22

Family

ID=53528922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254056A Pending JP2015115349A (ja) 2013-12-09 2013-12-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2015115349A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067976A (ja) * 2017-10-03 2019-04-25 トヨタ自動車株式会社 半導体装置
JP2019153749A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067976A (ja) * 2017-10-03 2019-04-25 トヨタ自動車株式会社 半導体装置
JP2019153749A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
JP7017098B2 (ja) 2018-03-06 2022-02-08 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
JP6750263B2 (ja) 電力用半導体モジュール
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
WO2016152258A1 (ja) 半導体装置
EP2503595A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
JP2007311441A (ja) パワー半導体モジュール
CN102593081A (zh) 包括散热器的半导体器件
EP2544229A1 (en) Power semiconductor arrangement
JP2017034152A (ja) 電力用半導体装置
JP4458028B2 (ja) 半導体装置
JP2015115349A (ja) 半導体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2012084621A (ja) 電極端子及び半導体モジュール
JP2015026667A (ja) 半導体モジュール
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
KR20210056911A (ko) 반도체 장치
JP2014175604A (ja) 半導体装置および半導体素子の取り付け構造体
JP5418654B2 (ja) 半導体装置
TW201712840A (zh) 半導體封裝結構
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
WO2021240944A1 (ja) 半導体装置
KR102264850B1 (ko) 전력 반도체 칩 및 전력 반도체 모듈
JP2011176087A (ja) 半導体モジュール、及び電力変換装置