JP2015065313A - 回路基板および電子装置 - Google Patents

回路基板および電子装置 Download PDF

Info

Publication number
JP2015065313A
JP2015065313A JP2013198498A JP2013198498A JP2015065313A JP 2015065313 A JP2015065313 A JP 2015065313A JP 2013198498 A JP2013198498 A JP 2013198498A JP 2013198498 A JP2013198498 A JP 2013198498A JP 2015065313 A JP2015065313 A JP 2015065313A
Authority
JP
Japan
Prior art keywords
brazing material
insulating base
metal plate
circuit board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013198498A
Other languages
English (en)
Inventor
範高 新納
Noritaka Shinno
範高 新納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013198498A priority Critical patent/JP2015065313A/ja
Publication of JP2015065313A publication Critical patent/JP2015065313A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Ceramic Products (AREA)

Abstract

【課題】 ろう材にかかるせん断応力を軽減し、金属板の絶縁基体からの剥離を防止した信頼性の高い回路基板および電子装置を提供する。
【解決手段】 回路基板1は、絶縁基体4と、この絶縁基体4の主面にAg−Cu系のろう材3を介して接合された金属板2とを備えており、ろう材は、Ag系金属相8とCu系金属相11とを有し、このAg系金属相8は、端部が絶縁基体4の主面に接続されており、ろう材3の厚み方向に伸びている。絶縁基体5の主面に接続された端部を起点として、Ag系金属相8がせん断応力の方向に撓むことによって、せん断応力を緩和し、ろう材3がせん断応力で破断することを抑制し、金属板2が絶縁基体4から剥離する可能性を低減する。
【選択図】図2

Description

本発明は、回路導体等に用いられる回路基板および電子装置に関するものである。
パワーモジュールまたはスイッチングモジュール等の例えばIGBT(Insulated Gate Bipolar Transistor)などの電子素子が搭載された電子装置に用いられる回路基板として、例えば、セラミックから成る絶縁基体の主面に、Ag−Cu系のろう材を介して銅(Cu)から成る金属板が接合された回路基板が用いられる。
特開平2−208031号公報
上記従来技術の回路基板においては、金属板と絶縁基体との熱膨張係数の差に起因する熱応力によって、両部材の間に存在するろう材に、せん断応力がかかりやすくなる。しかしながら、従来技術の回路基板においては、ろう材がAg−Cu系の共晶組織となり、弾性率が高くなりやすいので、前述のせん断応力によって、ろう材が破断し、金属板が絶縁基体から剥離する可能性が高くなるという問題点があった。
本発明の目的は、前記の問題を鑑みて、ろう材にかかるせん断応力を軽減し、金属板の絶縁基体からの剥離を防止した信頼性の高い回路基板および電子装置を提供することにある。
本発明の一つの態様の回路基板は、絶縁基体と、該絶縁基体の主面にAg−Cu系のろう材を介して接合された金属板とを備えており、前記ろう材は、Ag系金属相とCu系金属相とを有し、前記Ag系金属相は、端部が前記絶縁基体の前記主面に接続されており、前記ろう材の厚み方向に伸びている。
本発明の一つの態様の電子装置は、上記構成の回路基板と、該回路基板に搭載された電子部品とを含んでいる。
本発明の回路基板によれば、ろう材は、Ag系金属相とCu系金属相とを有し、そのAg系金属相は、端部が絶縁基体の主面に接続されており、ろう材の厚み方向に伸びているので、金属板と絶縁基体との熱膨張係数の差に起因するせん断応力がろう材にかかった場合、絶縁基体の主面に接続された端部を起点として、Ag系金属相がせん断応力の方向に撓むことによって、せん断応力を緩和することができる。従って、ろう材は、せん断応力の緩和効果を発揮するので、ろう材がせん断応力で破断することを抑制し、金属板が絶縁基体から剥離する可能性を低減することができる。
本発明の電子装置によれば、上述の回路基板を有することから、金属板が絶縁基体から剥離する可能性を低減することができる。
本発明の実施形態の回路基板および電子装置を示す断面図である。 図1のA部の拡大図である。 図2に示されたAg系金属相の一つを拡大した模式図である。
以下、図面を参照して本発明の実施形態における回路基板および電子装置について説明する。なお、図面において、回路基板および電子装置は、仮想のxyz空間内に設けられており、xy平面上に載置されている。また、本実施形態における上方、上面、上部とは仮想のz軸の正方向を示しており、下方、下面、下部とは仮想のz軸の負方向を示している。
図1に示す例においては、回路基板1は、絶縁基体4と、金属板2と、ろう材3とを備えている。また、図1に示す例において、電子装置10は、回路基板1と、電子部品7とを備えている。
絶縁基体4は、その主面に金属板2が接合されている。絶縁基体4は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス,ムライト質セラミックス,炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス,窒化アルミニウム質セラミックス,または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。
絶縁基体4が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、より厚みの大きい金属板2を用いたとしても絶縁基体4にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる回路基板を実現することができる。
絶縁基体4の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1mm〜1mmであ
り、回路基板1の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
絶縁基体4は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素,酸化アルミニウム,酸化マグネシウム,および酸化イットリウム等の原料粉末に適当な有機バインダー,可塑剤,および溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工等を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
金属板2は、絶縁基体4の主面にAg−Cu系のろう材を介して接合されている。金属板2は、電気抵抗が低く高熱伝導性を有する材料が好ましい。この観点から、金属板2としては、例えば、放熱性の観点から、高熱伝導率の金属材料である銅(Cu)が好適に用いられる(Cuの熱伝導率:395W/m・K)。金属板2は平板状であり、その厚みは、
例えば、10〜300μmである。
また、金属板2の主成分が銅である場合、ろう材3も銅成分を有するので、両部材の接合部において互いの部材中の銅成分が拡散し合うことによって拡散層が形成されるので、金属板2およびろう材3が互いに強固に接合されることとなり好ましい。
金属板2に用いられる銅は、例えば無酸素銅である。金属板2の材料として無酸素銅を用いると、金属板2と絶縁基体4とを接合する際に、銅の表面が銅中に存在する酸素によって酸化されることが低減されるとともに、ろう材3との濡れ性が良好となるので、金属板2と絶縁基体4との接合強度が向上される。
図1に示す例において、中央部の金属板2の上面には接合材5を介して電子部品7が実装されており、この電子部品7は、左右の金属板2に導電性接続材6(ボンディングワイヤ)によって接続されている。このように、図1に示す例において、金属板2は、回路導体として機能している。また、金属板2は、回路導体に限らず、回路基板1に搭載される電子部品7のマウント用の金属部材、接地導体用の金属部材または放熱板等としても用いることができる。また、このように、金属板2は、例えば数十A程度の比較的大きな電流を通電するための導電路、または放熱材として、セラミックス等からなる絶縁基体4に接合されて用いられる。
電子部品7は、例えば、トランジスタ、CPU(Central Processing Unit)用のLS
I(Large Scale Integrated circuit)、IGBT(Insulated Gate Bipolar Transistor)、またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子である。
接合材5は、例えば、金属または導電性樹脂等からなる。接合材5は、例えば、半田、金−スズ(Au−Sn)合金、またはスズ−銀−銅(Sn−Ag−Cu)合金等である。
なお、金属板2の表面に、めっき法によってめっき膜を形成しても良い。この構成によれば、接合材5との濡れ性が良好となるので電子部品7を金属板2の表面に強固に接合することができる。めっき膜は、導電性および耐食性が高い金属を用いれば良く、例えば、ニッケル、コバルト、銅、若しくは金、またはこれらの金属材料を主成分とする合金材料が挙げられる。めっき膜の厚みは、例えば1.5〜10μmであれば良い。
また、めっき膜は内部にリンを含有することが好ましい。例えば、ニッケル−リンのアモルファス合金のめっき膜であれば、ニッケルめっき膜の表面酸化を抑制して接合材5等の濡れ性等を長く維持することができるので好ましい。また、ニッケルに対するリンの含有量が8〜15質量程度であると、ニッケル−リンのアモルファス合金が形成されやすくなって、めっき膜に対する接合材5等の接着強度を更に向上させることができる。
ろう材3は、図1に示す例において、金属板2を絶縁基体4に接合させている。このろう材はAg−Cu系の材料から成る。ろう材3の厚みは、例えば約5〜100μm程度であ
ればよい。
ろう材3は、絶縁基体4に対して濡れることにより強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有している。ろう材3が活性金属材料を含有する場合、絶縁基体4との接合界面に活性金属材料が偏在した部分が形成される。
また、ろう材3は、図2に示す例において、Ag系金属相8とCu系金属層11とを有しており、このAg系金属相8は、端部が絶縁基体4の主面に接続されており、ろう材3の厚み方向に伸びている。Ag系金属相8は、前述した活性金属材料が偏在した部分を介して、その端部が絶縁基板4に接続されることとなる。このような構成によって、金属板2と絶縁基体4との熱膨張係数の差に起因するせん断応力がろう材3にかかった場合、絶縁基体4の主面に接続された端部を起点として、Ag系金属相8がせん断応力の方向に撓
むことによって、せん断応力を緩和することができる。従って、ろう材3は、せん断応力の緩和効果を発揮するので、ろう材3がせん断応力で破断することを抑制し、金属板2が絶縁基体4から剥離する可能性を低減することができる。また、Ag系金属相8はAgが主成分であるか、またはAgのみから成るため、Cu系金属相11よりも弾性率が低いので、Ag系金属相8は、せん断応力に対して銅よりも撓みやすい。よって、材料的な観点からも応力緩和効果を発揮しやすい。
また、ろう材3は、例えば、In、Snのうち少なくとも1つを有していることが好ましい。この場合には、低融点のろう材とすることができる。例えば、ろう材3の具体的な組成としては、銅が15〜70質量%、銀が20〜65質量%、チタンが1〜20質量%およびインジウムが1〜5質量%程度である。より具体的な例としては、銅が69質量%、銀が27質量%、チタンが1質量%、およびインジウムが3質量%のものが挙げられる。
Ag系金属相8は、例えばAgのみから成る場合もあるが、Agだけでなく、Cu、InまたはSn等を含んでいても良い。Ag系金属相8がAgだけでなくAg以外の金属を含む場合、Ag系金属相8はAgが主成分であることが好ましい。この場合には、Ag系金属相8の弾性率が低くなるので上述した応力緩和効果を向上させることができる。さらに、Ag系金属相8はAgのみから成ることが好ましい。この場合は弾性率が更に低くなるので上述した応力緩和効果を更に向上させることができる。
Cu系金属相11は、例えばCuのみから成る場合もあるが、Cuだけでなく、Ag、InまたはSn等を含んでいても良い。
Ag系金属相8は、例えば、ろう材3の厚みの半分以上の長さを有することが好ましい。この場合には、せん断応力に対応して撓みやすくなるので、せん断応力を緩和させる効果が向上する。また、応力緩和効果の観点から、図2に示す例のように、Ag系金属相8の長さは、ろう材3の厚みの8割〜9割程度であることが好ましい。
また、Ag系金属相8は、厚み方向と交差する方向に枝状に伸びている枝部9を有している。このような枝部9を有することによって、Ag系金属相8は、アンカー効果により、ろう材3中のCu系金属相11に強固に接合される。従って、ろう材3と絶縁基体4との接合力を向上させることができるので好ましい。
図3は、図2に示されたAg系金属相8の一つを拡大した模式図である。上記では、Ag系金属相8が厚み方向に伸びている、と記載したが、図3に示すように、Ag系金属相8のうちの幹部が厚み方向に伸びていると解釈して良い。ここで、幹部とは、一定の方向に線状に伸びていると同時に、そこから複数の枝部9が分岐しているものであると解釈して良い。また、厚み方向とは、z方向から約0〜30度傾いた方向と解釈する。また、図2に示す例の枝部9および幹部の幅は0.1〜30μm程度である。
次に、本発明の図1に示す例の実施形態に係る回路基板1の製造方法について説明する。
(1)まず、金属板2を所望の形状にパターニングする。金属板2の具体的なパターニングの方法としては、例えば、マスキングを併用したエッチング加工が挙げられる。また、レーザー加工や打ち抜き加工を使用しても良い。金属板2としてCuが使用される場合には、エッチング液として塩化第二鉄を用いる。
(2)次に、ろう材3を準備する。金属板2と絶縁基体4とを接合するためのろう材3としては、例えば、融点が約600℃のものを用いる。ろう材3はAg、Cuを主成分とす
るものを用い、融点の調整は、スズ、インジウムの少なくとも1つの量を、ろう材の主成分であるAg、Cuの量に対して調整することによって行う。組成の一例としては、銅が18.31質量%、銀が41.69質量%、チタンが1質量%、スズが36質量%およびインジウムが3質量%のものが挙げられる。
(3)次に、パターニングされた金属板2を絶縁基体4に接合する。この工程においては、ろう材によって絶縁基体4に接合すれば良い。金属板2の下面にペースト状のろう材を塗布した後、その面を下にして絶縁基体4上に載置し、以下の熱処理によって金属板2を絶縁基体4に接合させる。
ここで、熱処理として、ろう材を急速に加熱するとともに急速に冷却する方法を採用することによって、ろう材3中に、図2に示す例のようなAg系金属相8を形成することができる。このように急速に加熱するとともに急冷する熱処理方法としては、例えば、金属板2の上面に、レーザー光を短時間のみ照射する方法が挙げられる。具体的には、例えば、焦点におけるレーザー光出力が1kW以上になるよう調整されたレーザー光を、0.5秒乃至30数秒程度の時間で金属板2の上表面の一部に照射する。次に、当該レーザー光を、金属板2の上表面において走査させることにより、ろう材3全体に熱が伝わるようにする。このような方法により、ろう材3が急速に加熱および冷却されることにより、Ag成分がCu成分から分離し、かつ、Ag成分がAg系金属相8のような形状となる。
レーザー光は、YAG、YVO4、YLF、ファイバーレーザーなどを用いて励起されるレーザーを用いる。レーザー波長は、900nmから1400nmの光を主成分とするIR波長のレーザーを用いれば良い。
より詳細な製造条件を、以下に示す。例えば、ろう材の融点、レーザー光の投入エネルギーを以下のような条件とすればよい。
ろう材3が、例えば、Ag,Cuを主成分とし、In,Tiの微量添加物によって融点を750〜850℃に調整した場合、Ag系金属相8を形成するには、例えば、投入エネルギーが5〜10kJであるレーザー光を照射する。ここで、投入エネルギーとは、出力に照射時間を掛け合わせた値である。例えば、出力が1kWであるレーザー光を10秒照射するか、または、出力が2.5kWであるレーザー光を2秒照射することにより、上記の条件を満たせる。
ろう材3が、例えば、Ag,Cu、Inを主成分とし、Tiの微量添加物によって融点を520〜650℃に調整した場合、Ag系金属相8を形成するには、例えば、投入エネルギーが0.5kJより大きく100kJ以下であるレーザー光を照射する。ここで、投入エネルギーとは、出力に照射時間を掛け合わせた値である。投入エネルギーが0.5kJ以下となると、ろう材3を十分焼結させることができないので、金属板2を絶縁基体2に十分接合させることができない。また、投入エネルギーが100kJより大きくなると、焼結が進み過ぎてしまい、AgとCuの合金化が進み、所望のAg系金属相8を得ることができない。上記の条件を満たすためには、例えば、出力が1kWであるレーザー光を10秒照射するか、または、出力が2.5kWであるレーザー光を1秒照射すると良い。
なお、上述の工程では、予めパターニングした金属板2を絶縁基体4に接合する、として説明したが、絶縁基体4に対して平面視で絶縁基体4と同等の大きさの金属板2を先に接合してからパターニングを行ってもよい。この場合には、金属板2だけでなく、金属板2と絶縁基体4との間のろう材3もエッチング除去しなければならない。よって、例えば、金属板2、ろう材3の順で、エッチング液を変更しながら順次各部材をエッチング除去すればよい。なお、ろう材用のエッチング液としては例えばフッ硝酸を使用する。
前述したように、図3に示す例のAg系金属相8の幹部の幅は0.1〜30μm程度であ
る。幹部の幅は、1.5〜15μm程度であることが好ましい。幹部の幅が1.5μm以上であれば、Ag系金属相8は一定の強度を保つことができるので熱応力を継続して緩和することができる。幹部の幅が15μm以下であれば、せん断応力の方向に撓みやすくなるので応力緩和機能を向上させることができる。幹部の幅を1.5〜15μm程度に調整するためには、例えば、ろう材3を、Ag,Cu、Inを主成分とし、Tiの微量添加物によって融点が520〜650℃となるよう調整した場合、前述したレーザー光の投入エネルギーを2.5kJ以上60kJ以下にすれば良い。
前述したように、Ag系金属相8はAgのみから成るか、または、Agが主成分であることが好ましい。例えば、Ag系金属相8のAg比率は、70〜100%程度であれば良い。Ag比率をこのような値にするには、ろう材3を、Ag、Cu、Inを主成分とし、Tiの微量添加物によって融点が520〜650℃となるよう調整した場合、前述したレーザー光の投入エネルギーを2.4kJ以上25kJ以下にすれば良い。なお、Ag系金属相8がAgのみから成るものではない場合、Ag系金属相8にはCu、Inが含まれることとなる。
1・・・回路基板
2・・・金属板
3・・・ろう材
4・・・絶縁基体
5・・・接合材
6・・・導電性接続材
7・・・電子部品
8・・・Ag系金属相
9・・・枝部
10・・電子装置
11・・Cu系金属相

Claims (4)

  1. 絶縁基体と、
    該絶縁基体の主面にAg−Cu系のろう材を介して接合された金属板とを備えており、
    前記ろう材は、Ag系金属相とCu系金属相とを有し、
    前記Ag系金属相は、端部が前記絶縁基体の前記主面に接続されており、前記ろう材の厚み方向に伸びている
    回路基板。
  2. 前記Ag系金属相は、前記厚み方向と交差する方向に枝状に伸びている枝部を有している
    請求項1記載の回路基板。
  3. 前記ろう材は、In、Snのうち少なくとも1つを含有しており、
    前記Ag系金属相は、In、Snのうち少なくとも1つを含有している
    請求項1または請求項2に記載の回路基板。
  4. 請求項1乃至3のいずれかに記載の回路基板と、
    該回路基板に搭載された電子部品とを含んでいる
    電子装置。
JP2013198498A 2013-08-28 2013-09-25 回路基板および電子装置 Pending JP2015065313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013198498A JP2015065313A (ja) 2013-08-28 2013-09-25 回路基板および電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013176887 2013-08-28
JP2013176887 2013-08-28
JP2013198498A JP2015065313A (ja) 2013-08-28 2013-09-25 回路基板および電子装置

Publications (1)

Publication Number Publication Date
JP2015065313A true JP2015065313A (ja) 2015-04-09

Family

ID=52832955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013198498A Pending JP2015065313A (ja) 2013-08-28 2013-09-25 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP2015065313A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092211A (ja) * 2015-11-09 2017-05-25 京セラ株式会社 回路基板および電子装置
WO2018194052A1 (ja) 2017-04-17 2018-10-25 株式会社 東芝 焼結体、基板、回路基板、および焼結体の製造方法
WO2018221492A1 (ja) 2017-05-30 2018-12-06 デンカ株式会社 セラミックス回路基板及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092211A (ja) * 2015-11-09 2017-05-25 京セラ株式会社 回路基板および電子装置
WO2018194052A1 (ja) 2017-04-17 2018-10-25 株式会社 東芝 焼結体、基板、回路基板、および焼結体の製造方法
US11564314B2 (en) 2017-04-17 2023-01-24 Kabushiki Kaisha Toshiba Sintered body, substrate, circuit board, and manufacturing method of sintered body
EP3613718B1 (en) * 2017-04-17 2023-07-26 Kabushiki Kaisha Toshiba, Inc. Sintered body, substrate, circuit board, and method of manufacturing a sintered body
EP4219428A1 (en) * 2017-04-17 2023-08-02 Kabushiki Kaisha Toshiba, Inc. A substrate, a circuit board, and method for manufacturing the substrate
WO2018221492A1 (ja) 2017-05-30 2018-12-06 デンカ株式会社 セラミックス回路基板及びその製造方法
KR20200013677A (ko) 2017-05-30 2020-02-07 덴카 주식회사 세라믹스 회로 기판 및 그 제조 방법
JPWO2018221492A1 (ja) * 2017-05-30 2020-03-26 デンカ株式会社 セラミックス回路基板及びその製造方法
US11277908B2 (en) 2017-05-30 2022-03-15 Denka Company Limited Ceramic circuit board and method for producing same

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP6018297B2 (ja) 複合積層体および電子装置
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
JP2015177182A (ja) パワーモジュール
JP2013118299A (ja) パワーモジュール用基板
JP2015065313A (ja) 回路基板および電子装置
JP5902557B2 (ja) 多層配線基板および電子装置
JP2012074591A (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP6317178B2 (ja) 回路基板および電子装置
JP6392583B2 (ja) 回路基板、および電子装置
JP5631857B2 (ja) パワーモジュール基板及び当該基板の製造方法
JP6819385B2 (ja) 半導体装置の製造方法
JP5665479B2 (ja) 回路基板および電子装置
JP6258635B2 (ja) 回路基板および電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP7398565B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
JP4121827B2 (ja) モジュール構造体の製造方法
JP2016032032A (ja) 回路基板、および電子装置
JP2008004760A (ja) 配線基板および電子装置
JP2003347603A (ja) 熱電素子とその製造方法
JP5777456B2 (ja) セラミック回路基板および電子装置
JP2023058984A (ja) 半導体装置とその製造方法