JP2015164167A - 回路基板、その製造方法、および電子装置 - Google Patents

回路基板、その製造方法、および電子装置 Download PDF

Info

Publication number
JP2015164167A
JP2015164167A JP2014104381A JP2014104381A JP2015164167A JP 2015164167 A JP2015164167 A JP 2015164167A JP 2014104381 A JP2014104381 A JP 2014104381A JP 2014104381 A JP2014104381 A JP 2014104381A JP 2015164167 A JP2015164167 A JP 2015164167A
Authority
JP
Japan
Prior art keywords
metal plate
groove
insulating substrate
circuit board
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014104381A
Other languages
English (en)
Other versions
JP6317178B2 (ja
Inventor
浩一 網田
Koichi Amita
浩一 網田
光治 坂井
Mitsuharu Sakai
光治 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014104381A priority Critical patent/JP6317178B2/ja
Publication of JP2015164167A publication Critical patent/JP2015164167A/ja
Application granted granted Critical
Publication of JP6317178B2 publication Critical patent/JP6317178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 反りの発生を抑えつつ、熱伝導性が低下し難い回路基板および電子装置を提供することにある。
【解決手段】 絶縁基板１の上面に、互いに間隙２ａを空けて接合された複数の第１金属板と、複数の第１金属板２と対向しており、絶縁基板１の下面に接合された第２金属板３と、を有しており、第２金属板３の上面に、上面視において、間隙２ａと重なって沿うように形成された溝３ａが設けられている。それによって上面の第１金属板２から絶縁基板１に加わる応力と下面の第２金属板３から絶縁基板１に加わる応力の差は小さくなる。また、第２金属板３の下面は連続しているため、熱伝導性の低下は抑えることができる。
【選択図】図１

Description

本発明は、回路基板、その製造方法、および電子装置に関するものである。
従来、パワーモジュールまたはスイッチングモジュール等の例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電子部品が搭載された電子装置に用いられる回路基板として、例えば、絶縁基板の上面および下面にそれぞれ金属板が接合されたものが用いられる。また、特許文献１では、上面および下面のそれぞれの金属板は、絶縁基板を挟んで略面対称に設けられている。
このような構成によれば、金属板と絶縁基板との熱膨張差に起因する曲げ応力の発生を小さくし、絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。
特開２００２−３４３９１１号公報
しかしながら、上記従来技術の回路基板においては、例えば、絶縁基板の下面に複数の金属板が設けられていた場合、これらの金属板間に間隙が生じるので、下側の金属板の面積が減少しやすかった。よって、このような回路基板における金属板の下面をヒートシンク等に実装した場合、電子部品で発生した熱をヒートシンク側に逃がすための放熱経路である下側の金属板の面積が減少することとなり、放熱効率が減少していた。
本発明の目的は、前記の問題を鑑みて、絶縁基板のクラック発生、又は金属板の剥離を抑制しつつ、放熱効率の低下を抑制することができる回路基板、その製造方法、および電子装置を提供することにある。
本発明の一つの態様の回路基板は、絶縁基板と、該絶縁基板の上面に、互いに間隙を空けて接合された複数の第１金属板と、該複数の第１金属板と対向しており、前記絶縁基板の下面に接合された第２金属板と、を有しており、前記第２金属板の上面又は下面に、上面視において、前記間隙と重なって沿うように形成された溝が設けられている。
本発明の一つの態様の回路基板の製造方法は、絶縁基板と、下面に第１溝を有しており、該第１溝を隔てて配置された複数の第１金属板領域を有する第１金属板母材と、上面に前記第１溝と線対称な形状の第２溝が設けられた第２金属板と、を準備する第１工程と、前記第１金属板母材の下面を前記絶縁基板の上面に配置し、上面視した際に前記第２溝が前記第１溝と重なって沿うように、かつ、前記第２金属板が前記複数の第１金属板領域と対向するように、前記第２金属板の上面を前記絶縁基板の下面に配置する第２工程と、加熱処理によって、前記第１金属板母材および前記第２金属板を前記絶縁基板に接合させる第３工程と、前記第１金属板母材の上面から前記第１溝の底部までの部分を除去し、互いに間隙を空けて分離された複数の第１金属板を形成する第４工程と、を有する。
本発明の一つの態様の電子装置は、上記の回路基板と、該回路基板に搭載された電子部品とを含んでいる。
本発明の回路基板によれば、第２金属板の上面又は下面に形成された溝が、上面視において、間隙と重なって沿うように設けられていることにより、間隙の両側の第１金属板の体積と、溝の両側の第２金属板の体積とは、絶縁基板を挟んで略等しくなる。よって、複数の第１金属板と絶縁基板との熱膨張差に起因する曲げ応力は、第２金属板と絶縁基板との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。また、第２金属板の上面又は下面に形成されているのは溝であり、この溝の底部は溝とは反対側の面まで到達していないので、放熱経路である第２金属板の下面又は上面の面積の減少を抑制できる。従って、第２金属板の放熱効率を向上させることができる。
本発明の回路基板の製造方法によれば、第１工程において下面に予め第１溝が設けられた第１金属板母材を準備するので、例えば、機械加工によって幅の狭い第１溝を第１金属板母材に設けておけば、得られた回路基板において複数の第１金属板の高密度化を実現できる。従って、例えば、第１溝を有さない第１金属板母材に対して、焼成後、上面からエッチング処理を行うことによって複数の第１金属板を形成する場合と比較して、上述した通り、複数の第１金属板間の間隙を小さくすることができる。また、第１溝の底部は第１金属板母材の上面まで到達していないので、第３工程の加熱処理中、複数の第１金属板領域は互いに連結している状態である。よって、例えば、複数の第１金属板が互いに分離した状態で加熱処理を行う場合と比較して、加熱中の絶縁基板における曲げ変形は第１金属板母材によって抑制される。よって、製造中における絶縁基板のクラック発生、又は金属板の剥離を抑制することができる。
本発明の電子装置によれば、上述の回路基板を有することから、絶縁基板のクラック発生、又は金属板の剥離を抑制することができるとともに、放熱効率を維持することができる電子装置とすることができる。
（ａ）は本発明の実施形態の回路基板および電子装置の上面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面図であり、（ｃ）は下面図である。 （ａ）、（ｂ）は、図１（ｂ）の要部であるＢ部の他の例を示す断面図である。 （ａ）〜（ｅ）は、本発明の実施形態の回路基板の製造工程の例を示す断面図である。 （ａ）、（ｂ）は、図１（ｂ）の要部であるＢ部の他の例を示す断面図である。 （ａ）は本発明の実施形態の回路基板の他の例を示す上面図であり、（ｂ）は（ａ）のＢ−Ｂ線での断面図であり、（ｃ）は下面図である。 （ａ）は本発明の実施形態の回路基板の他の例を示す上面図であり、（ｂ）は（ａ）のＣ−Ｃ線での断面図であり、（ｃ）は下面図である。
以下、図面を参照して本発明の実施形態における回路基板および電子装置について説明する。なお、図面において、回路基板および電子装置は、仮想のｘｙｚ空間内に設けられており、ｘｙ平面上に載置されている。また、本実施形態における上方、上面、上部とは仮想のｚ軸の正方向を示しており、下方、下面、下部とは仮想のｚ軸の負方向を示している。
図１に示す例においては、回路基板１０は、絶縁基板１と、複数の第１金属板２と第２
金属板３とを備えている。また、図１に示す例において、電子装置２０は、回路基板１０と、電子部品５とを備えている。
絶縁基板１は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス，ムライト質セラミックス，炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックス等のセラミックスからなる。これらセラミック材料の中では放熱性に影響する熱伝導性の点に関して、炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックスが好ましく、強度の点に関して、窒化ケイ素質セラミックスまたは炭化ケイ素質セラミックスが好ましい。
絶縁基板１が窒化ケイ素質セラミックスのように比較的強度の高いセラミック材料からなる場合、金属板２と絶縁基板１との熱膨張率差に起因する熱応力により絶縁基板１にクラックが入る可能性が低減されるので、小型化を図りつつより大きな電流を流すことができる回路基板を実現することができる。
絶縁基板１の厚みは、薄い方が熱伝導性の点ではよく、例えば約0.1ｍｍ〜１ｍｍであ
り、回路基板の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
絶縁基板１は、例えば窒化ケイ素質セラミックスからなる場合であれば、窒化ケイ素，酸化アルミニウム，酸化マグネシウム，および酸化イットリウム等の原料粉末に適当な有機バインダー，可塑剤，および溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工等を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
複数の第１金属板２は、図１に示す例のように、絶縁基板１の上面に、互いに間隙２ａを空けて接合されている。図１に示す例においては、複数の第１金属板２の下面が、絶縁基板１への接合面となっている。
図１に示す例においては、絶縁基板１の上面に、３つの第１金属板２Ａ、２Ｂ、２Ｃが設けられている。第１金属板２Ａ、２Ｃは、絶縁基板１の上面のｘ方向における両側にそれぞれ設けられている。また、第１金属板２Ｂは、絶縁基板１の上面の中央部に位置しており、第１金属板２Ａ、２Ｃの２つに挟まれている。
間隙とは、互いに隣接して設けられる複数の第１金属板２同士の間の空間であると解釈してよい。図１（ａ）に示す例において、ｙ方向における中央部では、間隙は、第１金属板２Ａと第１金属板２Ｂとの間の空間、および第１金属板２Ｂと第１金属板２Ｃとの間の空間と解することができる。また、図１（ａ）に示す例において、ｙ方向における両端部では、間隙は、第１金属板２Ａと第１金属板２Ｃとの間の空間と解することができる。
間隙２ａの幅は、回路基板１０に使用される電圧を考慮し、絶縁性を確保できる程度に設定される。例えば、複数の第１金属板２の配置及び寸法にもよるが、間隙２ａの幅は、約0.5〜10ｍｍである。
複数の第１金属板２は、絶縁基板１の上面に、例えば、Ａｇ−Ｃｕ系のろう材４を介して接合されている。このろう材４は、絶縁基板１に対して濡れることにより強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも１種の活性金属材料を含有している。また、このろう材は、例えば、Ｉｎ、Ｓｎのうち少なくとも
１つを有していてもよい。なお、このろう材４の厚みは、例えば約５〜100μｍ程度であ
ればよい。
複数の第１金属板２は、例えば平板状の銅板であり、その厚みは、例えば、20〜600μ
ｍである。銅板は、電気抵抗が低く高熱伝導性を有するので、第１金属板２を構成する部材として好ましい。
第１金属板２が銅板である場合、第１金属板２は、例えば無酸素銅である。第１金属板２として無酸素銅を用いた場合には、第１金属板２と絶縁基板１とを接合する際に、第１金属板２表面が銅中に存在する酸素によって酸化されることが低減されるとともに、ろう材との濡れ性が良好となるので、絶縁基板１との接合強度が向上する。
また、第１金属板２が銅板であり、かつ、ろう材が銅成分を有する場合には、ろう材および第１金属板２の両部材の接合部において互いの部材中の銅成分が拡散し合うことによって拡散層が形成されるので、第１金属板２およびろう材が互いに強固に接合されることとなり好ましい。
また、図１に示す例において、中央部の第１金属板２Ｂの上面には接合材を介して電子部品５が実装されており、この電子部品５は、他の第１金属板２Ａ、２Ｃに、ボンディングワイヤ６等の導電性接続材によって接続される。このように、図１に示す例において、第１金属板２は、回路導体として機能している。また、第１金属板２は、回路基板に搭載される電子部品５のマウント用の金属部材、接地導体用の金属部材としても用いることができる。また、後述する第２金属板３は主に放熱板として用いられる。このように、第１金属板２は、例えば数十Ａ程度の比較的大きな電流を通電するための導電路として、セラミックス等からなる絶縁基板１に接合されて用いられる。
電子部品５は、例えば、トランジスタ、ＣＰＵ（Central Processing Unit）用のＬＳ
Ｉ（Large Scale Integrated circuit）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、またはＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）等の半導体素子である。
電子部品５を金属板２に接合する接合材は、例えば、金属または導電性樹脂等からなる。金属から成る接合材は、例えば、半田、金−スズ（Ａｕ−Ｓｎ）合金、またはスズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）合金等である。導電性樹脂から成る接合材は、例えば、Ａｇエポキシ樹脂等の熱伝導率の高い接着剤等である。
なお、第１金属板２表面に、めっき法によってめっき膜を形成しても良い。この構成によれば、接合材との濡れ性が良好となるので電子部品５を第１金属板２の表面に強固に接合することができる。めっき膜は、導電性および耐食性が高い金属を用いれば良く、例えば、ニッケル、コバルト、銅、若しくは金、またはこれらの金属材料を主成分とする合金材料が挙げられる。めっき膜の厚みは、例えば1.5〜10μｍであれば良い。
また、めっき膜は内部にリンを含有することが好ましい。例えば、ニッケル−リンのアモルファス合金のめっき膜であれば、ニッケルめっき膜の表面酸化を抑制して接合材等の濡れ性等を長く維持することができるので好ましい。また、ニッケルに対するリンの含有量が８〜15質量程度であると、ニッケル−リンのアモルファス合金が形成されやすくなって、めっき膜に対する接合材等の接着強度を更に向上させることができる。
第２金属板３は、複数の第１金属板２と対向しており、絶縁基板１の下面に接合されている。また、図１に示す例においては、この第２金属板３の上面に、上面視において、間
隙２ａと重なって沿うように形成された溝３ａが設けられている。この構成によれば、間隙２ａの両側の第１金属板２の体積と、溝３ａの両側の第２金属板３の体積とは、絶縁基板１を挟んで略等しくなる。また、複数の第１金属板２と絶縁基板１との接合面の形状は、第２金属板３と絶縁基板１との接合面の形状と、絶縁基板１を挟んで略面対称となる。よって、複数の第１金属板２と絶縁基板１との熱膨張差に起因する曲げ応力は、第２金属板３と絶縁基板１との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板１のクラック発生、又は金属板２、３の剥離を抑制することができる。また、第２金属板３の上面に形成されているのは溝３ａであり、この溝３ａの底部は下面まで到達していないので、第２金属板３の下面の面積の減少を抑制できる。従って、第２金属板３の下面からの放熱効率を維持することができる。
第２金属板３の材料及び寸法、第２金属板３上のめっき膜、並びに第２金属板３の絶縁基板１への接合方法は、第１金属板２と同様である。
図１に示す例においては、第２金属板３の上面が、絶縁基板１への接合面となっている。
図１（ｂ）、（ｃ）に示す例のように、第２金属板３の上面に形成されているのは溝３ａである。この溝３ａの底部は、第２金属板３の下面まで到達していない。よって、図１（ｂ）、（ｃ）に示す例のように、第２金属板３は、各第１金属板２Ａ、２Ｂ、２Ｃに絶縁基板１を介して対向する複数の対向領域を有しており、かつ、これら複数の対向領域は互いに下面側（ｚ方向の負の側）で連結している。
溝３ａの幅は、第２金属板３の形状及び寸法にもよるが、例えば、約0.5〜12ｍｍであ
る。また、溝３ａの深さは、第２金属板３の厚みにもよるが、例えば、約５〜500μｍで
ある。
図１（ｂ）に示す例のように、溝３ａと間隙２ａとは上面視において側面の位置が同一であり、かつ、溝３ａの幅は、間隙２ａの幅と同一であることが好ましい。この場合には、複数の第１金属板２と絶縁基板１との接合面は、形状だけでなく大きさにおいても、第２金属板３と絶縁基板１との接合面と同一となる。よって、絶縁基板１上面における第１金属板２との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は金属板２、３の剥離をさらに抑制することができる。
なお、上記の「同一」とは、完全同一だけでなく、実質同一の場合も含む。実質同一の場合とは、その差が、例えば、約0.1〜１ｍｍの場合である。
また、図１（ｂ）に示す例のように、溝３ａの幅は、間隙２ａの幅と同一であり、かつ、溝３ａの深さは、第２金属板３の厚みの半分以上であることが好ましい。この構成のように、溝３ａの幅が、間隙２ａの幅と同一であれば、溝３ａの深さが深くなるほど、第２金属板３の金属量は、複数の第１金属板２の金属量に近接するので、両部材の熱膨張量も近似する。従って、絶縁基板１上面における第１金属板２との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は金属板２、３の剥離をさらに抑制することができる。
次に、図２を用いて、本発明の他の実施形態の例を説明する。図２（ａ）、（ｂ）の断面図は、それぞれ図１（ｂ）の要部であるＢ部の他の例を示している。
図２（ａ）、（ｂ）に示す例においては、複数の第１金属板２は、間隙２ａを介して、
互いに側面が対向しており、この側面は、厚み方向の中央部が第１金属板２の上面側及び下面側よりも突き出ている。この構成により、突き出ていない下面側では、第１金属板２同士の沿面距離が近接しないので、沿面放電の発生を抑制できる。また、上面側でも、第１金属板２の角部同士の距離が近接しないので、空中での放電を抑制できる。また、このように、下面側および上面側で放電を抑制できると同時に、厚み方向の中央部は突き出ているので、第１金属板２の体積を増大させることができ、電気抵抗を低下させることができる。
図２（ａ）に示す例のように、複数の第１金属板２の側面において、厚み方向の中央部は突起状に突き出ていても良い。
図２（ｂ）に示す例のように、複数の第１金属板２の側面は、凸形状の曲面となっていることが好ましい。この場合には、側面において突き出ている中央部同士で空中放電が起きる可能性をより低減することができる。
次に、本発明の図２に示す例の実施形態に係る回路基板１の製造方法について図３（ａ）〜（ｅ）を用いて説明する。
（１）まず、第１工程として、絶縁基板１と、下面に第１溝22ａを有しており、第１溝22ａを隔てて配置された複数の第１金属板領域22Ａ、22Ｂ、22Ｃを有する第１金属板母材22と、上面に第１溝22ａと線対称な形状の第２溝３ａ（前述の溝３ａ）が設けられた第２金属板３と、を準備する。なお、ここでは、第１金属板母材22、および第２金属板３の材料として、例えば、銅を用いた例を示す。
第１溝22ａを有する第１金属板母材22を形成するには、平板状の金属板21における絶縁基板１との接合面側に、例えばエッチング処理を行って溝を形成する。エッチング液には、例えば、塩化第二鉄が用いられる。当該エッチング処理に際しては、まず、図３（ａ）のように、第１金属板領域22Ａ、22Ｂ、22Ｃに対応する部分にマスキング７を施す。
次に、金属の厚みの６０％程度の深さまでエッチング処理を行い、所定位置に第１溝22ａを形成する。その後マスキング７を剥離することで、図３（ｂ）のように第１溝22ａが形成された第１金属板母材22を得ることができる。
上記のようにエッチング処理を用い、かつ、エッチング時間等の条件を調節することによって、絶縁基板１との接合面側から厚み方向の中央部に向かって幅が狭くなっている第１溝22ａを容易に形成することができる。
第２金属板３には、その上面（絶縁基板１との接合面）に、第１溝22ａと線対称な形状の第２溝３ａ（前述の溝３ａ）を設ける。第２溝３ａの形成方法は、前述した第１溝22ａの形成方法と同様である。
（２）次に、第２工程として、図３（ｃ）に示すように、第１金属板母材22の下面を絶縁基板１の上面に配置し、上面視した際に第２溝３ａが第１溝22ａと重なって沿うように、かつ、第２金属板３が複数の第１金属板領域22Ａ、22Ｂ、22Ｃと対向するように、第２金属板３の上面を絶縁基板１の下面に配置する。この配置の結果、第１溝22ａと第２溝３ａとは絶縁基板１を介して面対称な形状となる。
なお、本工程においては、第１金属板母材22および第２金属板３の配置前に、図３（ｃ）に示すように、絶縁基板１の両主面にろう材を予め所定の位置に例えばスクリーン印刷等の方法で所定の形状に塗布する。このろう材は、例えば、銀、銅を主成分とし、さらに
Ｔｉを含み、Ｉｎ、又はＳｎによって融点を７９０℃程度に調整したものが用いられる。
（３）次に、第３工程として、加熱処理によって、第１金属板母材22および第２金属板３を絶縁基板１に接合させる。この工程では、第２工程で得られた積層体を、真空炉内に載置し、真空状態において８３０℃程度で熱処理を行う。これにより、ろう材が溶融し、冷却することでろう材が固化し、第１金属板母材22および第２金属板３を絶縁基板１に接合される。
（４）次に、第４工程として、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去し、互いに間隙２ａを空けて分離された複数の第１金属板２を形成する。
本工程は、例えば、エッチング処理によって、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去する。エッチング処理を行う場合には、まず、図３（ｄ）に示すように、第１金属板母材22の上面、および第２金属板３の下面にマスキング７を施す。第１金属板母材22の上面のマスキング７は、第１溝22ａに対応する部分を除くようにする。
そして、前述と同様、塩化第二鉄によって２回目のエッチング処理を行った後、マスキング７を除去することによって、図３（ｅ）のような、本発明の回路基板１０を得る。
このようにエッチング処理を用いることによって除去した部分は、エッチング時間等の条件を調節することによって、上面から厚み方向の中央部に向かって幅が狭くなる。よって、図２に示す例のように、厚み方向の中央部が第１金属板２の上面側及び下面側よりも突き出ている側面を形成することができる。
また、第１金属板２の側面を、凸形状の曲面とするためには、中央部が突き出た側面に対して、さらにエッチング処理を行い、突起形状等を除去すれば良い。
なお、図２に示す例の製造方法においては、例えば、切削等の機械加工によって、中央部が突き出た側面を形成しても良い。この場合には、切削の刃を所定の形状に調整すれば良い。
また、必要に応じて第１金属板２および第２金属板３の表面にニッケルめっきを施してもよい。
上述したように、本発明の製造方法においては、間隙２ａの形成工程を２回に分けている。２回のうち１回目は、第１金属板母材22において、絶縁基板１との接合面に、マスキング７をした後エッチング処理を施して、間隙２ａの一部である第１溝22ａを形成する。
一方、一般的に、エッチングによって形成する溝は、その深さが深いほど、溝の幅も広くなる。よって、例えば、第１溝を有さない第１金属板母材をろう付け後、絶縁基板１との接合面とは反対側の面（上面）から、１回のみのエッチング処理で間隙２ａを形成する場合、絶縁基板１表面上における、複数の第１金属板２同士の間隙２ａは比較的大きくなってしまう。よって、間隙２ａの形成を２回に分け、1回目のエッチングを絶縁基板１と
の接合面側から行って第１溝22ａを形成した場合、第１金属板２の高密度配置が可能となる。
なお、以上の効果は、第１溝22ａをエッチングで形成した場合だけでなく、前述したように機械加工で形成した場合も同様である。
また、本発明の製造方法においては、間隙２ａの形成工程を２回に分け、１回目の形成
工程では、あえて溝（第１溝22ａ）の状態で形成を止めている。よって、第１溝22ａの底部は第１金属板母材22の上面まで到達していないので、第３工程の加熱処理中、複数の第１金属板領域22Ａ、22Ｂ、22Ｃは互いに連結している状態である。よって、例えば、複数の第１金属板が互いに分離した状態で加熱処理を行う場合と比較して、加熱中の絶縁基板１における曲げ変形は第１金属板母材22によって抑制される。よって、製造中における絶縁基板１のクラック発生、又は金属板２、３の剥離を抑制することができる。
次に、本発明の図１に示す例の実施形態に係る回路基板１の製造方法について、前述した図２の例と異なる点を説明する。
まず、第１溝22ａを有する第１金属板母材22を形成する第１工程では、例えば、平板状の金属板21における絶縁基板１との接合面側に、側面が平坦な切削工具等を用いた機械加工によって、第１溝22ａを形成する。このような機械加工により、内側面が平坦である第１溝22ａを容易に形成することができる。
また、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去する第４工程では、例えば、側面が平坦な切削工具等を用いた機械加工によって、第１金属板母材22の上面から第１溝22ａの底部までの部分を除去する。このような機械加工によって、側面が平坦である複数の第１金属板２を容易に形成することができる。
なお、図１に示す例の製造方法において、例えば、エッチング処理によって、側面が平坦である複数の第１金属板２を形成しても良い。この場合には、エッチングの条件を適宜調整すれば良い。
次に、図４を用いて、本発明の他の実施形態の例を説明する。図４（ａ）、（ｂ）の断面図は、それぞれ図１（ｂ）の要部であるＢ部の他の例を示している。
図４（ａ）、（ｂ）に示す例においては、上面視において、間隙２ａの側面の位置と、溝３ａの側面の位置とが異なっている。このような構成によれば、絶縁基板１は、上面視した際における特定の位置で、複数の第１金属板２との間で生じる熱応力と、第２金属板３との間で生じる熱応力とが重なることを防ぐことができる。よって、絶縁基板１のクラック発生を抑制することができる。
図４（ａ）に示す例のように、溝３ａの幅は、間隙２ａの幅より狭いことが好ましい。この場合には、溝３ａ周辺において、絶縁基板１への接合面積は、第２金属板３の方が第１金属板２より大きくなる。従って、電子部品５の作動で生じた熱が、複数の第１金属板２を介して第２金属板３に伝わる際の経路の幅が広くなる。よって、第２金属板３に伝わった熱は、厚み方向だけでなく、ｘ−ｙ平面方向にも広がるので、放熱効率が高まり、熱膨張量の差を小さくできるので、絶縁基板１のクラック発生、または、金属板２、３の剥離を抑制することができる。
なお、図４（ａ）に示す寸法の例としては、例えば、間隙２ａの幅が約５ｍｍである場合、溝３ａの幅は、約0.5〜４ｍｍであればよい。
また、図４（ａ）に示す例のように、溝３ａの幅は、間隙２ａの幅より狭く、かつ、溝３ａの深さは、第２金属板３の厚みの半分以上であることが好ましい。この構成においては、溝３ａの幅を間隙２ａの幅より狭くした分、第２金属板３の金属量が複数の第１金属板２の金属量より多くなっているが、前述した場合と同様、溝３ａの深さが深くなるほど、第２金属板３の金属量は、複数の第１金属板２の金属量に近接するので、両部材の熱膨張量も近似させることができる。従って、絶縁基板１上面における第１金属板２との熱膨
張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は金属板２、３の剥離をさらに抑制することができる。
図４（ｂ）に示す例のように、溝３ａの幅は、間隙２ａの幅より広いことが好ましい。図４（ｂ）に示す例では、第２金属板３が溝３ａの両側で完全に分離していない分、間隙２ａの両側で完全に分離している複数の第１金属板２より金属量が多くなっているが、溝３ａの幅を、間隙２ａの幅より広げることによって、第２金属板３の金属量は、複数の第１金属板２の金属量に近接するので、両部材の熱膨張量も近似する。従って、絶縁基板１上面における第１金属板２との熱膨張差、および、絶縁基板１下面における第２金属板３との熱膨張差は、さらに等しくなるので、絶縁基板１のクラック発生、又は金属板２、３の剥離をさらに抑制することができる。
なお、図４（ｂ）に示す寸法の例としては、例えば、間隙２ａの幅が約１ｍｍである場合、溝３ａの幅は、約２〜５ｍｍであればよい。
また、図４（ｂ）に示す例のように、溝３ａの幅が、間隙２ａの幅より広く、かつ、溝３ａの深さは、第２金属板３の厚みの半分以下であることが好ましい。この構成によれば、溝３ａの底部から第２金属板３の下面にかけて、第２金属板３の厚みを確保できるため、当該厚み部分を通過する熱容量を増大させることができ、第２金属板３からの放熱量を増大させることができる。
次に、図５を用いて、本発明の他の実施形態の例を説明する。図５（ａ）は、当該他の実施形態の上面図を示し、図５（ｂ）は、当該他の実施形態の断面図を示しており、（ｃ）は下面図である。
図５に示す例においても、図４と同様に、上面視において、間隙２ａの側面の位置と、溝３ａの側面の位置とが異なっている。よって、上記と同様の効果を有する。
図５に示す例のように、溝３ａの基板内部側の側面は、間隙２ａの基板外縁側の側面に近接していることが好ましい。このような構成によれば、第２金属板３における、電子部品５が搭載された第１金属板２Ｂに対する対向領域の幅を、第１金属板２Ｂの幅より大幅に広くすることができる。従って、電子部品５で発生し、第１金属板２Ｂを介して伝わってきた熱を、第１金属板２Ｂに対する対向領域から良好に放熱することができる。
なお、本発明の金属板等は上記実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。
例えば、活性金属入りのろう材４で絶縁基板１の上下面に第１金属板２、第２金属板３を接合する構造について説明したが、ろう付けの代わりに、銅直接接合法（ＤＢＣ法）を用いてもよい。
また、複数の第１金属板２、および第２金属板３の材料としては、上述した銅の代わりに、例えば、アルミニウムを使用してもよい。なお、アルミニウムから成る金属板２，３を絶縁基板１に接合する際には、例えば、アルミろうが用いられる。
次に、図６を用いて、本発明の他の実施形態の例を説明する。図６（ａ）は、当該他の実施形態の上面図を示し、図６（ｂ）は、当該他の実施形態の断面図を示しており、図６（ｃ）は下面図である。
図６に示す例においては、この第２金属板３の下面に、上面視において、間隙２ａと重なって沿うように形成された溝３ａが設けられている。この構成によれば、間隙２ａの両側の第１金属板２の体積と、溝３ａの両側の第２金属板３の体積とは、絶縁基板１を挟んで略等しくなる。よって、複数の第１金属板２と絶縁基板１との熱膨張差に起因する曲げ応力は、第２金属板３と絶縁基板１との熱膨張差に起因する曲げ応力と略等しくなるので、全体の曲げ応力は低下し、絶縁基板１のクラック発生、又は金属板２、３の剥離を抑制することができる。また、第２金属板３の下面に形成されているのは溝３ａであり、この溝３ａの底部は上面まで到達していないので、第２金属板３の上面の面積の減少を抑制できる。従って、第１金属板２を経て絶縁基板１に伝わった熱が、効率的に第２金属板３に伝わるので、第２金属板３の下面からの放熱効率を向上することができる。
１・・・絶縁基板
２・・・第１金属板
２ａ・・・間隙
３・・・第２金属板
３ａ・・溝（第２溝）
４・・・ろう材
５・・・電子部品
６・・・ボンディングワイヤ
７・・・マスキング
10・・・回路基板
20・・・電子装置
22・・・第１金属板母材
22ａ・・・第１溝
22Ａ、22Ｂ、22Ｃ・・・複数の第１金属板領域

Claims (12)

  1. 絶縁基板と、
    該絶縁基板の上面に、互いに間隙を空けて接合された複数の第１金属板と、
    該複数の第１金属板と対向しており、前記絶縁基板の下面に接合された第２金属板と、を有しており、
    前記第２金属板の上面又は下面に、上面視において、前記間隙と重なって沿うように形成された溝が設けられている
    回路基板。
  2. 前記複数の第１金属板は、前記間隙を介して、互いに側面が対向しており、
    該側面は、厚み方向の中央部が前記第１金属板の上面側及び下面側よりも突き出ている
    請求項１記載の回路基板。
  3. 前記側面は、凸形状の曲面となっている
    請求項２記載の回路基板。
  4. 前記溝と前記間隙とは上面視において側面の位置が同一であり、かつ、前記溝の幅は、前記間隙の幅と同一である
    請求項１乃至請求項３のいずれか記載の回路基板。
  5. 前記溝の深さは、前記第２金属板の厚みの半分以上である
    請求項４記載の回路基板。
  6. 上面視において、前記間隙の側面の位置と、前記溝の側面の位置とが異なっている
    請求項１乃至請求項３のいずれか記載の回路基板。
  7. 前記溝の幅は、前記間隙の幅より狭い
    請求項６に記載の回路基板。
  8. 前記溝の深さは、前記第２金属板の厚みの半分以上である
    請求項７に記載の回路基板。
  9. 前記溝の幅は、前記間隙の幅より広い
    請求項６に記載の回路基板。
  10. 前記溝の深さは、前記第２金属板の厚みの半分以下である
    請求項９に記載の回路基板。
  11. 絶縁基板と、下面に第１溝を有しており、該第１溝を隔てて配置された複数の第１金属板領域を有する第１金属板母材と、上面に前記第１溝と線対称な形状の第２溝が設けられた第２金属板と、を準備する第１工程と、
    前記第１金属板母材の下面を前記絶縁基板の上面に配置し、上面視した際に前記第２溝が前記第１溝と重なって沿うように、かつ、前記第２金属板が前記複数の第１金属板領域と対向するように、前記第２金属板の上面を前記絶縁基板の下面に配置する第２工程と、
    加熱処理によって、前記第１金属板母材および前記第２金属板を前記絶縁基板に接合させる第３工程と、
    前記第１金属板母材の上面から前記第１溝の底部までの部分を除去し、互いに間隙を空けて分離された複数の第１金属板を形成する第４工程と、
    を有する回路基板の製造方法。
  12. 請求項１乃至請求項１０のいずれかに記載の回路基板と、
    該回路基板に搭載された電子部品とを含んでいる
    電子装置。
JP2014104381A 2013-11-27 2014-05-20 回路基板および電子装置 Active JP6317178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014104381A JP6317178B2 (ja) 2013-11-27 2014-05-20 回路基板および電子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013245081 2013-11-27
JP2013245081 2013-11-27
JP2014014434 2014-01-29
JP2014014434 2014-01-29
JP2014104381A JP6317178B2 (ja) 2013-11-27 2014-05-20 回路基板および電子装置

Publications (2)

Publication Number Publication Date
JP2015164167A true JP2015164167A (ja) 2015-09-10
JP6317178B2 JP6317178B2 (ja) 2018-04-25

Family

ID=54186996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014104381A Active JP6317178B2 (ja) 2013-11-27 2014-05-20 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP6317178B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120888A (ja) * 2015-12-24 2017-07-06 アイシン精機株式会社 絶縁基板
DE102021100463A1 (de) 2021-01-13 2022-07-14 Rogers Germany Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2000238753A (ja) * 1999-02-18 2000-09-05 Chuoh Pack Industry Co Ltd 折畳式の二重壁構造梱包箱
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003133662A (ja) * 2001-10-29 2003-05-09 Kyocera Corp セラミック回路基板
JP2010238753A (ja) * 2009-03-30 2010-10-21 Kyocera Corp 放熱用部材およびこれを用いたモジュール
JP2011216533A (ja) * 2010-03-31 2011-10-27 Dowa Metaltech Kk 金属セラミックス接合回路基板とその製造方法
JP2012151431A (ja) * 2011-01-19 2012-08-09 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2013157361A (ja) * 2012-01-26 2013-08-15 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2000238753A (ja) * 1999-02-18 2000-09-05 Chuoh Pack Industry Co Ltd 折畳式の二重壁構造梱包箱
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003133662A (ja) * 2001-10-29 2003-05-09 Kyocera Corp セラミック回路基板
JP2010238753A (ja) * 2009-03-30 2010-10-21 Kyocera Corp 放熱用部材およびこれを用いたモジュール
JP2011216533A (ja) * 2010-03-31 2011-10-27 Dowa Metaltech Kk 金属セラミックス接合回路基板とその製造方法
JP2012151431A (ja) * 2011-01-19 2012-08-09 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2013157361A (ja) * 2012-01-26 2013-08-15 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120888A (ja) * 2015-12-24 2017-07-06 アイシン精機株式会社 絶縁基板
DE102021100463A1 (de) 2021-01-13 2022-07-14 Rogers Germany Gmbh Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren

Also Published As

Publication number Publication date
JP6317178B2 (ja) 2018-04-25

Similar Documents

Publication Publication Date Title
KR20120098575A (ko) 전자 장치
JP2008311294A (ja) パワーモジュール用基板の製造方法
JPWO2014175459A1 (ja) 複合積層体および電子装置
JP6477975B2 (ja) 半導体装置、その製造方法および半導体モジュール
JP2017011216A (ja) 回路基板および電子装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP6317178B2 (ja) 回路基板および電子装置
JP2012074591A (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP6392583B2 (ja) 回路基板、および電子装置
US20230028429A1 (en) Metal ceramic substrate and method for manufacturing such metal ceramic substrate
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2011171349A (ja) 配線基板およびそれを用いた電子装置
JP2018006377A (ja) 複合基板、電子装置および電子モジュール
JP6603098B2 (ja) 回路基板および電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP2016032032A (ja) 回路基板、および電子装置
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP7017098B2 (ja) 半導体装置
JP2012094754A (ja) 回路基板および電子装置
JP6006013B2 (ja) 素子収納用パッケージおよび実装構造体
JP6608728B2 (ja) 回路基板および電子装置
JP6258635B2 (ja) 回路基板および電子装置
JP6777440B2 (ja) 回路基板および電子装置
JP2012134230A (ja) 回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150