JP3631675B2 - インバータ制御モジュール - Google Patents

インバータ制御モジュール Download PDF

Info

Publication number
JP3631675B2
JP3631675B2 JP2000390678A JP2000390678A JP3631675B2 JP 3631675 B2 JP3631675 B2 JP 3631675B2 JP 2000390678 A JP2000390678 A JP 2000390678A JP 2000390678 A JP2000390678 A JP 2000390678A JP 3631675 B2 JP3631675 B2 JP 3631675B2
Authority
JP
Japan
Prior art keywords
power
ceramic substrate
switching element
lines
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000390678A
Other languages
English (en)
Other versions
JP2002190571A (ja
Inventor
広一朗 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000390678A priority Critical patent/JP3631675B2/ja
Publication of JP2002190571A publication Critical patent/JP2002190571A/ja
Application granted granted Critical
Publication of JP3631675B2 publication Critical patent/JP3631675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、3相モータ等を制御するためのインバータ制御モジュールに関するものである。
【0002】
【従来の技術】
従来、3相モータ等を制御するためのインバータ制御モジュールは、一般に、図4、図5示すようにセラミック基板32の一主面に直流電源が供給される2本のパワーライン33a、33b及び3相交流電源を出力する3本の出力ライン34a、34b、34cを被着形成したセラミック回路基板31と、前記一方のパワーライン32aと各出力ライン34a、34b、34c上に搭載されている複数のスイッチング素子35と、前記一方のパワーライン33b上に搭載された各スイッチング素子35と各出力ライン34a、34b、34cとを電気的接続する金属細線よりなる第1の接続手段36と、各出力ライン34a、34b、34c上に搭載された各スイッチング素子35と他方のパワーライン33bとを電気的接続する金属細線よりなる第2の接続手段37とにより構成されている。
【0003】
かかるインバータ制御モジュールは、前記2本のパワーライン33a、33bを外部電源に、出力ライン34a、34b、34cを3相モータ等に接続し、外部電源より2本のパワーライン33a、33b間に20A以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン34a、34b、34cを介し3相モータ等に3相交流電源が供給されることとなる。
【0004】
なお、前記スイッチング素子35としてはIGBT(Insulated Gate Bipolor Transistor)等が一般に用いられている。
【0005】
また前記インバータ制御モジュールに使用されるセラミック回路基板31は、一般に酸化アルミニウム質焼結体から成るセラミック基板32の表面にメタライズ金属層を所定パターンに被着させるとともに該メタライズ金属層にパワーライン33a、33bや出力ライン34a、34b、34cとなる銅等の金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されており、具体的には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の印刷技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板を形成し、最後に前記セラミック基板に被着されているメタライズ金属層上にパワーラインや出力ラインとなる銅等の金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともにこれを還元雰囲気中、約900℃の温度に加熱してロウ材を溶融させ、該溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作されている。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来のインバータ制御モジュールにおいては、2本のパワーライン33a、33bがインダクタンスを有しており、2本のパワーライン33a、33b間に20A以上の直流電源を供給するとともに各スイッチング素子35のオン・オフを少しずつずらせて出力ライン34a、34b、34cを介して3相モータ等に3相交流電源を供給する際、前記パワーライン33a、33bのインダクタンスによってスイッチング素子35のオン・オフ時に定格電圧より高いサージ電圧が発生してしまい、その結果、前記サージ電圧によってスイッチング素子35に過電圧がかかり、スイッチング素子35を破壊してインバータ制御モジュールを安定して信頼性よく作動させることができないという欠点を有していた。
【0007】
そこで上記欠点を解消するために2本のパワーライン33a、33bを近接配置させるとともに各々のパワーライン33a、33bに流れる電流の方向を逆とし、2本のパワーライン33a、33b間に相互インダクタンスを発生させるとともに該相互インダクタンスによって2本のパワーライン33a、33bが有するインダクタンスを低減することが考えられる。
【0008】
しかしながら、2本のパワーライン33a、33bを近接配置させた場合、パワーライン33a、33bには20A以上という非常に大きな電流が流れ600V以上の電圧がかかることから、パワーライン33a、33b間に放電が発生し、セラミック回路基板31にショートが発生してインバータ制御モジュールの作動信頼性を損なうという欠点が誘発されてしまう。
【0009】
本発明は上記欠点に鑑み案出されたもので、その目的はサージ電圧印加によるスイッチング素子の破壊及び2本のパワーライン間での放電を有効に防止し、小型で安定して直流電源を3相交流電源に確実、かつ長期間にわたって変換することができるインバータ制御モジュールを提供することにある。
【0010】
【課題を解決するための手段】
本発明のインバータ制御モジュールは、セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である2本のパワーラインと、前記セラミック基板の一方主面に配置された3本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する第1の接続手段及び各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第2の接続手段とから成り、前記セラミック基板はその厚みが一方主面に形成されているパワーラインに流れる電流の上流側から下流側にかけて順次薄くなっていることを特徴とするものである。
【0011】
本発明のインバータ制御モジュールによれば、2本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから2本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを大きく低減させることができる。
【0012】
更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面に形成されたパワーラインを流れる電流の電流密度は上流側から下流側にかけて低くなるが前記セラミック基板の厚みを前記パワーラインを流れる電流の上流側から下流側にかけて順次薄く形成したことから前記セラミック基板を間に挟んだパワーライン間の距離はパワーラインを流れる電流の上流側から下流側にかけて短くなりパワーラインを流れる電流の電流密度が上流側から下流側にかけて変化しても前記2本のパワーライン間に発生する相互インダクタンスを均等に発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを一層効果的に低減させることができ、これによって2本のパワーライン間に20A以上の直流電流を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより3相モータ等に3相交流電源を供給する際、スイッチング素子のオン・オフ時に前記2本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのをより効果的に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0013】
また同時に2本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0014】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図1および図2は、本発明のインバータ制御モジュールの一実施例を示し、セラミック基板2の両主面に2本のパワーライン3a、3bを対向配置させるとともに一方主面に3本の出力ライン4a、4b、4cを配置したセラミック回路基板1とスイッチング素子5とから構成されており、セラミック基板2の一方主面に形成されているパワーライン3a及び各出力ライン4a、4b、4c上にスイッチング素子5を搭載し、パワーライン3a上のスイッチング素子5を各出力ライン4a、4b、4cに第1の接続手段6を介して接続するとともに各出力ライン4a、4b、4c上に搭載されているスイッチング素子5をセラミック基板2の他方主面に形成されているパワーライン3bに第2の接続手段7を介して接続することによって形成されている。
【0015】
前記セラミック回路基板1のセラミック基板2はパワーライン3a、3b、出力ライン4a、4b、4c及びパワーライン3a、出力ライン4a、4b、4c上に搭載されるスイッチング素子5を支持する支持部材として作用し、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼結体等のセラミック絶縁体で形成されている。
【0016】
前記セラミック基板2は、例えば、窒化珪素質焼結体から成る場合、窒化珪素、酸化アルミニウム、酸化マグネシウム、酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを窒素雰囲気等の非酸化性雰囲気中、1600乃至2000℃の高温で焼成することによって製作される。
【0017】
前記セラミック基板2は、その一方主面に1本のパワーライン3aと3本の出力ライン4a、4b、4cが、他方主面に1本のパワーライン3bが活性金属ロウ材等の接着材を介してロウ付け取着されている。
【0018】
前記パワーライン3aは外部電源から供給される直流電源をスイッチング素子5に供給する作用をなし、また出力ライン4a、4b、4cはスイッチング素子5のオン・オフにより変換された3相交流電源を外部の3相モータ等に供給する作用をなす。
【0019】
前記2本のパワーライン3a、3b及び3本の出力ライン4a、4b、4cは銅やアルミニウム等の金属材料から成り、銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが500μmで、所定パターン形状に製作される。
【0020】
更に前記2本のパワーライン3a、3b及び3本の出力ライン4a、4b、4cのセラミック基板2への接着は、例えば、銀ロウ材(銀:72重量%、銅:28重量%)やアルミニウムロウ材(アルミニウム:88重量%、シリコン:12重量%)等にチタンやタングステン、ハフニウム及び/またはその水素化物の少なくとも1種を2乃至5重量%添加した活性ロウ材を使用することによって行なわれ、具体的にはセラミック基板2の表面に間に活性金属ロウ材を挟んでパワーライン3a、3b及び出力ライン4a、4b、4cを載置させ、次にこれを真空中もしくは中性、還元雰囲気中、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、活性金属ロウ材を溶融せしめるとともにセラミック基板2の表面とパワーライン3a、3b及び出力ライン4a、4b、4cの下面とを接合させることによって行われる。
【0021】
なお、前記セラミック回路基板1はセラミック基板2を窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が60W/m・K以上のセラミック絶縁体で形成しておくとスイッチング素子5が作動時に多量の熱を発生した際、その熱をセラミック基板2が効率良く吸収するとともに大気中に良好に放出してスイッチング素子5を常に適温となし、スイッチング素子5を常に安定、かつ正常に作動させることが可能となる。従って、前記セラミック基板2は窒化珪素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼結体等の熱伝達率が60W/m・K以上のセラミック絶縁体で形成しておくことが好ましい。
【0022】
また前記パワーライン3a、3b及び出力ライン4a、4b、4cはこれを無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなく活性金属ロウ材との濡れ性が良好となり、セラミック基板2への活性金属ロウ材を介しての接合が強固となる。従って、前記パワーライン3a、3b及び出力ライン4a、4b、4cはこれを無酸素銅で形成しておくことが好ましい。
【0023】
更に前記パワーライン3a、3b及び出力ライン4a、4b、4cはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくと、パワーライン3a、3b及び出力ライン4a、4b、4cの酸化腐蝕を有効に防止しつつパワーライン3a、3b及び出力ライン4a、4b、4cにスイッチング素子5や外部電源、外部の3相モータ等を半田等のロウ材を介して極めて強固に接続させることができる。従って、前記前記パワーライン3a、3b及び出力ライン4a、4b、4cはその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【0024】
前記セラミック回路基板1はまたセラミック基板2の一方主面に配置されたパワーライン3a及び各出力ライン4a、4b、4c上に複数のスイッチング素子5が搭載されており、かつパワーライン3a上に搭載されたスイッチング素子5はワイヤ等からなる第1の接続手段6を介して各出力ライン4a、4b、4cに、また出力ライン4a、4b、4c上に搭載されたスイッチング素子5はワイヤ等からなる第2の接続手段7を介してセラミック基板2の他方主面に配置されたパワーライン3bに電気的に接続されている。
【0025】
前記スイッチング素子5はIGBT(Insulated Gate Bipolor Transistor)等の素子が用いられており、電流のオン、オフを制御し、各スイッチング素子5のオン・オフを少しずつずらせることによってパワーライン3a、3bより供給された直流電源を3相の交流電源に変換し出力ライン4a、4b、4cに供給する作用をなす。
【0026】
また前記第1の接続手段6及び第2の接続手段7は、アルミニウムやアルミニウム−珪素合金からなる、例えば直径が300μmの金属細線(ワイヤ)からなり、従来周知の超音波接続法等の接続法を用いることによって、パワーライン3a上に搭載されたスイッチング素子5と各出力ライン4a、4b、4cに、また出力ライン4a、4b、4c上に搭載されたスイッチング素子5とセラミック基板2の他方主面に形成されたパワーライン3bに接続される。
【0027】
本発明のインバータ制御モジュールにおいては、前記2本のパワーライン3a、3bを間にセラミック基板2を挟んで対向配置させるとともにパワーライン3a、3bに流れる電流の方向を逆としたことから2本のパワーライン3a、3b間に相互インダクタンスが効率良く発生し、この発生した相互インダクタンスによって2本のパワーライン3a、3bの各々が有するインダクタンスを大きく低減させ、その結果、2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせて出力ライン4a、4b、4cより3相モータ等に3相交流電源を供給する際、スイッチング素子5のオン・オフ時に前記2本のパワーライン3a、3bが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子5に過電圧がかかり、スイッチング素子5が破壊するのを有効に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0028】
また同時に2本のパワーライン3a、3bはその間に絶縁性に優れたセラミック基板2が介在していることからパワーライン3a、3bに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン3a、3b間に放電が発生し、セラミック回路基板1にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【0029】
なお、前記セラミック基板2はその厚みが2mmを超えると2本のパワーライン3a、3b間に相互インダクタンスを効率良く発生させるのが困難となり、また0.2mm未満となるとセラミック基板2の機械的強度が劣化してインバータ制御モジュールとしての信頼性が低下してしまう危険性がある。従って、前記セラミック基板2はその厚みを0.2mm乃至2mmの範囲としておくことが好ましい。
【0030】
また前記セラミック基板2はその絶縁耐圧が10kV/mm未満となると、セラミック基板2の厚みが、例えば、0.2mmと薄いものとなったときにパワーライン3a、3b間に放電が生じ、セラミック回路基板1にショートが発生してしまう危険性がある。従って、前記セラミック基板2はその耐電圧を10kV/mm以上としておくことが好ましい。
【0031】
更に本発明のインバータ制御モジュールにおいては、前記セラミック基板2の厚みを図2に示すようにセラミック基板2の一方主面に配設されるパワーライン3aを流れる電流の上流側から下流側にかけて順次薄く形成しておくことが重要である。
【0032】
前記セラミック基板2の厚みを該セラミック基板2の一方主面に配設されるパワーライン3aを流れる電流の上流側から下流側にかけて順次薄く形成しておくとセラミック基板2の一方主面に形成されたパワーライン3aを流れる電流の電流密度は上流側から下流側にかけて低くなるが前記セラミック基板2の厚みを前記パワーライン3aを流れる電流の上流側から下流側にかけて順次薄く形成したことから前記セラミック基板2を間に挟んだパワーライン3a、3b間の距離はパワーライン3aを流れる電流の上流側から下流側にかけて短くなりパワーライン3aを流れる電流の電流密度が上流側から下流側にかけて変化しても前記2本のパワーライン3a、3b間に発生する相互インダクタンスを均等に発生させるとともに該相互インダクタンスによって2本のパワーライン3a、3bが有するインダクタンスを効果的に低減させることができ、これによって2本のパワーライン3a、3b間に20A以上の直流電流を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせて出力ライン4a、4b、4cより3相モータ等に3相交流電源を供給する際、スイッチング素子5のオン・オフ時に前記2本のパワーライン3a、3bが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子5に過電圧がかかり、スイッチング素子5が破壊するのをより効果的に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0033】
特に、前記セラミック基板2の一方主面に配設されるパワーライン3aの幅が5〜30mmの場合には、前記セラミック基板2の厚みを一方主面に配設されるパワーライン3aの上流側の厚みをT1(mm)、下流側の厚みをT2(mm)、パワーライン3aの長さをL(mm)とした場合、
T2<T1(1−L/100)
の関係を満たす寸法としておくとパワーライン3a、3b間に相互インダクタンスを均等に発生させ、この発生した相互インダクタンスによって2本のパワーライン3a、3bの各々が有するインダクタンスをより一層効果的に低減させ、その結果、2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせて出力ライン4a、4b、4cより3相モータ等に3相交流電源を供給する際、スイッチング素子5のオン・オフ時に前記2本のパワーライン3a、3bが有するインダクタンスに起因して定格電圧より高いサージ電圧が発生することはなく、これによってスイッチング素子5に過電圧がかかり、スイッチング素子5が破壊するのをより有効に防止してインバータ制御モジュールをより安定、かつより信頼性よく作動させることが可能となる。
【0034】
また前記パワーライン3aの上流側の厚みT1(mm)は2mm以下、下流側の厚みT2(mm)は0.2mm以上の範囲としておくと更に一層インバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。従って、前記パワーライン3aの上流側の厚みT1(mm)は2mm以下、下流側の厚みT2(mm)は0.2mm以上としておくことが好ましい。
【0035】
なお、前記セラミック基板2の厚みはセラミックグリーンシートを焼成してセラミック基板2を製作する際、セラミックグリーンシートの積層数を調整しておくことによってパワーライン3aを流れる電流の上流側から下流側にかけて順次薄く形成される。
【0036】
かくして上述のインバータ制御モジュールによれば、2本のパワーライン3a、3bを外部電源に、出力ライン4a、4b、4cを3相モータ等に接続し、外部電源より2本のパワーライン3a、3b間に20A以上の直流電源を供給するとともに各スイッチング素子5のオン・オフを少しずつずらせながら繰り返し行なわせることによって出力ライン4a、4b、4cから3相の交流電源が導出され、これによってインバータ制御モジュールとして機能する。
【0037】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、図1、図2に示す実施例ではセラミック基板2の厚みをパワーライン3aを流れる電流の上流側から下流側にかけて階段状に薄くしていったもので説明したが、これを図3に示す如く、パワーライン3aを流れる電流の上流側から下流側にかけて漸次うすくしていってもよい。
【0038】
【発明の効果】
本発明のインバータ制御モジュールによれば、2本のパワーラインを間にセラミック基板を挟んで対向配置させるとともに各々のパワーラインに流れる電流の方向を逆としたことから2本のパワーライン間に相互インダクタンスを効率良く発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを大きく低減させることができる。
【0039】
更に本発明のインバータ制御モジュールによれば、セラミック基板の一方主面に形成されたパワーラインを流れる電流の電流密度は上流側から下流側にかけて低くなるが前記セラミック基板を前記パワーラインを流れる電流の上流側から下流側にかけて厚みを薄く形成したことから前記セラミック基板を間に挟んだパワーライン間の距離はパワーラインを流れる電流の上流側から下流側にかけて短くなりパワーラインを流れる電流の電流密度が上流側から下流側にかけて変化しても前記2本のパワーライン間に発生する相互インダクタンスを均等に発生させるとともに該相互インダクタンスによって2本のパワーラインが有するインダクタンスを一層効果的に低減させることができ、これによって2本のパワーライン間に20A以上の直流電流を供給するとともに各スイッチング素子のオン・オフを少しずつずらせて出力ラインより3相モータ等に3相交流電源を供給する際、スイッチング素子のオン・オフ時に前記2本のパワーラインが有するインダクタンスに起因して定格電流より高いサージ電圧が発生することはなく、その結果、スイッチング素子に過電圧がかかり、スイッチング素子が破壊するのをより効果的に防止してインバータ制御モジュールを安定、かつ信頼性よく作動させることが可能となる。
【0040】
また同時に2本のパワーラインはその間に絶縁性に優れたセラミック基板が介在していることからパワーラインに20A以上という非常に大きな電流を流し600V以上の電圧がかかったとしてもパワーライン間に放電が発生し、セラミック回路基板にショートを発生させることはなく、これによってインバータ制御モジュールの作動を高信頼性となすことが可能となる。
【図面の簡単な説明】
【図1】本発明のインバータ制御モジュールの一実施例を示す平面図である。
【図2】図1に示すインバータ制御モジュールの断面図である。
【図3】本発明のインバータ制御モジュールの他の実施例を示す断面図である。
【図4】従来のインバータ制御モジュールの平面図である。
【図5】図4に示すインバータ制御モジュールの断面図である。
【符号の説明】
1・・・・・・・・・セラミック回路基板
2・・・・・・・・・セラミック基板
3a、3b・・・・・パワーライン
4a、4b、4c・・出力ライン
5・・・・・・・・・スイッチング素子
6・・・・・・・・・第1の接続手段
7・・・・・・・・・第2の接続手段

Claims (1)

  1. セラミック基板と、該セラミック基板の両主面に対向配置され、流れる電流の方向が逆である2本のパワーラインと、前記セラミック基板の一方主面に配置された3本の出力ラインと、前記セラミック基板の一方主面に形成されているパワーライン及び各出力ラインに搭載されている複数個のスイッチング素子と、前記パワーライン上のスイッチング素子を各出力ラインに接続する第1の接続手段及び各出力ライン上に搭載されているスイッチング素子をセラミック基板の他方主面に形成されているパワーラインに接続する第2の接続手段とから成り、前記セラミック基板はその厚みが一方主面に形成されているパワーラインに流れる電流の上流側から下流側にかけて順次薄くなっていることを特徴とするインバータ制御モジュール。
JP2000390678A 2000-12-22 2000-12-22 インバータ制御モジュール Expired - Fee Related JP3631675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000390678A JP3631675B2 (ja) 2000-12-22 2000-12-22 インバータ制御モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000390678A JP3631675B2 (ja) 2000-12-22 2000-12-22 インバータ制御モジュール

Publications (2)

Publication Number Publication Date
JP2002190571A JP2002190571A (ja) 2002-07-05
JP3631675B2 true JP3631675B2 (ja) 2005-03-23

Family

ID=18856994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000390678A Expired - Fee Related JP3631675B2 (ja) 2000-12-22 2000-12-22 インバータ制御モジュール

Country Status (1)

Country Link
JP (1) JP3631675B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung

Also Published As

Publication number Publication date
JP2002190571A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
JP4334054B2 (ja) セラミックス回路基板
JP3635020B2 (ja) インバータ制御モジュール
US6787706B2 (en) Ceramic circuit board
JP3631675B2 (ja) インバータ制御モジュール
JP3677449B2 (ja) インバータ制御モジュール
JP4475757B2 (ja) インバータ制御モジュール
JP3825309B2 (ja) インバータ制御モジュール
JP4344465B2 (ja) インバータ制御モジュール
JP4290860B2 (ja) インバータ制御モジュール
JP2002170922A (ja) インバータ制御モジュール
JP3635027B2 (ja) インバータ制御モジュール
JP4475773B2 (ja) インバータ制御モジュール
JP3635053B2 (ja) インバータ制御モジュール
JP3635012B2 (ja) インバータ制御モジュール
JP4646417B2 (ja) セラミック回路基板
JP2002043509A (ja) インバータ制御モジュール
JP2002164501A (ja) インバータ制御モジュール
JP2001068808A (ja) セラミック回路基板
JP4721533B2 (ja) セラミック回路基板
JP4721534B2 (ja) セラミック回路基板
JP2004063810A (ja) スイッチング回路基板
JP2001210948A (ja) セラミック回路基板
JP2004140103A (ja) 配線基板
JP2004221407A (ja) 配線基板
JPH02226749A (ja) 高出力回路部品用ヒートシンク

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees