JPH08125116A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JPH08125116A
JPH08125116A JP6284113A JP28411394A JPH08125116A JP H08125116 A JPH08125116 A JP H08125116A JP 6284113 A JP6284113 A JP 6284113A JP 28411394 A JP28411394 A JP 28411394A JP H08125116 A JPH08125116 A JP H08125116A
Authority
JP
Japan
Prior art keywords
semiconductor device
external lead
terminals
main current
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6284113A
Other languages
English (en)
Inventor
Takayuki Suzuki
隆之 鈴木
Shinichi Shinohara
信一 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP6284113A priority Critical patent/JPH08125116A/ja
Publication of JPH08125116A publication Critical patent/JPH08125116A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体装置内の主電流路及び制御電流路のイン
ダクタンスを小さくできるばかりでなく、複数接続する
場合の半導体装置間のインダクタンスも大幅に小さくす
ること。 【構成】複数の半導体装置を直列、あるいは並列、又は
直並列に接続してなる電力用半導体装置において、前記
各半導体装置のパッケージから同一方向に延びる一対の
主電流を担持する外部引出し用端子の間に、電気絶縁帯
部材とこれの両面に形成された金属帯部材とからなる接
続導体を挟んで接続したことを特徴とする電力用半導体
装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，半導体装置を複数個直
列接続、あるいは並列接続、又は直並列接続してなる低
インダクタンスの電力用半導体装置に関する。
【０００２】
【従来の技術】電気絶縁板上に種々の方法で固着した金
属板からなる電極パッドに半導体素子をろう付してなる
電力用半導体装置としては，特開昭６０ー１０３６４９
号公報，特開昭６１ー１４０１５８号公報，特開昭６２
ー２０９８３４号公報，あるいは特開平４ー２８７９５
２号公報などに開示されたものがある。
【０００３】これらに開示された構造について，図９を
用いて電界効果トランジスタ（以下ＦＥＴという）の例
を説明する。比較的厚い金属板からなる放熱板（図示せ
ず）に固着された電気絶縁板１の一方の主面１Ａに，第
１の電極パッド２であるドレイン用電極パッド，第２の
電極パッド３であるソース用電極パッド，及び第３の電
極パッド４であるゲート用電極パッドが固着されてい
る。半導体素子５であるＦＥＴチップはその下面にドレ
イン電極（図示せず）を，またその上面に複数のソース
用小電極５Ａとゲート電極５Ｂを備えており，ドレイン
電極はドレイン用電極パッド２にハンダ付けされ，ソー
ス用小電極５Ａとゲート電極５Ｂはそれぞれソース用電
極パッド３，ゲート用電極パッド４にボンディングワイ
ヤ（図示せず）により接続される。そして第１，第２の
電極パッド２，３それぞれにＬ字形の第１の外部引出し
用主電流端子２Ａと第２の外部引出し用主電流端子３Ａ
が幅方向に１列になるよう整列されてハンダ付けされ、
また第３の電極パッド４には第３の外部引出し用制御端
子４Ａがハンダ付けされる。ここで，３Ａ’は第３の外
部引出し用制御端子４Ａと対になって制御信号を印加す
るための第４の外部引出し用端子であって、第３の外部
引出し用制御端子４Ａと幅方向に１列になるよう整列さ
れてソース用電極パッド３にハンダ付けされる。
【０００４】
【発明が解決しようとする課題】しかしこのような構造
をもつ電力用半導体装置では、これらを複数個直列接
続、あるいは並列接続、又は直並列接続する場合のこと
を考えた外部引出し用端子構造になっていなかったの
で、これらを複数個直列接続、あるいは並列接続、又は
直並列接続する場合には別々の導体を用いて、ドレイン
電流路とソース電流路とが独立して位置するよう対応す
る外部引出し用端子を接続することになる。このような
従来の電力用半導体装置では各電流路のインダクタンス
がかなり大きくなり、高周波スイッチングには適さない
という欠点があった。また、従来の場合には外部引出し
用ドレイン端子又は外部引出し用ソース端子のような外
部引出し用主電流端子は、担持する電流容量の関係から
比較的厚い（約１ｍｍ以上）金属板が用いられていたた
めに、可撓性に欠けており、電気接続時に自由度がない
という欠点があった。
【０００５】本発明はこのような従来の問題点を解決
し，小さいインダクタンスで半導体装置間を接続し得る
電力用半導体装置，及び自由度のある接続を可能にする
電力用半導体装置を提供することを目的としている。
【０００６】
【問題を解決するための手段】前述のような問題を解決
するため，第一の発明は、複数の半導体装置を直列、あ
るいは並列、又は直並列に接続してなる電力用半導体装
置において、前記各半導体装置のパッケージから同一方
向に延びる一対の外部引出し用主電流端子の間に、電気
絶縁帯部材とこれの両面に形成された金属帯部材とから
なる接続導体を挟んで接続したことを特徴とする電力用
半導体装置を提供するものである。
【０００７】前述のような問題を解決するため，第二の
発明は、前記各半導体装置のパッケージから同一方向に
延びる一対の外部引出し用主電流端子が、半導体素子が
搭載された電気絶縁基板と同一の基板上に形成された電
極パッドと一体的に形成されていることを特徴とする請
求項１に記載の電力用半導体装置を提供するものであ
る。
【０００８】前述のような問題を解決するため，第三の
発明は、前記各半導体装置のパッケージから同一方向に
延びる一対の外部引出し用主電流端子が、可撓性を有す
ること特徴とする請求項１又は請求項２に記載の電力用
半導体装置を提供するものである。
【０００９】前述のような問題を解決するため，第四の
発明は、前記各半導体装置のパッケージから同一方向に
延びる一対の外部引出し用主電流端子が、０．１〜０．
７ｍｍの範囲内の厚みを有すること特徴とする請求項１
又は請求項２に記載の電力用半導体装置を提供するもの
である。
【００１０】
【実施例】以下図面により本発明の実施例について説明
する。先ず図１及び図２により本発明に用いられる半導
体装置の一例を説明すると，第１の電気絶縁板１は通常
の方法でその金属化された裏面が薄い金属板１’を介し
て熱電導の良好な銅板などからなる放熱板（図示せず）
に固着されるセラミック基板のようなものからなり，第
１の電気絶縁板１の予め金属化された表面には薄い銅板
などからなる第１の電極パッド２がろう材などで固着さ
れる。第１の電極パッド２からは，金属板の打ち抜き工
程で第１の電極パッド２と同時に形成された主電流を担
持するための外部引出し用端子２Ａが延び，その外部引
出し用端子２Ａは取り付け用の丸穴２ａを有する。
【００１１】次に開口部６Ａを有する第２の電気絶縁板
６が第１の電極パッド２上に固着される。第２の電気絶
縁板６も表面及び裏面が予め金属化されたセラミック基
板のようなものであり，前述と同様にろう材で固着され
る。開口部６Ａは後述するが，半導体素子５がその開口
部内に入る大きさ以上の大きさを持ち，開口部６Ａが半
導体素子５より若干大きい程度であれば，開口部６Ａは
半導体素子５の位置決めを行える。ここで，第１の電極
パッド２は第２の電気絶縁板６の開口部６Ａより大きな
面を持ち，開口部６Ａ全面にわたって第１の電極パッド
２が露出している。
【００１２】第２の電極パッド３はコの字状の部分を有
し，そのコの字状の部分は半導体素子５に沿って配置さ
れる。第２の電極パッド３は主電流を担持する外部引出
し用端子３Ａと，別の制御信号を担持する外部引出し用
端子３Ａ’を有し，第３の電極パッド４は制御信号を担
持する外部引出し用制御端子４Ａを有する。これら電極
パッド３と４は第２の電気絶縁板６にろう材などにより
固着される。外部引出し用端子３Ａ’と外部引出し用制
御端子４Ａは，この間に制御信号電力が供給されるの
で，制御信号路をできるだけ短くしてインダクタンスを
小さくするため，互いに近くに配置される。ここでは説
明の都合上，それぞれの部材を順次ろう付けしたが，実
際の製造工程では各部材，あるいはそれらの内の一部分
の部材をろう材を介して順次積み重ね，加圧力を加えた
状態で加熱処理を行うことにより，半導体素子５を搭載
する複合ベース部材７を作るのが合理的である。
【００１３】しかる後，半導体素子５を第２の電気絶縁
板６の開口部６Ａに入れて半導体素子５の裏面に備えら
れた第１の主電流電極（図示せず）を第１の電極パッド
２にろう付けする。半導体素子５の上面には第２の主電
流電極５Ａを備え，この第２の主電流電極５Ａは半導体
素子５の上面にほぼ平行に２列に配置された複数の小電
極からなり，これら複数の小電極はそれぞれ長さの等し
いボンディングワイヤ８Ａ，８Ｂにより，第２の電極パ
ッド３のコの字状部分の接続される。また，半導体素子
５の上面に形成された制御電極５Ｂはボンディングワイ
ヤ８Ｃにより第３の電極パッド４に接続される。その
後，半導体素子５は通常の絶縁処理が施され，必要があ
れば各外部引出し用端子２Ａ，３Ａ，３Ａ’，４Ａはほ
ぼ直角に折り曲げられる。ここで外部引出し用端子３
Ａ’，４Ａは一般に折り曲げが比較的容易な厚みである
が、この発明では主電流を担持する外部引出し用端子２
Ａ，３Ａも比較的簡単に折り曲げることができる程度の
厚み（０．１ｍｍ〜０．８ｍｍ）を有すると共に、従来
よりも幅広である。一般に高周波動作の場合、表皮効果
によって電流は外部引出し用端子２Ａ，３Ａの表面近く
を流れるので、前述の特徴は外部引出し用主電流端子の
表面積を広くして抵抗を小さくするから有利である。
【００１４】この半導体装置例では，第１の電極パッド
２と第２の電極パッド３とが第２の電気絶縁板６を挟ん
で向き合っているので，第１の電極パッド２と第２の電
極パッド３を含む主電流路のインダクタンスは小さくな
る。また，半導体素子５の複数の小電極が長さの等しい
ボンディングワイヤ８Ａ，８Ｂにより第２の電極パッド
３のコの字状部分に接続されているので，更にインダク
タンスが小さくなり，良好な高周波動作を行うことがで
きる。
【００１５】さらにまた，制御信号用の外部引出し用端
子４Ａと主電流の流れない外部引出し用端子３Ａ’との
間に制御信号を印加する構造になっており，制御信号電
流路のインダクタンスが低減されているので，このこと
がさらに一層良好な高周波動作を可能としている。な
お，２ａ，３ａ，３ａ’，４ａは対応する外部引出し用
端子２Ａ，３Ａ，３Ａ’，４Ａにそれぞれ備えられた取
付け用の丸穴である。
【００１６】次に図３により他の半導体装置例について
説明する。図１及び図２に示した記号と同一の記号は相
当する部材を示すものとする。この実施例では第１の電
気絶縁板１上に外部引出し用端子２Ａを備えた第１の電
極パッド２と外部引出し用端子４Ａをもつ第３の電極パ
ッド４とが配置され，固着される。その上に開口部６Ａ
とこれに比べて小さい開口部６Ｂを備えた第２の電気絶
縁板６が配置され固着される。この状態では開口部６Ａ
からは第１の電極パッド２の一部分が露出し，小さい開
口部６Ｂからは第３の電極パッド４の一部分が露出す
る。その露出した第１の電極パッド２に半導体素子５を
固着し，また露出した第３の電極パッド４に抵抗チップ
９を固着する。
【００１７】次に第２の電気絶縁板６上に，半導体素子
５及び抵抗チップ９を露出させる大きさの窓部をもつ第
２の電極パッド３が固着され，この第２の電極パッド３
は対辺に導電端子３Ａ，３Ａ’を備えている。半導体素
子５の各第２の主電流電極５Ａはそれぞれのボンディン
グワイヤ８Ａ，８Ｂにより至近の第２の電極パッド３の
接続される。また，半導体素子５の制御電極５Ｂはボン
ディングワイヤ８Ｃにより抵抗チップ９に接続される。
したがって，制御電極５Ｂは抵抗チップ９を介して第３
の電極パッド４に接続されることになる。ここで流れる
電流に対するインダクタンスのバランスを図るため，外
部引出し用端子２Ａは第１の電極パッド２の一辺のほぼ
中央から延び，外部引出し用端子３Ａ，３Ａ’は第２の
電極パッド３の各対辺のほぼ中央から延びている。外部
引出し用端子４Ａも同様に第３の電極パッド４のほぼ中
央から延びている。
【００１８】ここで重要なことは，第１の電極パッド２
の外部引出し用端子２Ａと第２の電極パッド３の外部引
出し用端子３Ａとが空間を隔てて対向しており，かつ第
２の電極パッド３の外部引出し用端子３Ａ’と第３の電
極パッド４の外部引出し用端子４Ａとが空間を隔てて対
向していることである。これにより主電流が流れる外部
引出し用端子２Ａと外部引出し用端子３Ａのインダクタ
ンスはより一層小さくなるから，この半導体装置の高周
波応答を更に改善でき，また，抵抗チップ９の位置決め
が容易となり，その機械的保護もできる。
【００１９】次に図４により本発明にかかる電力半導体
装置の一実施例について説明を行うと、この実施例は図
３に示した半導体構造をパッケージングした半導体装置
１０Ａ，１０Ｂ，１０Ｃを並列接続した電力用半導体装
置を示す。前述のとおり、半導体装置１０Ａ，１０Ｂ，
１０Ｃはインダクタンスの小さい半導体構造を有する。
３個の半導体装置１０Ａ，１０Ｂ，１０Ｃは放熱フィン
１１の平坦面上に整列され固定されている。これら半導
体装置１０Ａ〜１０Ｃのパッケージングの対向する側壁
部の一方側から外部引出し用端子２Ａと３Ａ、２Ｂと３
Ｂ，２Ｃと３Ｃがそれぞれ延び、また他方の側壁部側か
らは外部引出し用端子３Ａ’と４Ａ、３Ｂ’と４Ｂ，３
Ｃ’と４Ｃがそれぞれ延びる。そしてこれら半導体装置
がＭＯＳＦＥＴである場合、外部引出し用端子２Ａと２
Ｂと２Ｃは主電流を担持するドレイン電流端子として働
き、外部引出し用端子３Ａと３Ｂと３Ｃは主電流を担持
するソース電流端子として作用する。ここで、外部引出
し用端子２Ａと３Ａ、２Ｂと３Ｂ，２Ｃと３Ｃ、及び外
部引出し用端子３Ａ’と４Ａ、３Ｂ’と４Ｂ，３Ｃ’と
４Ｃは銅のような導電性の高い金属材料からなり、電流
容量と可撓性などを確保するという理由から０．１〜
０．７ｍｍの範囲内の厚みを有することが好ましい。
【００２０】これら外部引出し用端子２Ａと３Ａ、２Ｂ
と３Ｂ，２Ｃと３Ｃの間には主電流用共通導体１２が、
また外部引出し用端子３Ａ’と４Ａ、３Ｂ’と４Ｂ，３
Ｃ’と４Ｃの間には制御信号用共通導体１３が挿入さ
れ、ハンダ付けされる。主電流用共通導体１２は、ポリ
イミド樹脂のような電気絶縁材料からなる電気絶縁帯状
体１２Ａとその両面に形成された銅のような導電性の高
い金属材料からなる導電性帯状体１２Ｂと１２Ｃからな
る複合導体である。制御信号用共通導体１３も主電流用
共通導体１２と同様な構造であり、電気絶縁帯状体１３
Ａと導電性帯状体１３Ｂと１３Ｃからなる。
【００２１】このような配線構造では、好ましくは外部
引出し用端子２Ａと３Ａ、２Ｂと３Ｂ，２Ｃと３Ｃ及び
外部引出し用端子３Ａ’と４Ａ、３Ｂ’と４Ｂ，３Ｃ’
と４Ｃは０．１〜０．７ｍｍの範囲内の厚みを有するか
ら、可撓性が確保されており、したがって、これら外部
引出し用端子間の間隔が主電流用共通導体１２又は制御
信号用共通導体１３の厚みに対して狭すぎたり、あるい
は広過ぎる場合には、それら厚みに適合するよう外部引
出し用端子を曲げるだけで、容易にそれら主電流用共通
導体１２又は制御信号用共通導体１３をそれら外部引出
し用端子間に挿入し設定できる。しかる後に各半導体装
置の外部引出し用端子２Ａと２Ｂと２Ｃを主電流用共通
導体１２の導電性帯状体１２Ｃにハンダ付けすると共
に、外部引出し用端子３Ａと３Ｂと３Ｃを主電流用共通
導体１２の導電性帯状体１２Ｂにハンダ付けする。同様
に、各半導体装置の外部引出し用端子３Ａ’と３Ｂ’と
３Ｃ’を制御信号用共通導体１３の導電性帯状体１３Ｂ
にハンダ付けすると共に、外部引出し用端子４Ａと４Ｂ
と４Ｃを制御信号用共通導体１３の導電性帯状体１３Ｃ
にハンダ付けする。
【００２２】半導体装置１０Ａ〜１０ＣがＭＯＳＦＥＴ
である場合、前述のとおり外部引出し用端子２Ａと２Ｂ
と２Ｃは主電流を担持するドレイン電流端子として働
き、外部引出し用端子３Ａと３Ｂと３Ｃは主電流を担持
するソース電流端子として作用するから、主電流用共通
導体１２の導電性帯状体１２Ｃを図中左方向から右方向
に流れる主電流は、各ＭＯＳＦＥＴのドレイン電流端子
である外部引出し用端子２Ｃ、２Ｂ、２Ａに流れ込み、
ソース電流端子である外部引出し用端子３Ａ、３Ｂ、３
Ｃから導電性帯状体１２Ｂに流れた主電流は導電性帯状
体１２Ｂを図中右方向から左方向に流れる。つまり主電
流は主電流用共通導体１２の電気絶縁帯状体１２Ａを挟
んでその両側を反対方向に流れ、また電気絶縁帯状体１
２Ａは薄いので、それら電流路の浮遊インダクタンスは
非常に小さくなり、特に高周波スイッチング動作を行う
のに適する。
【００２３】次に図５により本発明にかかる電力半導体
装置の一実施例について説明を行うと、この実施例は図
１に示したような半導体構造をパッケージングした２個
の半導体装置１０Ａと１０Ｂを逆並列接続した電力用半
導体装置を示す。前述のとおり、半導体装置１０Ａと１
０Ｂはインダクタンスの小さい半導体構造を有し、放熱
フィン１１の平坦面上に整列され固定されている。これ
ら半導体装置１０Ａと１０Ｂのパッケージングの対向す
る側壁部の一方側から外部引出し用端子２Ａと３Ａ、２
Ｂと３Ｂがそれぞれ延び、また他方の側壁部側からは外
部引出し用端子３Ａ’と４Ａ、３Ｂ’と４Ｂがそれぞれ
延びる。そしてこれら半導体装置がＭＯＳＦＥＴである
場合、外部引出し用端子２Ａと２Ｂは主電流を担持する
ドレイン電流端子として働き、外部引出し用端子３Ａと
３Ｂは主電流を担持するソース電流端子として作用す
る。
【００２４】これら外部引出し用端子２Ａと３Ａ、２Ｂ
と３Ｂはその幅方向にほぼ同一レベルで整列されている
ので、外部引出し用端子２Ａと３Ｂを幾分下側に曲げ、
外部引出し用端子３Ａと２Ｂを幾分上側に曲げることに
より、それらの間に主電流用共通導体１２を挿入できる
間隔を作り、主電流用共通導体１２を挿入した後、ハン
ダ付けする。なお、主電流用共通導体１２は前述実施例
と同様な構造であるので説明を省略する。半導体装置１
０Ａ、１０Ｂのドレイン電流端子である外部引出し用端
子２Ａとソース電流端子である外部引出し用端子３Ｂと
を主電流用共通導体１２の導電性帯状体１２Ｃにハンダ
付けすると共に、ソース電流端子である外部引出し用端
子３Ａとドレイン電流端子である外部引出し用端子２Ｂ
とを主電流用共通導体１２の導電性帯状体１２Ｂにハン
ダ付けする。したがって、半導体装置１０Ａ、１０Ｂは
逆向きに並列接続される。ソースセンス端子として働く
外部引出し用端子３Ａ’と３Ｂ’、及びゲート端子とな
る外部引出し用端子４Ａと４Ｂはそれぞれ別々になって
いる。
【００２５】ＭＯＳＦＥＴ１０Ａがオンで、１０Ｂがオ
フの場合、主電流は主電流用共通導体１２の導電性帯状
体１２Ｃを図中左から右方向に流れ、ドレイン電流端子
である外部引出し用端子２Ａに流れ込み、その外部引出
し用端子３Ａから導電性帯状体１２Ｂに流れ、図中右か
ら左方向へ導電性帯状体１２Ｂを流れる。逆にＭＯＳＦ
ＥＴ１０Ａがオフで、１０Ｂがオンの場合、主電流は主
電流用共通導体１２の導電性帯状体１２Ｂを図中左から
右方向に流れ、ドレイン電流端子である外部引出し用端
子２Ｂに流れ込み、その外部引出し用端子３Ｂから導電
性帯状体１２Ｃに流れ、図中右から左方向へ導電性帯状
体１２ＢＣ流れる。いずれにせよ、主電流は主電流用共
通導体１２の電気絶縁帯状体１２Ａを挟んでその両側を
反対方向に流れるので、それら電流路の浮遊インダクタ
ンスは非常に小さくなり、特に高周波スイッチング動作
を行うのに適する。なお、逆耐圧上の問題がある場合に
は、電力用半導体装置内に半導体素子５と直列にダイオ
ード素子を設けるか、あるいは電力用半導体装置に対し
これとは別体の整流用ダイオードを直列に接続すれば良
い。
【００２６】次に図６により本発明にかかる電力半導体
装置の一実施例について説明を行うと、この実施例は図
１に示したような半導体構造をパッケージングした２個
の半導体装置１０Ａと１０Ｂを直列接続した電力用半導
体装置を示す。図５に示した実施例と異なる部分につい
て説明すると、半導体装置１０Ｂの外部引出し用端子３
Ｂが、前述のような主電流用共通導体１２の導電性帯状
体１２Ｂ上に配設された第２の主電流用共通導体１２’
に接続された点が前記実施例と異なる。ここで第２の主
電流用共通導体１２’は、主電流用共通導体１２の幅と
ほぼ同じ幅を有し、その導電性帯状体１２Ｂ上に配設さ
れた電気絶縁帯状体１２’Ａと導電性帯状体１２’Ｂと
からなる。
【００２７】半導体装置１０Ａと１０ＢがＭＯＳＦＥＴ
である場合、主電流は主電流用共通導体１２の導電性帯
状体１２Ｃを図中左から右方向に流れ、ドレイン電流端
子である外部引出し用端子２Ａに流れ込み、その外部引
出し用端子３Ａから導電性帯状体１２Ｂに流れ、更にＭ
ＯＳＦＥＴ１０Ｂのドレイン電流端子である外部引出し
用端子２Ｂに流れ込み、その外部引出し用端子３Ｂから
導電性帯状体１２’Ｂに流れ、図中右から左方向へ導電
性帯状体１２’Ｂを流れる。したがって、主電流は主電
流用共通導体１２の電気絶縁帯状体１２Ａ、１２’Ａを
挟んでその両側を反対方向に流れるので、それら電流路
の浮遊インダクタンスは非常に小さくなり、特に高周波
スイッチング動作を行うのに適する。
【００２８】次に図７により本発明にかかる電力半導体
装置の他の一実施例について説明を行うと、この電力半
導体装置は同一のパッケージ内に複数の半導体素子を備
え、これらをパッケージの外側で並列接続するものであ
る。セラミクス基板のような電気絶縁板１は通常の方法
でその金属化された裏面が熱電導の良好な銅板などから
なる放熱板１１’に固着され，電気絶縁板１の予め金属
化された表面には薄い銅板などからなる電極パッド２が
ろう材などで固着される。その電極パッド２上に複数の
半導体素子５が整列されてろう付けされる。半導体素子
５がＭＯＳＦＥＴチップの場合には、そのドレイン電極
（図示せず）が電極パッド２にハンダ付けされ、ボンデ
ィングワイヤ８Ｄにより電極パッド２は枠部材１４の内
側から外側に延びる外部引出し用端子２Ａの内側に接続
される。また、そのソース電極、ゲート電極、ソースセ
ンス電極（いずれも図示せず）はそれぞれボンディング
ワイヤ８Ａ，８Ｃ、８Ａ’により、同様に枠部材１４の
内側から外側に延びる外部引出し用端子３Ａ、４Ａ，３
Ａ’の内側に接続される。
【００２９】したがって、図７には示されていないが、
枠部材１４から外部引出し用端子２Ａ、３Ａ、４Ａ，及
び３Ａ’と同様な複数組の外部引出し用端子が外部に延
びており、それらの内側端はボンディングワイヤ８Ｄ、
８Ａ，８Ｃ、及び８Ａ’と同様な複数組のボンディング
ワイヤにより半導体素子の各電極にボンディングされて
いる。外部引出し用端子２Ａと３Ａとの間隔、外部引出
し用端子４Ａと３Ａ’との間隔は、前述のように各外部
引出し用端子が可撓性を有するので、この実施例でもあ
まり問題とならず、前記実施例で述べたような複合の共
通導体１２を外部引出し用端子２Ａと３Ａ間に挟み、ま
た複合の共通導体１３を外部引出し用端子４Ａと３Ａ’
間に挟むようにそれらの間隔を調整し、最後にハンダ付
けする。したがって、複数の半導体素子はパッケージン
グの外部において共通導体１２及び共通導体１３で並列
接続される。
【００３０】この実施例では、ボンディングワイヤに比
べて十分に表面積の大きな各外部引出し用端子が、半導
体装置の製造の妨げにならない限りで内部まで延びてお
り、ボンディングワイヤ８Ｄ、８Ａ，８Ｃ、及び８Ａ’
を極力短くしているので、パッケージング内部の浮遊イ
ンダクタンスを小さくでき、しかもパッケージング外部
で共通導体１２と１３で並列接続しているので、そのイ
ンダクタンスも非常に小さいから電力半導体装置全体と
して大幅にインダクタンスを小さくすることができる。
なお、半導体素子のパシベーション、及び樹脂モールド
については通常のものを採用しているので説明を省略す
る。
【００３１】次に図８により本発明にかかる電力半導体
装置の他の一実施例について説明をすると、この実施例
は，図７に示した電力用半導体装置を更に発展させたも
のであり，半導体素子としての複数のＭＯＳＦＥＴチッ
プ５を高周波で駆動するための駆動回路を構成する駆動
用ＩＣ１５及び外部からの検出信号の大きさによりパル
ス幅、又は周波数が変化する矩形状パルス制御信号を出
力する制御用ＩＣ１６を備え、それらに接続される複数
の制御用パッドを可撓性電気配線シート１７に備えたこ
とを特徴としている。なお、ここで用いる制御用ＩＣ１
７は数百ｋＨｚ乃至数ＭＨｚの周波数の制御パルス信号
を生じる。
【００３２】放熱板として働く比較的厚い金属板１１’
に固着されるセラミクス材料などからなる電気絶縁板１
の上側の主面には，第１の電極パッドであるドレイン用
電極パッド２が形成されると共に、後述するように駆動
用ＩＣ１５及び制御用ＩＣ１６を前記制御用パッドにワ
イヤボンディングする際に可撓性電気配線シート１７を
支えるためのスペーサ１８が備えられている。枠部材１
４には外部引出し用ドレイン端子２Ａ及び外部引出し用
ソース端子３Ａの他に、電圧検出信号、電流検出信号が
それぞれ外部から印加される検出信号端子Ｔ１，Ｔ１、
及び図示していないが制御・駆動用の正の電圧を与える
ための制御用電源端子，共通の接地端子などを備えてい
る。
【００３３】可撓性電気配線シート１７は、複合の共通
導体１２、１３と同様に、ポリイミド樹脂材料からなる
電気絶縁シートの一方の面にソース用電極パッド、ゲー
ト用電極パッドが形成され、他方の面にソースセンス用
電極パッド（いずれも図示せず）などが形成されている
他に、駆動用ＩＣ１５のための窓１９、制御用ＩＣ１６
搭載用の電極パッド２０などを備える。ＭＯＳＦＥＴチ
ップ５のソース電極とゲート電極（図示せず）は直接可
撓性電気配線シート１７のソース用電極パッド、ゲート
用電極パッド（いずれも図示せず）にハンダ付けされ
る。ソース用電極パッドはバイアホールによりソースセ
ンス用電極パッドに接続されている。駆動用ＩＣ１５は
窓１９を通して短いボンディングワイヤ８Ｅ，８Ｆによ
り可撓性電気配線シート１７の対応する各電極パッドに
接続される。スペーサ１８はこのようなワイヤボンディ
ング時に、下側から可撓性電気配線シート１７をほぼ水
平レベルに支えるためのものである。
【００３４】制御用ＩＣ１６は可撓性配線配線シート１
７上の電極パッドに搭載され、同様にボンデングワイヤ
８Ｅ，８Ｆなどにより可撓性電気配線シート１７の制御
出力用電極パッド、検出信号用パッド（図示せず）など
に接続される。この実施例では、熱に弱い論理素子を含
む制御用ＩＣが同一電力半導体モジュールに組み込まれ
ているが、制御用ＩＣ１６は可撓性電気配線シート１７
びスペーサ１８などにより放熱板１１’及びＭＯＳＦＥ
Ｔチップ５から離れているため、ＭＯＳＦＥＴチップ５
からの発熱による熱的影響は比較的小さいので、制御用
ＩＣ１６が破損したり誤動作を行うことはない。また、
駆動用ＩＣ１５は例えば、相補対であるｎチャンネルＦ
ＥＴとｐチャンネルＦＥＴとを直列接続接続したのを一
対以上組み合わせた半導体装置であるので、熱に関して
はＭＯＳＦＥＴチップ５と同等に取り扱える。
【００３５】しかし電流容量が１００Ａを越える電力用
半導体装置の場合、同一半導体モジュール内では熱に弱
い論理素子を含む制御用ＩＣがＭＯＳＦＥＴチップの発
する熱の影響を小さくするのが難しいので、従来の場合
には制御用ＩＣ１６を外部に設置していたが、この実施
例では同図に示すように可撓性電気配線シート１７の特
徴を利用して上方向に曲げることにより同一半導体モジ
ュール内でも制御用ＩＣへの熱的影響をかなり小さなも
のにできる。この実施例では駆動用ＩＣ１５と制御用Ｉ
Ｃ１６間の可撓性電気配線シート１７の距離を予め大き
くし、駆動用ＩＣ１５と制御用ＩＣ１６との間で可撓性
電気配線シート１７をほぼ８０〜９０度曲げて立ち上が
らせ、所定寸法だけ立ち上がらせたら再び約８０〜９０
度曲げて金属板７とほぼ平行になるように予め成形した
ものを用いる。電極パッド２０上に制御用ＩＣ１６のチ
ップをハンダ付けし、ボンディングワイヤ８Ｅ，８Ｆな
どで可撓性電気配線シート１７の電極パッドにボンディ
ングされる。最後に駆動用ＩＣ１５及び制御用ＩＣ１６
の表面保護被覆材を注入し、次にモールド樹脂を所定レ
ベルまで注入する（図示せず）。
【００３６】これら実施例においても、各半導体装置の
外部引出し用ドレイン端子２Ａと外部引出し用ソース端
子３Ａ間に複合の共通導体１２が挟まれ、ハンダ付けさ
れることにより、各半導体装置は並列接続される。した
がて、この電力半導体装置においてもインダクタンスを
大幅に小さくすることができるため、高周波動作にとっ
て有利である。なお，以上の実施例では半導体素子とし
てＭＯＳ形電界効果トランジスタについて述べたが，静
電誘導形半導体装置及びＩＧＢＴ（絶縁ゲート形バイポ
ーラトランジスタ）など比較的高周波応答の良好な電力
用半導体装置に適用しても前述と同様な効果が得られ
る。また，外部引出し用端子は実施例に示した方向に限
らず、ほぼ９０度折り曲げて、上方向又は下方向に向け
た状態で、複合の共通導体を挟む形態としても勿論よ
い。さらに寸法精度が正確であれば、外部引出し用端子
を曲げ難い程度の厚みをもっていても良く、各外部引出
し用端子と共通導体との固着はハンダ付けに限らず、ボ
ルト止め、又はシリーズ抵抗溶接などによっても勿論良
い。
【００３７】
【発明の効果】以上述べたように，本発明によれば，半
導体装置内の主電流路及び制御電流路のインダクタンス
を小さくできるばかりでなく、複数接続する場合の半導
体装置間のインダクタンスも大幅に小さくできるので，
高周波応答の良好な電力用半導体装置を得ることができ
る。
【図面の簡単な説明】
【図１】本発明の電力用半導体装置に用いられる半導体
構造の一例を示す図である。
【図２】本発明の電力用半導体装置に用いられる半導体
構造の一例を説明するための図である。
【図３】本発明の電力用半導体装置に用いられる半導体
構造の一例を示す図である。
【図４】本発明の他の一実施例を説明するための図であ
る。
【図５】本発明の他の一実施例を説明するための図であ
る。
【図６】本発明の他の一実施例を説明するための図であ
る。
【図７】本発明の他の一実施例を説明するための図であ
る。
【図８】本発明の他の一実施例を説明するための図であ
る。
【図９】従来の半導体装置の一例を説明するための図で
ある。
【符号の説明】
１、６・・・・第１、第２のの電気絶縁板 ２、３、４、２０・・・・電極パッド ２Ａ、３Ａ，２Ｂ，３Ｂ，２Ｃ，３Ｃ・・・外部引出し
用端子 ３Ａ’，４Ａ，３Ｂ’，４Ｂ，３Ｃ’，４Ｃ・・・外部
引出し用端子 ５・・・・半導体素子 ７・・・・複合ベース部材 ８Ａ〜８Ｈ・・ボンディングワイヤ １０Ａ〜Ｃ・・半導体装置 １１・・・・放熱フィン １２・・・・主電流用共通導体 １２Ａ・・・主電流用共通導体１２の電気絶縁帯状体 １２Ｂ，１２Ｃ・・・主電流用共通導体１２の導電性帯
状体 １３・・・・制御信号用共通導体 １３Ａ・・・制御信号用共通導体１３の電気絶縁帯状体 １３Ｂ，１３Ｃ・・・制御信号用共通導体１３の導電性
帯状体 １４・・・・枠部材 １５・・・・駆動用ＩＣ １６・・・・制御用ＩＣ １７・・・・可撓性電気配線シート

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体装置を直列、あるいは並
    列、又は直並列に接続してなる電力用半導体装置におい
    て、前記各半導体装置のパッケージから同一方向に延び
    る一対の主電流を担持する外部引出し用端子の間に、電
    気絶縁帯部材とこれの両面に形成された金属帯部材とか
    らなる接続導体を挟んで接続したことを特徴とする電力
    用半導体装置。
  2. 【請求項２】 前記各半導体装置のパッケージから同一
    方向に延びる一対の主電流を担持する外部引出し用端子
    が、半導体素子が搭載された電気絶縁基板と同一の基板
    上に形成された電極パッドと一体的に形成されているこ
    とを特徴とする請求項１に記載の電力用半導体装置。
  3. 【請求項３】 前記各半導体装置のパッケージから同一
    方向に延びる一対の主電流を担持する外部引出し用端子
    が、可撓性を有すること特徴とする請求項１又は請求項
    ２に記載の電力用半導体装置。
  4. 【請求項４】 前記各半導体装置のパッケージから同一
    方向に延びる一対の主電流を担持する外部引出し用端子
    が、０．１〜０．７ｍｍの範囲内の厚みを有すること特
    徴とする請求項１又は請求項２に記載の電力用半導体装
    置。
JP6284113A 1994-10-25 1994-10-25 電力用半導体装置 Withdrawn JPH08125116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6284113A JPH08125116A (ja) 1994-10-25 1994-10-25 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6284113A JPH08125116A (ja) 1994-10-25 1994-10-25 電力用半導体装置

Publications (1)

Publication Number Publication Date
JPH08125116A true JPH08125116A (ja) 1996-05-17

Family

ID=17674364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284113A Withdrawn JPH08125116A (ja) 1994-10-25 1994-10-25 電力用半導体装置

Country Status (1)

Country Link
JP (1) JPH08125116A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025077A (ko) * 1997-09-10 1999-04-06 윤종용 인덕터
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2019201063A (ja) * 2018-05-15 2019-11-21 株式会社東芝 半導体装置
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025077A (ko) * 1997-09-10 1999-04-06 윤종용 인덕터
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2019201063A (ja) * 2018-05-15 2019-11-21 株式会社東芝 半導体装置
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6975023B2 (en) Co-packaged control circuit, transistor and inverted diode
JP2801534B2 (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
US6326687B1 (en) IC package with dual heat spreaders
US7884455B2 (en) Semiconductor device
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US6841866B2 (en) Power semiconductor device
JPH01501585A (ja) 同期整流器の低抵抗相互接続
WO2005119896A1 (ja) インバータ装置
JP7228587B2 (ja) 半導体モジュール
JP3022178B2 (ja) パワーデバイスチップの実装構造
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JP2020080348A (ja) 半導体装置
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
JP2000091498A (ja) 半導体モジュール電極構造
JPH0738013A (ja) 複合ベース部材及び電力用半導体装置
JPH06244357A (ja) 低インダクタンス半導体パッケージ
JP7055151B2 (ja) 半導体モジュール
JPH08125116A (ja) 電力用半導体装置
US20020180036A1 (en) Semiconductor device
JPH02201949A (ja) 半導体装置
JPH08340082A (ja) 電力用半導体装置
CN114709185A (zh) 功率模块及其内部电气连接方法
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2021086933A (ja) 半導体装置及び半導体装置の製造方法
KR102378171B1 (ko) 커플드 반도체 패키지

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115