JP2021086933A

JP2021086933A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2021086933A
Application number: JP2019215188A
Authority: JP
Inventors: 沢水神田; Souzu Kanda
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2019-11-28
Filing date: 2019-11-28
Publication date: 2021-06-03

Abstract

【課題】温度検出素子による半導体素子の温度の検出精度を向上させること。【解決手段】半導体装置１は、電気絶縁性を有する絶縁層１５と、絶縁層１５よりも上に形成された導電性の第１上アーム搭載層２１ＵＡと、第１上アーム搭載層２１ＵＡに搭載された第１半導体素子３０Ｕと、第１半導体素子３０Ｕの温度を検出する温度検出素子５０と、を備えている。温度検出素子５０は、絶縁層１５上に配置されている。【選択図】図２７

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。

半導体装置の一例として、並列に接続された複数の第１半導体素子と、並列に接続された複数の第２半導体素子とが直列に接続されたスイッチング回路を構成する半導体装置が知られている（例えば特許文献１参照）。このような半導体装置には、装置内部の温度を検出するための温度検出素子が搭載されている。温度検出素子は、一対の導体層上に配置されている。一対の導体層は、ワイヤによって温度検出端子に接続されている。これにより、温度検出素子が検出した情報を半導体装置の外部に取り出すことができる。

特開２０１６−３５９７０号公報

ところで、温度検出素子は、半導体素子が搭載された導体層とは分離された一対の導体層上に配置されている。これにより、半導体素子の熱が温度検出素子に効率的に伝達されないおそれがある。このため、温度検出素子による半導体素子の温度検出精度の向上に改善の余地がある。

本開示の目的は、温度検出素子による半導体素子の温度の検出精度を向上させることができる半導体装置及び半導体装置の製造方法を提供することにある。

上記課題を解決する半導体装置は、電気絶縁性を有する絶縁層と、前記絶縁層よりも上に形成された導電性の搭載層と、前記搭載層に搭載された半導体素子と、前記半導体素子の温度を検出する温度検出素子と、を備え、前記温度検出素子は、前記絶縁層上に配置されている。

この構成によれば、温度検出素子が絶縁層上に配置されることによって、温度検出素子が一対の導体層上に配置された構成と比較して、半導体素子と温度検出素子との間の伝熱経路が短くなる。これにより、半導体素子の熱が温度検出素子に効率的に伝達できる。したがって、温度検出素子による半導体素子の温度の検出精度を向上させることができる。

上記課題を解決する半導体装置の製造方法は、電気絶縁性を有する絶縁層と、前記絶縁層よりも上に形成された導電性の搭載層と、前記搭載層に搭載された半導体素子と、前記半導体素子の温度を検出する温度検出素子と、を備える半導体装置の製造方法であって、前記絶縁層上に前記温度検出素子を配置する配置工程を備える。

上記半導体装置及び半導体装置の製造方法によれば、温度検出素子による半導体素子の温度の検出精度を向上させることができる。

半導体装置の一実施形態の斜視図。図１の半導体装置の平面図。図１の半導体装置の側面図。図１の半導体装置について、図３とは異なる方向からみた側面図。図１の半導体装置について、図３および図４とは異なる方向からみた側面図。図１の半導体装置の底面図。図１の半導体装置の内部構造を示す平面図。図１の半導体装置の回路構成を示す回路図。図７の９−９線の断面図。図７の一部の拡大図。図７の一部の拡大図。図７の一部の拡大図。図７の一部の拡大図。図７の一部の拡大図。半導体装置における第１半導体素子およびその周辺の拡大図。半導体装置における第２半導体素子およびその周辺の拡大図。図７の１７−１７線の端面図。図１５の１８−１８線の端面図。図１８の一部の拡大図。半導体装置の製造方法の一工程の一例を示す説明図。半導体装置の製造方法の一工程の一例を示す説明図。半導体装置の製造方法の一工程の一例を示す説明図。半導体装置の製造方法の一工程の一例を示す説明図。半導体装置の製造方法の一工程の一例を示す説明図。半導体装置の製造方法の一工程の一例を示す説明図。比較例の半導体装置について、基板、温度検出素子および第１半導体素子の端面図。実施形態の半導体装置について、基板、温度検出素子および第１半導体素子の端面図。変更例の半導体装置の内部構造の一部を示す平面図。変更例の半導体装置の内部構造の一部を示す平面図。変更例の半導体装置の内部構造の一部を示す平面図。変更例の半導体装置の内部構造を示す平面図。図３１の温度検出素子およびその周辺の拡大図。変更例の半導体装置の内部構造を示す平面図。図３３の温度検出素子およびその周辺の拡大図。変更例の半導体装置について、基板、温度検出素子および第１半導体素子の断面図。

以下、半導体装置および半導体装置の製造方法について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。

（半導体装置の構成）
図１〜図１９を参照して、本実施形態の半導体装置１の構成について説明する。
図１〜図６は、半導体装置１の外観形状を示している。図７は、半導体装置１の内部構造を示している。図７以降の図面において、説明の便宜上、図９以外は封止樹脂９０を省略して示している。また図１７では、説明の便宜上、ケース１１０および端子６０を省略して示している。

本開示において、「ＡがＢよりも上に形成されている」とは、特段の断りのない限り、ＡがＢ上に直接形成されている構成と、ＡとＢとの間に設けられた介在物を介して、ＡがＢよりも上に形成されている構成とを含む。

図１〜図７に示すように、半導体装置１は、基板１０、半導体素子３０、ダイオード４０、温度検出素子５０、端子６０、封止樹脂９０（図９参照）、放熱板１００、およびこれらを収容するケース１１０を主に備えている。半導体装置１は、たとえば３００Ａ以上１０００Ａ以下の電流を供給可能に構成されている。図１〜図７および図９に示すとおり、基板１０、半導体素子３０、ダイオード４０、温度検出素子５０および封止樹脂９０はそれぞれ放熱板１００およびケース１１０によって収容されており、外部に露出していない。一方、端子６０は、一部がケース１１０の外部に露出または突出した状態でケース１１０に収容されている。

図１、図２および図７に示すように、基板１０の厚さ方向から視た半導体装置１の形状は長辺および短辺を有する略矩形状である。以降の説明において、便宜上、基板１０の厚さ方向をｚ方向とし、ｚ方向に直交する方向のうち互いに直交する２方向をそれぞれｘ方向およびｙ方向とする。本実施形態では、ｚ方向から視て、半導体装置１の長辺方向をｘ方向とし、短辺方向をｙ方向とする。

次に、半導体装置１の概略構成について説明する。
図９に示すように、基板１０は、放熱板１００に取り付けられている。基板１０は、放熱板１００によって支持されているともいえる。図７に示すように、基板１０には、複数の半導体素子３０および複数のダイオード４０が搭載されている。複数の半導体素子３０は、複数の第１半導体素子３０Ｕおよび複数の第２半導体素子３０Ｌを有している。複数の第１半導体素子３０Ｕは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。複数の第２半導体素子３０Ｌは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。複数の第１半導体素子３０Ｕおよび複数の第２半導体素子３０Ｌは、ｙ方向において離間している。ダイオード４０は、複数の第１半導体素子３０Ｕおよび複数の第２半導体素子３０Ｌに個別に対応して設けられている。ダイオード４０の数は、複数の第１半導体素子３０Ｕの数と複数の第２半導体素子３０Ｌの数との合計と同じである。複数の第１半導体素子３０Ｕに対応するダイオード４０は、第２半導体素子３０Ｌよりも第１半導体素子３０Ｕの近くに配置されている。これらダイオード４０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。複数の第２半導体素子３０Ｌに対応するダイオード４０は、第１半導体素子３０Ｕよりも第２半導体素子３０Ｌの近くに配置されている。これらダイオード４０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。図７に示すとおり、本実施形態では、半導体装置１は、８個の第１半導体素子３０Ｕおよび８個の第２半導体素子３０Ｌと、８個の第１半導体素子３０Ｕに対応する８個のダイオード４０および８個の第２半導体素子３０Ｌに対応する８個のダイオード４０と、を有している。

本実施形態では、第１半導体素子３０Ｕおよび第２半導体素子３０Ｌは同じ構成の半導体素子が用いられている。各半導体素子３０Ｕ，３０Ｌは、スイッチング素子として用いられている。各半導体素子３０Ｕ，３０Ｌは、たとえばＳｉ（シリコン）、ＳｉＣ（炭化シリコン）、または、ＧａＮ（窒化ガリウム）やＧａＡｓ（ヒ化ガリウム）、あるいはＧａ_２Ｏ_３（酸化ガリウム）などからなるトランジスタが用いられる。各半導体素子３０Ｕ，３０ＬがＳｉＣからなる場合にはスイッチングの高速化に適している。本実施形態では、各半導体素子３０Ｕ，３０Ｌは、ＳｉＣからなるＮチャネル型のＭＯＳＦＥＴが用いられている。また本実施形態の各半導体素子３０Ｕ，３０Ｌの降伏電圧は、１２００Ｖ以上である。各半導体素子３０Ｕ，３０Ｌの厚さ（各半導体素子３０Ｕ，３０Ｌのｚ方向の寸法）は、４００μｍ以下であり、より好ましくは１５０μｍ以下である。

なお、各半導体素子３０Ｕ，３０Ｌは、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、またはＩＧＢＴを含むバイポーラトランジスタなどのトランジスタであってもよい。また各半導体素子３０Ｕ，３０Ｌは、Ｎチャネル型のＭＯＳＦＥＴに代えて、Ｐチャネル型のＭＯＳＦＥＴであってもよい。

このような半導体装置１の回路構成を図８に示す。図８に示すように、複数の第１半導体素子３０Ｕからなる半導体素子群を第１半導体素子群３０ＵＴとし、複数の第２半導体素子３０Ｌからなる半導体素子群を第２半導体素子群３０ＬＴとする。第１半導体素子群３０ＵＴに対応する複数のダイオード４０からなるダイオード群をダイオード群４０ＵＴとし、第２半導体素子群３０ＬＴに対応する複数のダイオード４０からなるダイオード群をダイオード群４０ＬＴとする。なお、説明の便宜上、図８では、第１半導体素子群３０ＵＴとして１個の第１半導体素子３０Ｕを示し、第２半導体素子群３０ＬＴとして１個の半導体素子３０Ｌを示し、ダイオード群４０ＵＴとして１個のダイオード４０を示し、ダイオード群４０ＬＴとして１個のダイオード４０を示している。

図８に示すように、各半導体素子３０Ｕ，３０Ｌは、第１駆動電極の一例であるドレイン電極３１と、第２駆動電極の一例であるソース電極３２と、制御電極の一例であるゲート電極３３と、を有している。また各半導体素子３０Ｕ，３０Ｌは、ボディダイオード３４を有している。第１半導体素子３０Ｕのゲート電極３３は第１半導体素子３０Ｕに供給される電圧を制御し、第２半導体素子３０Ｌのゲート電極３３は第２半導体素子３０Ｌに供給される電圧を制御する。また、図８では図示されていないが、第１半導体素子群３０ＵＴの複数の第１半導体素子３０Ｕは互いに並列接続されている。換言すると、複数の第１半導体素子３０Ｕのドレイン電極３１は互いに電気的に接続されており、複数の第１半導体素子３０Ｕのソース電極３２は互いに電気的に接続されている。また第２半導体素子群３０ＬＴの複数の第２半導体素子３０Ｌは互いに並列接続されている。換言すると、複数の第２半導体素子３０Ｌのドレイン電極３１は互いに電気的に接続されており、複数の第２半導体素子３０Ｌのソース電極３２は互いに電気的に接続されている。

ダイオード群４０ＵＴは、複数の第１半導体素子３０Ｕのそれぞれにダイオード４０が逆並列に接続された構成である。詳細には、ダイオード４０のカソード電極４１が第１半導体素子３０Ｕのドレイン電極３１に接続されており、ダイオード４０のアノード電極４２が第１半導体素子３０Ｕのソース電極３２に接続されている。

ダイオード群４０ＬＴは、複数の第２半導体素子３０Ｌのそれぞれにダイオード４０が逆並列に接続された構成である。詳細には、ダイオード４０のカソード電極４１が第２半導体素子３０Ｌのドレイン電極３１に接続されており、ダイオード４０のアノード電極４２が第２半導体素子３０Ｌのソース電極３２に接続されている。

第１半導体素子群３０ＵＴと第２半導体素子群３０ＬＴとは互いに直列接続されている。より詳細には、第１半導体素子群３０ＵＴの各第１半導体素子３０Ｕのソース電極３２は、第２半導体素子群３０ＬＴの各第２半導体素子３０Ｌのドレイン電極３１と電気的に接続されている。このように、本実施形態では、半導体装置１は、ハーフブリッジ型のスイッチング回路を構成している。第１半導体素子群３０ＵＴはスイッチング回路のうち上アームを構成しており、第２半導体素子群３０ＬＴはスイッチング回路のうち下アームを構成している。また第１半導体素子３０Ｕに逆並列に接続されたダイオード４０は第１半導体素子３０Ｕを保護する保護素子として構成されており、第２半導体素子３０Ｌに逆並列に接続されたダイオード４０は第２半導体素子３０Ｌを保護する保護素子として構成されている。

図１〜図５、図７および図８に示すように、端子６０は、半導体装置１の半導体素子３０等の内部の部品と外部（たとえば配線基板）とを電気的に接続するための部品である。端子６０は、入力端子６１Ａ，６１Ｂ、出力端子６２Ａ，６２Ｂ、上アーム制御端子６３、上アーム検出端子６４、下アーム制御端子６５、下アーム検出端子６６、電源電流端子６７および温度検出端子６８を有している。なお、温度検出端子６８は、半導体素子３０と電気的に接続されていないため、図８では省略している。

図８に示すように、入力端子６１Ａは、第１半導体素子群３０ＵＴの各第１半導体素子３０Ｕのドレイン電極３１に電気的に接続されている。入力端子６１Ｂは、第２半導体素子群３０ＬＴの各第２半導体素子３０Ｌのソース電極３２に電気的に接続されている。出力端子６２Ａ，６２Ｂは、各第１半導体素子３０Ｕのソース電極３２と各第２半導体素子３０Ｌのドレイン電極３１との間のノードＮ１に電気的に接続されている。

上アーム制御端子６３は、各第１半導体素子３０Ｕのスイッチング動作を制御するための端子であり、各第１半導体素子３０Ｕのゲート電極３３に電気的に接続されている。上アーム検出端子６４は、各第１半導体素子３０Ｕのソース電極３２を半導体装置１の外部に引き出すための端子であり、各第１半導体素子３０Ｕのソース電極３２に電気的に接続されている。

下アーム制御端子６５は、各第２半導体素子３０Ｌのスイッチング動作を制御するための端子であり、各第２半導体素子３０Ｌのゲート電極３３に電気的に接続されている。下アーム検出端子６６は、各第２半導体素子３０Ｌのソース電極３２を半導体装置１の外部に引き出すための端子であり、各第２半導体素子３０Ｌのソース電極３２に電気的に接続されている。

電源電流端子６７は、各第１半導体素子３０Ｕのドレイン電極３１を半導体装置１の外部に引き出すための端子であって、第１半導体素子群３０ＵＴに供給される電流を検出するための端子である。電源電流端子６７は、各第１半導体素子３０Ｕのドレイン電極３１と入力端子６１Ａとの間のノードＮ２に電気的に接続されている。電源電流端子６７は、各第１半導体素子３０Ｕに逆並列に接続された各ダイオード４０のカソード電極４１と入力端子６１Ａとの間のノードに電気的に接続されているともいえる。

各制御端子６３，６５、各検出端子６４，６６および電源電流端子６７は、半導体装置１の外部に設けられた制御回路（図示略）に電気的に接続される。制御回路は、上アーム制御端子６３および上アーム検出端子６４を介して各第１半導体素子３０Ｕのゲート電極３３とソース電極３２との間にゲート電圧を供給する。また、制御回路は、下アーム制御端子６５および下アーム検出端子６６を介して各第２半導体素子３０Ｌのゲート電極３３とソース電極３２との間にゲート電圧を供給する。

図１〜図３および図７に示すように、温度検出端子６８は、各第１半導体素子３０Ｕの温度を検出するための端子である。温度検出端子６８は、２種類の端子として第１温度検出端子６８Ａおよび第２温度検出端子６８Ｂを有する。第１温度検出端子６８Ａの数は、１個である。第２温度検出端子６８Ｂは、第１半導体素子３０Ｕの数と同じである。本実施形態では、第１半導体素子３０Ｕが８個であるため、第２温度検出端子６８Ｂは８個である。

図１および図２に示すように、入力端子６１Ａ，６１Ｂ、出力端子６２Ａ，６２Ｂ、各制御端子６３，６５、各検出端子６４，６６、電源電流端子６７および温度検出端子６８はそれぞれ、ケース１１０に設けられている。

図１、図２および図７に示すように、ケース１１０は、ｚ方向から視て、基板１０を取り囲む枠状に形成されている。ケース１１０は、たとえばＰＰＳ（ポリフェニレンサルファイド）などの電気絶縁性を有し、かつ耐熱性に優れた合成樹脂からなる。ケース１１０は、一対の側壁１１１Ａ，１１１Ｂ、一対の端子台座１１２Ａ，１１２Ｂ、複数の取付部１１３、電源端子台１１４および出力端子台１１５を備えている。本実施形態では、一対の側壁１１１Ａ，１１１Ｂ、一対の端子台座１１２Ａ，１１２Ｂ、複数の取付部１１３、電源端子台１１４および出力端子台１１５は一体に形成されている。

図２、図６および図７に示すように、ｚ方向から視て、一対の側壁１１１Ａ，１１１Ｂは、ｙ方向において互いに離間して配置されており、基板１０をｙ方向から挟んでいる。各側壁１１１Ａ，１１１Ｂは、ｘ方向に沿って延びている。また図３〜図５に示すように、ｙ方向から視て、各側壁１１１Ａ，１１１Ｂは、ｚ方向に延びている。

図２および図７に示すように、側壁１１１Ａには、互いにｘ方向に離間した状態で上アーム制御端子６３、上アーム検出端子６４、電源電流端子６７および温度検出端子６８が設けられている。側壁１１１Ａの内部には、上アーム制御端子６３、上アーム検出端子６４、電源電流端子６７および温度検出端子６８のそれぞれの一部が配置されている。これにより、上アーム制御端子６３、上アーム検出端子６４、電源電流端子６７および温度検出端子６８はそれぞれ、側壁１１１Ａによって支持されている。図１および図３に示すように、上アーム制御端子６３、上アーム検出端子６４、電源電流端子６７および温度検出端子６８はそれぞれ、ｚ方向において側壁１１１Ａから突出している。

図２および図７に示すように、側壁１１１Ｂには、互いにｘ方向に離間した状態で下アーム制御端子６５および下アーム検出端子６６が設けられている。側壁１１１Ｂの内部には、下アーム制御端子６５および下アーム検出端子６６のそれぞれの一部が配置されている。これにより、下アーム制御端子６５および下アーム検出端子６６はそれぞれ、側壁１１１Ｂによって支持されている。図１および図３に示すように、下アーム制御端子６５および下アーム検出端子６６はそれぞれ、ｚ方向において側壁１１１Ｂから突出している。

図７に示すように、一対の端子台座１１２Ａ，１１２Ｂは、ｘ方向において互いに離間して配置されており、ｘ方向から基板１０を挟んでいる。各端子台座１１２Ａ，１１２Ｂは、ｙ方向に沿って延びている。端子台座１１２Ａは一対の側壁１１１Ａ，１１１Ｂのｘ方向の両端部のうち一方同士を接続しており、端子台座１１２Ｂは一対の側壁１１１Ａ，１１１Ｂのｘ方向の両端部のうち他方同士を接続している。このように、一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂによって、基板１０を取り囲む枠体を構成している。端子台座１１２Ａには、その端子台座１１２Ａからｘ方向の外方に向けて突出する電源端子台１１４が繋がっている。端子台座１１２Ｂには、その端子台座１１２Ｂからｘ方向の外方に向けて突出する出力端子台１１５が繋がっている。

図２、図４および図７に示すように、電源端子台１１４は、第１端子台１１４Ａおよび第２端子台１１４Ｂを有している。第１端子台１１４Ａおよび第２端子台１１４Ｂは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第１端子台１１４Ａには、入力端子６１Ａの一部が設けられている。第１端子台１１４Ａは、入力端子６１Ａの一部を支持している。第２端子台１１４Ｂには、入力端子６１Ｂの一部が設けられている。第２端子台１１４Ｂは、入力端子６１Ｂの一部を支持している。図７および図９に示すように、第１端子台１１４Ａの一部には、ナット１１４Ｎが設けられている。また図７に示すように、第１端子台１１４Ａと同様に、第２端子台１１４Ｂにもナット１１４Ｎが設けられている。入力端子６１Ａ，６１Ｂには、ナット１１４Ｎと締結するボルトを挿通するための貫通孔６１ａが設けられている。入力端子６１Ａ，６１Ｂと電気的に接続するための第１外部端子（図示略）がボルトによって入力端子６１Ａ，６１Ｂに接触した状態で各端子台１１４Ａ，１１４Ｂに固定される。

図２、図５および図７に示すように、出力端子台１１５は、第１端子台１１５Ａおよび第２端子台１１５Ｂを有している。第１端子台１１５Ａおよび第２端子台１１５Ｂは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。第１端子台１１５Ａには、出力端子６２Ａの一部が設けられている。第１端子台１１５Ａは、出力端子６２Ａの一部を支持している。第２端子台１１５Ｂには、出力端子６２Ｂの一部が設けられている。第２端子台１１５Ｂは、出力端子６２Ｂの一部を支持している。図７および図９に示すように、第１端子台１１５Ａの内部にはナット１１５Ｎが設けられている。また、図７に示すように、第１端子台１１５Ａと同様に、第２端子台１１５Ｂの内部にもナット１１５Ｎが設けられている。出力端子６２Ａ，６２Ｂには、ナット１１５Ｎと締結するボルトを挿通するための貫通孔６２ａが設けられている。出力端子６２Ａ，６２Ｂと電気的に接続するための第２外部端子（図示略）がボルトによって出力端子６２Ａ，６２Ｂに接触した状態で各端子台１１５Ａ，１１５Ｂに固定される。

図２および図７に示すように、複数の取付部１１３は、ｚ方向から視て、ケース１１０の四隅に設けられている。各取付部１１３には、取付部１１３をｚ方向に貫通する取付孔１１３ａが設けられている。

図３および図６に示すように、ケース１１０には、一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂによって形成された枠体のｚ方向において貫通する開口部のｚ方向の一端を塞ぐように放熱板１００が取り付けられている。本実施形態では、放熱板１００は、一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂに取り付けられている。放熱板１００は、たとえばＣｕまたはＣｕ合金から構成されている。この場合、放熱板１００を構成する金属板の表面には、Ｎｉ（ニッケル）めっきが施されてもよい。

図９に示すように、放熱板１００は、ｚ方向において互いに反対側を向く放熱主面１００ｓおよび放熱裏面１００ｒを有している。放熱裏面１００ｒは、半導体装置１の外部に露出している。図６に示すように、ｚ方向から視て、放熱板１００の四隅には、放熱板１００をｚ方向に貫通する支持孔１０１が設けられている。支持孔１０１は、ケース１１０の複数の取付孔１１３ａ（図２参照）と対応している。複数の取付孔１１３ａおよび支持孔１０１にピンなどの締結部材を嵌め込むことによって放熱板１００はケース１１０に支持される。

図１および図２に示すように、ケース１１０は、天板１１６を備えている。天板１１６は、一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂによって形成された枠体のｚ方向において貫通する開口部のｚ方向の他端を塞ぐように一対の側壁１１１Ａ，１１１Ｂに取り付けられている。このように、天板１１６は、放熱板１００、一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂによって形成された半導体装置１の内部領域を塞いでいる。天板１１６は、ｚ方向において放熱板１００および基板１０に対して離間した状態で一対の側壁１１１Ａ，１１１Ｂに支持されている。図９に示すように、基板１０と天板１１６との間には封止樹脂９０が充填されている。

次に、図７および図９〜図１９を参照して、半導体装置１の内部領域の詳細な構成について説明する。なお、温度検出素子５０およびこの素子に電気的に接続される導体層や端子の詳細な構成については後で説明する。

図７および図９に示すように、半導体装置１の内部領域は、ケース１１０の一対の側壁１１１Ａ，１１１Ｂおよび一対の端子台座１１２Ａ，１１２Ｂによって囲まれた開口領域であり、放熱板１００によって開口領域のｚ方向の一端が塞がれている領域である。この内部領域には、基板１０、半導体素子３０、ダイオード４０、温度検出素子５０および封止樹脂９０が収容されている。図９に示すように、封止樹脂９０は、電気絶縁性を有する樹脂材料からなり、基板１０、半導体素子３０、ダイオード４０および温度検出素子５０を封止するように内部領域に充填されている。

基板１０は、放熱板１００の放熱主面１００ｓにたとえばＡｇ（銀）ペーストやはんだなどの導電性接合材によって接合されている。すなわち、基板１０の基板裏面１０ｒと放熱板１００の放熱主面１００ｓとの間には接合層１７が形成されている。なお、基板１０と放熱板１００とを接合するための接合材としては、Ａｇペーストやはんだなどの導電性接合材に限られず、電気絶縁性の接合材が用いられてもよい。図７に示すように、基板１０は、第１基板１０Ａ、第２基板１０Ｂおよび第３基板１０Ｃを有している。ｚ方向から視て、第１基板１０Ａ，第２基板１０Ｂおよび第３基板１０Ｃは、ｙ方向において揃った状態でｘ方向において互いに離間して配列されている。ｘ方向において、第２基板１０Ｂは、第１基板１０Ａと第３基板１０Ｃとの間に配置されている。第１基板１０Ａは第２基板１０Ｂに対して入力端子６１Ａ，６１Ｂの近くに配置されており、第３基板１０Ｃは第２基板１０Ｂに対して出力端子６２Ａ，６２Ｂの近くに配置されている。図９に示すように、各基板１０Ａ〜１０Ｃは、ｚ方向において互いに反対側を向く基板主面１０ｓおよび基板裏面１０ｒを有している。各基板１０Ａ〜１０Ｃの基板主面１０ｓは放熱板１００の放熱主面１００ｓと同じ方向を向き、各基板１０Ａ〜１０Ｃの基板裏面１０ｒは放熱板１００の放熱裏面１００ｒと同じ方向を向いている。各基板１０Ａ〜１０Ｃの基板裏面１０ｒは、放熱板１００の放熱主面１００ｓと対面している。すなわち、各基板１０Ａ〜１０Ｃの基板裏面１０ｒと放熱板１００の放熱主面１００ｓとのｚ方向の間には、上記接合材が介在している。

図９に示すように、各基板１０Ａ〜１０Ｃは、電気絶縁性を有する絶縁層１５と、絶縁層１５上に形成された金属層１６と、を有している。絶縁層１５の構成材料は、熱伝導性に優れたセラミックスである。このようなセラミックスとして、たとえばＡｌ_２Ｏ_３（アルミナ）、ＡｌＮ（窒化アルミニウム）などが挙げられる。このため、絶縁層１５は、アルミナを含むともいえる。金属層１６は、絶縁層１５上にＡｇペーストが印刷されることによって形成されている。このため、金属層１６は、Ａｇを含むともいえる。

各基板１０Ａ〜１０Ｃの金属層１６上には、半導体素子３０およびダイオード４０（図７参照）が搭載されるための導電性の搭載層と、半導体素子３０およびダイオード４０と電気的に接続されるための導電性の導電層、制御層および検出層とが配置されている。このように、導電性の搭載層、導電層、制御層および検出層はそれぞれ、絶縁層よりも上に形成されているともいえる。金属層１６は、上述の搭載層、導電層、制御層および検出層と絶縁層１５との間に介在するものであり、搭載層等から絶縁層１５への伝熱を効率よく行うものである。以降の説明において、基板主面１０ｓは、ｚ方向における金属層１６のうち絶縁層１５とは反対側の面と、金属層１６が設けられていない絶縁層１５のｚ方向の面のうち金属層１６が配置される方の面とをいう。

図７に示すように、ｚ方向から視た第１基板１０Ａの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。ｚ方向から視た第２基板１０Ｂの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。ｚ方向から視た第３基板１０Ｃの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。以降では、便宜上、各基板１０Ａ〜１０Ｃのｘ方向に沿う側面およびｙ方向に沿う側面に対して共通の符号を用いて説明する。すなわち、図１０〜図１２に示すように、各基板１０Ａ〜１０Ｃは、ｘ方向に沿う基板側面１１，１２と、ｙ方向に沿う基板側面１３，１４とを有している。基板側面１１は各基板１０Ａ〜１０Ｃの側壁１１１Ａ（図７参照）の近くの側面であり、基板側面１２は各基板１０Ａ〜１０Ｃの側壁１１１Ｂ（図７参照）の近くの側面である。基板側面１３は各基板１０Ａ〜１０Ｃの端子台座１１２Ａ（図７参照）の近くの側面であり、基板側面１４は各基板１０Ａ〜１０Ｃの端子台座１１２Ｂ（図７参照）の近くの側面である。

図１０に示すように、第１基板１０Ａの基板主面１０ｓである金属層１６（図９参照）上には、第１上アーム搭載層２１ＵＡ、第１下アーム搭載層２１ＬＡ、第１導電層２２Ａ、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、第１下アーム制御層２３ＬＡ、第１下アーム検出層２４ＬＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａが形成されている。これらの層は、Ｃｕ箔などの金属薄膜から構成された導電部材である。これらの層の表面には、たとえばＡｇめっきを施してもよい。このように、第１上アーム搭載層２１ＵＡ、第１下アーム搭載層２１ＬＡ、第１導電層２２Ａ、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、第１下アーム制御層２３ＬＡ、第１下アーム検出層２４ＬＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、絶縁層１５よりも上に形成されているともいえる。

第１上アーム搭載層２１ＵＡ、第１下アーム搭載層２１ＬＡおよび第１導電層２２Ａは、ｙ方向において互いに離間して配置されている。第１下アーム搭載層２１ＬＡは、ｙ方向において第１上アーム搭載層２１ＵＡと第１導電層２２Ａとの間に配置されている。第１上アーム搭載層２１ＵＡはｙ方向において第１下アーム搭載層２１ＬＡに対して基板側面１１の近くに配置されており、第１導電層２２Ａはｙ方向において第１下アーム搭載層２１ＬＡに対して基板側面１２の近くに配置されている。

第１上アーム搭載層２１ＵＡは、複数の第１半導体素子３０Ｕが搭載される層であり、複数の第１半導体素子３０Ｕと入力端子６１Ａとの間の導電経路の一部を構成している。第１上アーム搭載層２１ＵＡは、ｘ方向に延びる帯状の主搭載部２１ａと、ｘ方向における主搭載部２１ａの両端部のうち基板側面１３側の端部に形成された端子接続部２１ｂと、を有している。本実施形態では、第１上アーム搭載層２１ＵＡは、主搭載部２１ａと端子接続部２１ｂとが一体に形成された単一部品として構成されている。端子接続部２１ｂは、ｙ方向に延びており、主搭載部２１ａのｘ方向の両側から突出している。端子接続部２１ｂは、ｘ方向において入力端子６１Ａと隣り合うように配置されている。端子接続部２１ｂと入力端子６１Ａとは、複数本のワイヤ７１Ａによって電気的に接続されている。これにより、第１上アーム搭載層２１ＵＡは入力端子６１Ａと電気的に接続されている。ワイヤ７１Ａの構成材料は、たとえばＡｕ（金）、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。

第１導電層２２Ａは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂとの間の導電経路の一部を構成している。第１導電層２２Ａは、ｘ方向に延びる帯状の主導電部２２ａと、ｘ方向における主導電部２２ａの両端部のうち基板側面１３側の端部に形成された端子接続部２２ｂと、を有している。本実施形態では、第１導電層２２Ａは、主導電部２２ａと端子接続部２２ｂとが一体に形成された単一部品として構成されている。端子接続部２２ｂは、ｙ方向に延びており、主導電部２２ａから基板側面１１に向けて突出しており、第１上アーム搭載層２１ＵＡの端子接続部２１ｂとｙ方向に隣り合っている。端子接続部２２ｂは、ｘ方向において入力端子６１Ｂと隣り合うように配置されている。端子接続部２２ｂと入力端子６１Ｂとは、複数本のワイヤ７１Ｂによって電気的に接続されている。これにより、第１導電層２２Ａは入力端子６１Ｂと電気的に接続されている。ワイヤ７１Ｂの構成材料は、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。

主導電部２２ａの幅の大きさは、第１上アーム搭載層２１ＵＡの主搭載部２１ａの幅の大きさと概ね等しい。ここで、主導電部２２ａの幅とは、ｚ方向から視て主導電部２２ａが延びる方向に対して垂直な方向の主導電部２２ａの寸法である。本実施形態では、主導電部２２ａの幅の大きさは、主導電部２２ａのｙ方向の大きさである。また、主搭載部２１ａの幅とは、ｚ方向から視て主搭載部２１ａが延びる方向に対して垂直な方向の主搭載部２１ａの寸法である。本実施形態では、主搭載部２１ａの幅の大きさは、主搭載部２１ａのｙ方向の大きさである。

主導電部２２ａと端子接続部２２ｂとの間には、第１下アーム搭載層２１ＬＡに向けて延びる膨出部２２ｃが形成されている。ｘ方向から視て、膨出部２２ｃは、第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡと重なっている。ｙ方向から視て、膨出部２２ｃは、第１下アーム搭載層２１ＬＡのｘ方向の両端部のうち入力端子６１Ｂに近い方の端部と重なっている。またｙ方向から視て、膨出部２２ｃは、複数の第２半導体素子３０Ｌのうち入力端子６１Ｂに最も近い第２半導体素子３０Ｌのｘ方向の一部と重なっている。

第１下アーム搭載層２１ＬＡは、複数の第２半導体素子３０Ｌが搭載される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂおよび出力端子６２Ａ，６２Ｂ（ともに図７参照）との間の導電経路の一部を構成している。第１下アーム搭載層２１ＬＡは、ｘ方向に延びる帯状の金属層である。第１下アーム搭載層２１ＬＡは、ｘ方向において第１上アーム搭載層２１ＵＡの端子接続部２１ｂおよび第１導電層２２Ａの端子接続部２２ｂよりも基板側面１４の近くに配置されている。第１下アーム搭載層２１ＬＡは、ｙ方向において第１上アーム搭載層２１ＵＡの主搭載部２１ａと第１導電層２２Ａの主導電部２２ａとの間に配置されている。第１下アーム搭載層２１ＬＡの幅の大きさは、第１上アーム搭載層２１ＵＡの主搭載部２１ａの幅の大きさおよび第１導電層２２Ａの主導電部２２ａの幅の大きさよりも大きい。ここで、第１下アーム搭載層２１ＬＡの幅は、ｚ方向から視て第１下アーム搭載層２１ＬＡが延びる方向に対して垂直な方向の第１下アーム搭載層２１ＬＡの寸法である。本実施形態では、第１下アーム搭載層２１ＬＡの幅の大きさは、第１下アーム搭載層２１ＬＡのｙ方向の大きさである。

第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、ｙ方向において第１上アーム搭載層２１ＵＡの主搭載部２１ａと基板側面１１との間に配置されている。換言すると、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、ｙ方向において第１上アーム搭載層２１ＵＡの主搭載部２１ａよりも基板側面１１の近くに配置されている。このように、複数の第１導体層２５Ａは、第１上アーム搭載層２１ＵＡとは分離して形成されている。本実施形態では、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、ｙ方向において第１上アーム搭載層２１ＵＡの端子接続部２１ｂよりも基板側面１１の近くに配置されている。また、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、ｘ方向において第１上アーム搭載層２１ＵＡの端子接続部２１ｂよりも基板側面１４の近くに配置されている。

複数の第１導体層２５Ａはそれぞれ、温度検出素子５０が電気的に接続される層であり、温度検出素子５０と温度検出端子６８との間の導電経路の一部を構成している。複数の第１導体層２５Ａは、ｙ方向において第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡおよび第１中継層２６Ａよりも第１上アーム搭載層２１ＵＡの主搭載部２１ａの近くに配置されている。図１０に示すとおり、複数の第１導体層２５Ａは、ｙ方向において第１上アーム搭載層２１ＵＡの主搭載部２１ａと近接するように配置されているといえる。複数の第１導体層２５Ａは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。

第１上アーム制御層２３ＵＡは、複数の第１半導体素子３０Ｕのゲート電極３３が電気的に接続される層であり、複数の第１半導体素子３０Ｕのゲート電極３３と上アーム制御端子６３との間の導電経路の一部を構成している。第１上アーム制御層２３ＵＡは、ｘ方向に延びる細帯状の金属層である。第１上アーム制御層２３ＵＡは、ｙ方向において第１上アーム検出層２４ＵＡと第１中継層２６Ａとの間に配置されている。

第１上アーム検出層２４ＵＡは、複数の第１半導体素子３０Ｕのソース電極３２が電気的に接続される層であり、複数の第１半導体素子３０Ｕのソース電極３２と上アーム検出端子６４との間の導電経路の一部を構成している。第１上アーム検出層２４ＵＡは、ｘ方向に延びる細帯状の金属層である。第１上アーム検出層２４ＵＡは、ｙ方向において第１上アーム制御層２３ＵＡよりも複数の第１導体層２５Ａの近くに配置されている。換言すると、第１上アーム検出層２４ＵＡは、ｙ方向において第１上アーム制御層２３ＵＡと複数の第１導体層２５Ａとの間に配置されている。

第１中継層２６Ａは、複数の第１導体層２５Ａと電気的に接続される層であり、温度検出素子５０（複数の導体層２５）と温度検出端子６８との間の導電経路の一部を構成している。第１中継層２６Ａは、ｘ方向に延びる細帯状の金属層である。第１中継層２６Ａは、ｙ方向において第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡおよび複数の第１導体層２５Ａよりも基板側面１１の近くに配置されている。

第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡはそれぞれ、ｙ方向において第１下アーム搭載層２１ＬＡと第１導電層２２Ａとの間に配置されている。第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡはそれぞれ、ｘ方向において第１導電層２２Ａの端子接続部２２ｂよりも基板側面１４の近くに配置されている。本実施形態では、第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡは、ｘ方向において第１導電層２２Ａの膨出部２２ｃと隣り合うように配置されている。

第１下アーム制御層２３ＬＡは、複数の第２半導体素子３０Ｌのゲート電極３３が電気的に接続される層であり、複数の第２半導体素子３０Ｌのゲート電極３３と下アーム制御端子６５との間の導電経路の一部を構成している。第１下アーム制御層２３ＬＡは、ｘ方向に延びる細帯状の金属層である。

第１下アーム検出層２４ＬＡは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌのソース電極３２と下アーム検出端子６６との間の導電経路の一部を構成している。第１下アーム検出層２４ＬＡは、細帯状の金属層である。ｚ方向から視た第１下アーム検出層２４ＬＡの形状は、Ｌ字状である。第１下アーム検出層２４ＬＡは、ｘ方向に沿って延びる第１部分２４ａと、ｙ方向に沿って延びる第２部分２４ｂと、を有している。本実施形態では、第１下アーム検出層２４ＬＡは、第１部分２４ａと第２部分２４ｂとが一体に形成された単一部品である。第１部分２４ａは、ｙ方向において第１下アーム搭載層２１ＬＡと第１下アーム制御層２３ＬＡとの間に配置されている。第２部分２４ｂは、第１部分２４ａのｘ方向の両端部のうち基板側面１４に近い方の端部から基板側面１２に向けて延びている。第２部分２４ｂは、ｘ方向において第１導電層２２Ａおよび第１下アーム制御層２３ＬＡよりも基板側面１４の近くに配置されている。

図１０に示すように、第１上アーム搭載層２１ＵＡには、複数（本実施形態では３個）の第１半導体素子３０Ｕと、複数（本実施形態では３個）のダイオード４０とが搭載されている。図１７に示すように、各第１半導体素子３０Ｕは、第１上アーム搭載層２１ＵＡ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第１上アーム搭載層２１ＵＡ上に塗布された導電性接合材Ｐ１によって接合されている。図１０に示すように、各第１半導体素子３０Ｕは、各ダイオード４０とｙ方向において対向するように配置されている。各第１半導体素子３０Ｕは、ｙ方向において各ダイオード４０よりも第１導体層２５Ａの近くに配置されている。第１上アーム搭載層２１ＵＡに搭載された各ダイオード４０は、各第１半導体素子３０Ｕよりも第１下アーム搭載層２１ＬＡの近くに配置されている。

第１上アーム搭載層２１ＵＡに搭載された複数の第１半導体素子３０Ｕは、ｘ方向において等間隔に配置されている。換言すると、複数の第１半導体素子３０Ｕのうちｘ方向に隣り合う第１半導体素子３０Ｕの間の距離は互いに等しい。ここで、ｘ方向に隣り合う第１半導体素子３０Ｕの間の距離のずれ量がたとえば特定のｘ方向に隣り合う第１半導体素子３０Ｕの間の距離の５％以内であれば、複数の第１半導体素子３０Ｕのうちｘ方向に隣り合う第１半導体素子３０Ｕの間の距離が互いに等しいといえ、第１上アーム搭載層２１ＵＡに搭載された複数の第１半導体素子３０Ｕがｘ方向において等間隔に配置されているといえる。このように、複数の第１半導体素子３０Ｕの配列方向であるｘ方向は、第３方向であるともいえる。また、複数の第１半導体素子３０Ｕは、第１上アーム搭載層２１ＵＡの面方向のうち第３方向に配列されているともいえる。

図１０に示すように、第１下アーム搭載層２１ＬＡには、複数（本実施形態では３個）の第２半導体素子３０Ｌと、複数（本実施形態では３個）のダイオード４０とが搭載されている。図１７に示すように、各第２半導体素子３０Ｌは、第１下アーム搭載層２１ＬＡ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第１下アーム搭載層２１ＬＡ上に塗布された導電性接合材Ｐ１によって接合されている。図１０に示すように、各第２半導体素子３０Ｌは、各ダイオード４０とｙ方向において対向するように配置されている。各第２半導体素子３０Ｌは、ｙ方向において各ダイオード４０よりも第１導電層２２Ａの近くに配置されている。第１下アーム搭載層２１ＬＡに搭載された各ダイオード４０は、各第２半導体素子３０Ｌよりも第１上アーム搭載層２１ＵＡの近くに配置されている。このように、第１下アーム搭載層２１ＬＡに搭載された第２半導体素子３０Ｌとダイオード４０とのｙ方向の配列は、第１上アーム搭載層２１ＵＡに搭載された第１半導体素子３０Ｕとダイオード４０とのｙ方向の配列と逆となる。

第１下アーム搭載層２１ＬＡのｙ方向の両端部のうち第１上アーム搭載層２１ＵＡに近い方の端部が各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２との電気的接続のためのスペースとなるため、第１下アーム搭載層２１ＬＡに搭載された各第２半導体素子３０Ｌおよび各ダイオード４０は、ｙ方向において第１導電層２２Ａに近接するように配置されている。より詳細には、各第２半導体素子３０Ｌは、第１下アーム搭載層２１ＬＡのｙ方向の両端部のうち第１導電層２２Ａの近くの端部に配置されている。各ダイオード４０は、ｙ方向において、第１下アーム搭載層２１ＬＡのうちｙ方向の第１上アーム搭載層２１ＵＡ側の端縁よりも各第２半導体素子３０Ｌの近くに配置されている。ダイオード４０と第２半導体素子３０Ｌとのｙ方向の間の距離は、ダイオード４０と第１下アーム搭載層２１ＬＡのうちｙ方向の第１上アーム搭載層２１ＵＡ側の端縁とのｙ方向の間の距離よりも小さいともいえる。

図１７に示すように、各半導体素子３０Ｕ，３０Ｌは、ｚ方向において反対側を向く素子主面３０ｓおよび素子裏面３０ｒを有している。素子裏面３０ｒには、ドレイン電極３１が形成されている。ドレイン電極３１は、たとえば素子裏面３０ｒの全体にわたり形成されている。図１０に示すように、素子主面３０ｓには、ソース電極３２およびゲート電極３３が形成されている。ソース電極３２は、素子主面３０ｓの大部分にわたり形成されている。ゲート電極３３は、ソース電極３２に形成された凹部に形成されている。

本実施形態では、図１７に示すように、各半導体素子３０Ｕ，３０Ｌの素子主面３０ｓは基板主面１０ｓと同じ方向を向き、素子裏面３０ｒは基板裏面１０ｒと同じ方向を向いている。このため、各第１半導体素子３０Ｕの素子裏面３０ｒは、導電性接合材Ｐ１を介して第１上アーム搭載層２１ＵＡに接合されている。これにより、第１半導体素子３０Ｕの素子裏面３０ｒに形成されたドレイン電極３１は、第１上アーム搭載層２１ＵＡに電気的に接続されている。また各第２半導体素子３０Ｌの素子裏面３０ｒは、導電性接合材Ｐ１を介して第１下アーム搭載層２１ＬＡに接合されている。これにより、第２半導体素子３０Ｌの素子裏面３０ｒに形成されたドレイン電極３１は、第１下アーム搭載層２１ＬＡに電気的に接続されている。

図１０に示すように、第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１４の近くになるような向きに配置されている。第１下アーム搭載層２１ＬＡに搭載された各第２半導体素子３０Ｌの向きは、各第１半導体素子３０Ｕの向きと同じである。すなわち、各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１４の近くになるような向きに配置されている。なお、各第１半導体素子３０Ｕの向きおよび各第２半導体素子３０Ｌの向きは任意に変更可能である。一例では、各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１１の近くになるような向き、または、素子主面３０ｓのうちゲート電極３３が基板側面１３の近くになるような向きに配置されてもよい。各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１２の近くになるような向きに配置されてもよい。

図１７に示すように、各ダイオード４０は、ｚ方向において反対側を向くダイオード主面４０ｓおよびダイオード裏面４０ｒを有している。ダイオード裏面４０ｒには、カソード電極４１が形成されている。図１０に示すように、ダイオード主面４０ｓには、アノード電極４２が形成されている。

本実施形態では、図１７に示すように、各ダイオード４０のダイオード主面４０ｓは基板主面１０ｓと同じ方向を向き、ダイオード裏面４０ｒは基板裏面１０ｒと同じ方向を向いている。このため、第１上アーム搭載層２１ＵＡに搭載された各ダイオード４０のダイオード裏面４０ｒは、導電性接合材Ｐ１を介して第１上アーム搭載層２１ＵＡに接合されている。これにより、第１上アーム搭載層２１ＵＡに搭載されたダイオード４０のダイオード裏面４０ｒに形成されたカソード電極４１は、第１上アーム搭載層２１ＵＡに電気的に接続されている。また、第１下アーム搭載層２１ＬＡに搭載された各ダイオード４０のダイオード裏面４０ｒは、導電性接合材Ｐ１を介して第１下アーム搭載層２１ＬＡに接合されている。これにより、第１下アーム搭載層２１ＬＡに搭載されたダイオード４０のダイオード裏面４０ｒに形成されたカソード電極４１は、第１下アーム搭載層２１ＬＡに電気的に接続されている。

第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では４本）の上アーム駆動ワイヤ７２Ｕが接続されている。本実施形態では、図１５に示すように、ｙ方向において対向した第１半導体素子３０Ｕおよびダイオード４０について、４本の上アーム駆動ワイヤ７２Ｕによって、第１半導体素子３０Ｕのソース電極３２とダイオード４０のアノード電極４２とが電気的に接続されている。この４本の上アーム駆動ワイヤ７２Ｕは、第１下アーム搭載層２１ＬＡに接続されている。このように、各第１半導体素子３０Ｕのソース電極３２と第１上アーム搭載層２１ＵＡに搭載された各ダイオード４０のアノード電極４２と第１下アーム搭載層２１ＬＡとが電気的に接続されている。

各第１半導体素子３０Ｕのゲート電極３３には、上アーム制御ワイヤ７３Ｕが接続されている。各上アーム制御ワイヤ７３Ｕは、第１上アーム制御層２３ＵＡに接続されている。これにより、各第１半導体素子３０Ｕのゲート電極３３と第１上アーム制御層２３ＵＡとが電気的に接続されている。

各第１半導体素子３０Ｕのソース電極３２には、上アーム検出ワイヤ７４Ｕが接続されている。各上アーム検出ワイヤ７４Ｕは、第１上アーム検出層２４ＵＡに接続されている。これにより、各第１半導体素子３０Ｕのソース電極３２と第１上アーム検出層２４ＵＡとが電気的に接続されている。

第１下アーム搭載層２１ＬＡに搭載された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では６本）の下アーム駆動ワイヤ７２Ｌが接続されている。本実施形態では、図１６に示すように、ｙ方向において対向した第２半導体素子３０Ｌおよびダイオード４０について、２本の下アーム駆動ワイヤ７２Ｌａによって、第２半導体素子３０Ｌのソース電極３２とダイオード４０のアノード電極４２とが電気的に接続されている。また、２本の下アーム駆動ワイヤ７２Ｌｂによって、第２半導体素子３０Ｌのソース電極３２と第１導電層２２Ａとが電気的に接続されている。また残りの２本の下アーム駆動ワイヤ７２Ｌｃによって、ダイオード４０のアノード電極４２と、第２半導体素子３０Ｌのソース電極３２と、第１導電層２２Ａとが電気的に接続されている。このように、下アーム駆動ワイヤ７２Ｌによって、各第２半導体素子３０Ｌのソース電極３２と、第１下アーム搭載層２１ＬＡに搭載された各ダイオード４０のアノード電極４２と、第１導電層２２Ａとが電気的に接続されている。

各第２半導体素子３０Ｌのゲート電極３３には、下アーム制御ワイヤ７３Ｌが接続されている。各下アーム制御ワイヤ７３Ｌは、第１下アーム制御層２３ＬＡに接続されている。これにより、各第２半導体素子３０Ｌのゲート電極３３と第１下アーム制御層２３ＬＡとが電気的に接続されている。

各第２半導体素子３０Ｌのソース電極３２には、下アーム検出ワイヤ７４Ｌが接続されている。各下アーム検出ワイヤ７４Ｌは、第１下アーム検出層２４ＬＡに接続されている。これにより、各第２半導体素子３０Ｌのソース電極３２と第１下アーム検出層２４ＬＡとが電気的に接続されている。

図１１に示すように、第２基板１０Ｂの基板主面１０ｓである金属層１６（図９参照）上には、第２上アーム搭載層２１ＵＢ、第２下アーム搭載層２１ＬＢ、第２導電層２２Ｂ、第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢ、第２下アーム制御層２３ＬＢ、第２下アーム検出層２４ＬＢ、複数の第２導体層２５Ｂおよび第２中継層２６Ｂが配置されている。これらの層は、Ｃｕ箔などの金属薄膜から構成された導電部材である。これらの層の表面には、たとえばＡｇめっきを施してもよい。このように、第２上アーム搭載層２１ＵＢ、第２下アーム搭載層２１ＬＢ、第２導電層２２Ｂ、第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢ、第２下アーム制御層２３ＬＢ、第２下アーム検出層２４ＬＢ、複数の第２導体層２５Ｂおよび第２中継層２６Ｂはそれぞれ、絶縁層１５よりも上に形成されているともいえる。

第２上アーム搭載層２１ＵＢ、第２下アーム搭載層２１ＬＢおよび第２導電層２２Ｂは、ｙ方向において互いに離間して配置されている。第２下アーム搭載層２１ＬＢは、ｙ方向において第２上アーム搭載層２１ＵＢと第２導電層２２Ｂとの間に配置されている。第２上アーム搭載層２１ＵＢはｙ方向において第２下アーム搭載層２１ＬＢに対して基板側面１１の近くに配置されており、第２導電層２２Ｂはｙ方向において第２下アーム搭載層２１ＬＢに対して基板側面１２の近くに配置されている。第２上アーム搭載層２１ＵＢはｙ方向において第１上アーム搭載層２１ＵＡと揃っており、第２下アーム搭載層２１ＬＢはｙ方向において第１下アーム搭載層２１ＬＡと揃っており、第２導電層２２Ｂはｙ方向において第１導電層２２Ａと揃っている。

第２上アーム搭載層２１ＵＢは、複数の第１半導体素子３０Ｕが搭載される層であり、複数の第１半導体素子３０Ｕと入力端子６１Ａとの間の導電経路の一部を構成している。第２上アーム搭載層２１ＵＢは、ｘ方向に延びる帯状の金属層である。第２上アーム搭載層２１ＵＢの幅の大きさは、第１上アーム搭載層２１ＵＡの主搭載部２１ａの幅の大きさと等しい。ここで、第２上アーム搭載層２１ＵＢの幅は、ｚ方向から視て第２上アーム搭載層２１ＵＢが延びる方向と直交する方向における第２上アーム搭載層２１ＵＢの寸法である。本実施形態では、第２上アーム搭載層２１ＵＢの幅の大きさは、第２上アーム搭載層２１ＵＢのｙ方向の大きさである。

第２導電層２２Ｂは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂとの間の導電経路の一部を構成している。第２導電層２２Ｂは、ｘ方向に延びる帯状の金属層である。第２導電層２２Ｂの幅の大きさは、第１導電層２２Ａの主導電部２２ａの幅の大きさと等しい。第２導電層２２Ｂのｘ方向の長さは、第２上アーム搭載層２１ＵＢのｘ方向の長さおよび第２下アーム搭載層２１ＬＢのｘ方向の長さよりも短い。ここで、第２導電層２２Ｂの幅は、ｚ方向から視て第２導電層２２Ｂが延びる方向と直交する方向における第２導電層２２Ｂの寸法である。本実施形態では、第２導電層２２Ｂの幅の大きさは、第２導電層２２Ｂのｙ方向の大きさである。

第２下アーム搭載層２１ＬＢは、複数の第２半導体素子３０Ｌが搭載される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂおよび出力端子６２Ａ，６２Ｂ（ともに図７参照）との間の導電経路の一部を構成している。第２下アーム搭載層２１ＬＢは、ｘ方向に延びる帯状の金属層である。第２下アーム搭載層２１ＬＢの幅の大きさは、第１下アーム搭載層２１ＬＡの幅の大きさと等しい。図１１から分かるとおり、第２下アーム搭載層２１ＬＢの幅の大きさは、第２上アーム搭載層２１ＵＢの幅の大きさおよび第２導電層２２Ｂの幅の大きさよりも大きい。第２下アーム搭載層２１ＬＢのｘ方向の長さは、第２上アーム搭載層２１ＵＢのｘ方向の長さと等しい。ここで、第２下アーム搭載層２１ＬＢの幅は、ｚ方向から視て第２下アーム搭載層２１ＬＢが延びる方向と直交する方向における第２下アーム搭載層２１ＬＢの寸法である。本実施形態では、第２下アーム搭載層２１ＬＢの幅の大きさは、第２下アーム搭載層２１ＬＢのｙ方向の大きさである。

第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢ、複数の第２導体層２５Ｂおよび第２中継層２６Ｂはそれぞれ、ｙ方向において第２上アーム搭載層２１ＵＢと基板側面１１との間に配置されている。換言すると、第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢ、複数の第２導体層２５Ｂおよび第２中継層２６Ｂはそれぞれ、ｙ方向において第２上アーム搭載層２１ＵＢよりも基板側面１１の近くに配置されている。このように、複数の第２導体層２５Ｂは、第２上アーム搭載層２１ＵＢとは分離して形成されている。

複数の第２導体層２５Ｂは、温度検出素子５０が電気的に接続される層であり、温度検出素子５０と温度検出端子６８との間の導電経路の一部を構成している。複数の第２導体層２５Ｂは、ｙ方向において第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢおよび第２中継層２６Ｂよりも第２上アーム搭載層２１ＵＢの近くに配置されている。図１１に示すとおり、複数の第２導体層２５Ｂは、ｙ方向において第２上アーム搭載層２１ＵＢと近接するように配置されているといえる。複数の第２導体層２５Ｂは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。

第２上アーム制御層２３ＵＢは、複数の第１半導体素子３０Ｕのゲート電極３３が電気的に接続される層であり、複数の第１半導体素子３０Ｕのゲート電極３３と上アーム制御端子６３との間の導電経路の一部を構成している。第２上アーム制御層２３ＵＢは、ｙ方向において第２上アーム検出層２４ＵＢと第２中継層２６Ｂとの間に配置されている。第２上アーム制御層２３ＵＢは、ｘ方向に延びる細帯状の金属層である。第２上アーム制御層２３ＵＢは、ｙ方向において第２上アーム検出層２４ＵＢと第２中継層２６Ｂとの間に配置されている。第２上アーム制御層２３ＵＢは、ｙ方向において第１上アーム制御層２３ＵＡと揃っている。第２上アーム制御層２３ＵＢの幅の大きさは、第１上アーム制御層２３ＵＡの幅の大きさと等しい。ここで、第２上アーム制御層２３ＵＢの幅は、ｚ方向から視て第２上アーム制御層２３ＵＢが延びる方向と直交する方向における第２上アーム制御層２３ＵＢの寸法である。本実施形態では、第２上アーム制御層２３ＵＢの幅の大きさは、第２上アーム制御層２３ＵＢのｙ方向の大きさである。

第２上アーム検出層２４ＵＢは、複数の第１半導体素子３０Ｕのソース電極３２が電気的に接続される層であり、複数の第１半導体素子３０Ｕのソース電極３２と上アーム検出端子６４との間の導電経路の一部を構成している。第２上アーム検出層２４ＵＢは、ｘ方向に延びる細帯状の金属層である。第２上アーム検出層２４ＵＢは、ｙ方向において複数の第２導体層２５Ｂと第２上アーム制御層２３ＵＢとの間に配置されている。第２上アーム検出層２４ＵＢのｘ方向の長さは、第２上アーム制御層２３ＵＢのｘ方向の長さと等しい。第２上アーム検出層２４ＵＢの幅の大きさは、第２上アーム制御層２３ＵＢの幅の大きさと等しい。ここで、第２上アーム検出層２４ＵＢの幅は、ｚ方向から視て第２上アーム検出層２４ＵＢが延びる方向と直交する方向における第２上アーム検出層２４ＵＢの寸法である。本実施形態では、第２上アーム検出層２４ＵＢの幅の大きさは、第２上アーム検出層２４ＵＢのｙ方向の大きさである。

第２中継層２６Ｂは、複数の第２導体層２５Ｂと電気的に接続される層であり、温度検出素子５０（複数の第２導体層２５Ｂ）と温度検出端子６８との間の導電経路の一部を構成している。第２中継層２６Ｂは、ｘ方向に延びる細帯状の金属層である。第２中継層２６Ｂは、ｙ方向において第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢおよび複数の第２導体層２５Ｂよりも基板側面１１の近くに配置されている。第２中継層２６Ｂのｘ方向の長さは、第２上アーム制御層２３ＵＢのｘ方向の長さおよび第２上アーム検出層２４ＵＢのｘ方向の長さと等しい。第２中継層２６Ｂの幅の大きさは、第２上アーム制御層２３ＵＢの幅の大きさおよび第２上アーム検出層２４ＵＢの幅の大きさと等しい。ここで、第２中継層２６Ｂの幅は、ｚ方向から視て第２中継層２６Ｂが延びる方向と直交する方向における寸法である。本実施形態では、第２中継層２６Ｂの幅の大きさは、第２中継層２６Ｂのｙ方向の大きさである。

第２下アーム制御層２３ＬＢおよび第２下アーム検出層２４ＬＢはそれぞれ、ｙ方向において第２下アーム搭載層２１ＬＢと第２導電層２２Ｂとの間に配置されている。
第２下アーム制御層２３ＬＢは、複数の第２半導体素子３０Ｌのゲート電極３３が電気的に接続される層であり、複数の第２半導体素子３０Ｌのゲート電極３３と下アーム制御端子６５との間の導電経路の一部を構成している。第２下アーム制御層２３ＬＢは、細帯状の金属層である。ｚ方向から視た第２下アーム制御層２３ＬＢの形状は、Ｌ字状である。より詳細には、第２下アーム制御層２３ＬＢは、ｘ方向に沿って延びる第１部分２３ａと、ｙ方向に沿って延びる第２部分２３ｂと、を有している。本実施形態では、第２下アーム制御層２３ＬＢは、第１部分２３ａと第２部分２３ｂとが一体に形成された単一部品である。

第１部分２３ａは、ｙ方向において第２下アーム検出層２４ＬＢと第２導電層２２Ｂとの間に配置されている。第１部分２３ａの幅の大きさは、第１下アーム制御層２３ＬＡの幅の大きさと等しい。ここで、第１部分２３ａの幅は、ｚ方向から視て第１部分２３ａが延びる方向と直交する方向における第１部分２３ａの寸法である。本実施形態では、第１部分２３ａの幅の大きさは、第１部分２３ａのｙ方向の大きさである。

第２部分２３ｂは、第１部分２３ａのｘ方向の両端部のうち基板側面１３に近い方の端部から基板側面１２に向けて延びている。第２部分２３ｂは、ｘ方向において第２導電層２２Ｂよりも基板側面１３の近くに配置されている。

第２下アーム検出層２４ＬＢは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌのソース電極３２と下アーム検出端子６６との間の導電経路の一部を構成している。第２下アーム検出層２４ＬＢは、ｘ方向に延びる細帯状の金属層である。第２下アーム検出層２４ＬＢは、ｙ方向において第２下アーム搭載層２１ＬＢと第２下アーム制御層２３ＬＢの第１部分２３ａとの間に配置されている。第２下アーム検出層２４ＬＢは、ｙ方向において第１下アーム検出層２４ＬＡと揃っている。第２下アーム検出層２４ＬＢの幅の大きさは、第１下アーム検出層２４ＬＡの幅の大きさと等しい。ここで、第２下アーム検出層２４ＬＢの幅は、ｚ方向から視て、第２下アーム検出層２４ＬＢが延びる方向と直交する方向における第２下アーム検出層２４ＬＢの寸法である。本実施形態では、第２下アーム検出層２４ＬＢの幅の大きさは、第２下アーム検出層２４ＬＢのｙ方向の大きさである。

図１１に示すように、第２上アーム搭載層２１ＵＢには、複数（本実施形態では２個）の第１半導体素子３０Ｕと、複数（本実施形態では２個）のダイオード４０とが搭載されている。ｚ方向における第２上アーム搭載層２１ＵＢに対する各第１半導体素子３０Ｕおよび各ダイオード４０の配置態様は、ｚ方向における第１上アーム搭載層２１ＵＡに対する各第１半導体素子３０Ｕおよび各ダイオード４０の配置態様と同じである。図示していないが、各第１半導体素子３０Ｕは、第２上アーム搭載層２１ＵＢ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第２上アーム搭載層２１ＵＢ上に塗布された導電性接合材Ｐ１によって接合されている。図１１に示すように、各第１半導体素子３０Ｕは、各ダイオード４０とｙ方向において対向するように配置されている。各第１半導体素子３０Ｕは、ｙ方向において各ダイオード４０よりも第２導体層２５Ｂの近くに配置されている。第２上アーム搭載層２１ＵＢに搭載された各ダイオード４０は、各第１半導体素子３０Ｕよりも第２下アーム搭載層２１ＬＢの近くに配置されている。

第２上アーム搭載層２１ＵＢに搭載された複数の第１半導体素子３０Ｕは、ｘ方向において互いに離間して配置されている。このように、複数の第１半導体素子３０Ｕの配列方向であるｘ方向は、第３方向であるともいえる。また、複数の第１半導体素子３０Ｕは、第２上アーム搭載層２１ＵＢの面方向のうち第３方向に配列されているともいえる。

図１１に示すように、第２下アーム搭載層２１ＬＢには、複数（本実施形態では２個）の第２半導体素子３０Ｌと、複数（本実施形態では２個）のダイオード４０とが搭載されている。ｚ方向における第２下アーム搭載層２１ＬＢに対する各第２半導体素子３０Ｌおよび各ダイオード４０の配置態様は、ｚ方向における第１下アーム搭載層２１ＬＡに対する各第２半導体素子３０Ｌおよび各ダイオード４０の配置態様と同じである。図示していないが、各第２半導体素子３０Ｌは、第２下アーム搭載層２１ＬＢ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第２下アーム搭載層２１ＬＢ上に塗布された導電性接合材Ｐ１によって接合されている。図１１に示すように、各第２半導体素子３０Ｌは、各ダイオード４０とｙ方向において対向するように配置されている。各第２半導体素子３０Ｌは、ｙ方向において各ダイオード４０よりも第２導電層２２Ｂの近くに配置されている。第２下アーム搭載層２１ＬＢに搭載された各ダイオード４０は、各第２半導体素子３０Ｌよりも第２上アーム搭載層２１ＵＢの近くに配置されている。このように、第２下アーム搭載層２１ＬＢに搭載された第２半導体素子３０Ｌとダイオード４０とのｙ方向の配列は、第２上アーム搭載層２１ＵＢに搭載された第１半導体素子３０Ｕとダイオード４０とのｙ方向の配列と逆となる。

第２下アーム搭載層２１ＬＢのｙ方向の両端部のうち第２上アーム搭載層２１ＵＢに近い方の端部が各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２との電気的接続のためのスペースとなるため、第２下アーム搭載層２１ＬＢに搭載された各第２半導体素子３０Ｌおよび各ダイオード４０は、ｙ方向において第２導電層２２Ｂに近接するように配置されている。より詳細には、各第２半導体素子３０Ｌは、第２下アーム搭載層２１ＬＢのｙ方向の両端部のうち第２導電層２２Ｂの近くの端部に配置されている。各ダイオード４０は、ｙ方向において、第２下アーム搭載層２１ＬＢのうちｙ方向の第２上アーム搭載層２１ＵＢ側の端縁よりも各第２半導体素子３０Ｌの近くに配置されている。ダイオード４０と第２半導体素子３０Ｌとのｙ方向の間の距離は、ダイオード４０と第２下アーム搭載層２１ＬＢのうちｙ方向の第２上アーム搭載層２１ＵＢ側の端縁とのｙ方向の間の距離よりも小さいといえる。

図１１に示すように、第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１３の近くになるような向きに配置されている。第２下アーム搭載層２１ＬＢに搭載された各第２半導体素子３０Ｌの向きは、第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕの向きとは異なる。すなわち、各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１４の近くになるような向きに配置されている。なお、第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕの向き、および、第２下アーム搭載層２１ＬＢに搭載された各第２半導体素子３０Ｌの向きは任意に変更可能である。一例では、各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１１の近くになるような向き、または、素子主面３０ｓのうちゲート電極３３が基板側面１４の近くになるような向きに配置されてもよい。各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１２の近くになるような向きに配置されてもよい。

第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では４本）の上アーム駆動ワイヤ７２Ｕが接続されている。この４本の上アーム駆動ワイヤ７２Ｕは、第２下アーム搭載層２１ＬＢに接続されている。このように、各第１半導体素子３０Ｕのソース電極３２と第２上アーム搭載層２１ＵＢに搭載された各ダイオード４０のアノード電極４２と第２下アーム搭載層２１ＬＢとが電気的に接続されている。第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれと第２下アーム搭載層２１ＬＢとに対する４本の上アーム駆動ワイヤ７２Ｕの接続態様は、図１０および図１５に示す第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれと第１下アーム搭載層２１ＬＡとに対する４本の上アーム駆動ワイヤ７２Ｕの接続態様と同じである。

図１１に示すように、各第１半導体素子３０Ｕのゲート電極３３には、上アーム制御ワイヤ７３Ｕが接続されている。各上アーム制御ワイヤ７３Ｕは、第２上アーム制御層２３ＵＢに接続されている。これにより、各第１半導体素子３０Ｕのゲート電極３３と第２上アーム制御層２３ＵＢとが電気的に接続されている。

各第１半導体素子３０Ｕのソース電極３２には、上アーム検出ワイヤ７４Ｕが接続されている。各上アーム検出ワイヤ７４Ｕは、第２上アーム検出層２４ＵＢに接続されている。これにより、各第１半導体素子３０Ｕのソース電極３２と第２上アーム検出層２４ＵＢとが電気的に接続されている。

第２下アーム搭載層２１ＬＢに搭載された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では６本）の下アーム駆動ワイヤ７２Ｌが接続されている。この６本の下アーム駆動ワイヤ７２Ｌのうち４本の下アーム駆動ワイヤ７２Ｌは、第２導電層２２Ｂに接続されている。このように、各第２半導体素子３０Ｌのソース電極３２と第２下アーム搭載層２１ＬＢに搭載された各ダイオード４０のアノード電極４２と第２導電層２２Ｂとが電気的に接続されている。各第２半導体素子３０Ｌのソース電極３２、各ダイオード４０のアノード電極４２および第２導電層２２Ｂに対する６本の下アーム駆動ワイヤ７２Ｌの接続態様は、図１０および図１６に示す各第２半導体素子３０Ｌのソース電極３２、各ダイオード４０のアノード電極４２および第１導電層２２Ａに対する６本の下アーム駆動ワイヤ７２Ｌの接続態様と同じである。

図１１に示すように、各第２半導体素子３０Ｌのゲート電極３３には、下アーム制御ワイヤ７３Ｌが接続されている。各下アーム制御ワイヤ７３Ｌは、第２下アーム制御層２３ＬＢに接続されている。これにより、各第２半導体素子３０Ｌのゲート電極３３と第２下アーム制御層２３ＬＢとが電気的に接続されている。

図１１に示すように、各第２半導体素子３０Ｌのソース電極３２には、下アーム検出ワイヤ７４Ｌが接続されている。各下アーム検出ワイヤ７４Ｌは、第２下アーム検出層２４ＬＢに接続されている。これにより、各第２半導体素子３０Ｌのソース電極３２と第２下アーム検出層２４ＬＢとが電気的に接続されている。

図１２に示すように、第３基板１０Ｃの基板主面１０ｓである金属層１６（図９参照）上には、第３上アーム搭載層２１ＵＣ、第３下アーム搭載層２１ＬＣ、第３導電層２２Ｃ、第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣ、第３下アーム制御層２３ＬＣ、第３下アーム検出層２４ＬＣ、複数の第３導体層２５Ｃおよび第３中継層２６Ｃが配置されている。これらの層は、Ｃｕ箔などの金属薄膜から構成された導電部材である。これらの層の表面には、たとえばＡｇめっきを施してもよい。このように、第３上アーム搭載層２１ＵＣ、第３下アーム搭載層２１ＬＣ、第３導電層２２Ｃ、第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣ、第３下アーム制御層２３ＬＣ、第３下アーム検出層２４ＬＣ、複数の第３導体層２５Ｃおよび第３中継層２６Ｃはそれぞれ、絶縁層１５よりも上に形成されているともいえる。

第３上アーム搭載層２１ＵＣ、第３下アーム搭載層２１ＬＣおよび第３導電層２２Ｃは、ｙ方向において互いに離間して配置されている。第３下アーム搭載層２１ＬＣは、ｙ方向において第３上アーム搭載層２１ＵＣと第３導電層２２Ｃとの間に配置されている。第３上アーム搭載層２１ＵＣはｙ方向において第３下アーム搭載層２１ＬＣに対して基板側面１１の近くに配置されており、第３導電層２２Ｃはｙ方向において第３下アーム搭載層２１ＬＣに対して基板側面１２の近くに配置されている。図１１に示すように、第３上アーム搭載層２１ＵＣはｙ方向において第２上アーム搭載層２１ＵＢと揃っており、第３下アーム搭載層２１ＬＣはｙ方向において第２下アーム搭載層２１ＬＢと揃っており、第３導電層２２Ｃはｙ方向において第２導電層２２Ｂと揃っている。

図１２に示すように、第３上アーム搭載層２１ＵＣは、複数の第１半導体素子３０Ｕが搭載される層であり、複数の第１半導体素子３０Ｕと入力端子６１Ａとの間の導電経路の一部を構成している。第３上アーム搭載層２１ＵＣは、ｘ方向に延びる帯状の金属層である。第３上アーム搭載層２１ＵＣの幅の大きさは、第２上アーム搭載層２１ＵＢの幅の大きさと等しい。ここで、第３上アーム搭載層２１ＵＣの幅は、ｚ方向から視て、第３上アーム搭載層２１ＵＣが延びる方向と直交する方向の第３上アーム搭載層２１ＵＣの寸法である。本実施形態では、第３上アーム搭載層２１ＵＣの幅の大きさは、第３上アーム搭載層２１ＵＣのｙ方向の大きさである。

第３導電層２２Ｃは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂとの間の導電経路の一部を構成している。第３導電層２２Ｃは、ｘ方向に延びる金属層である。第３導電層２２Ｃのｘ方向の長さは、第２導電層２２Ｂ（図１１参照）のｘ方向の長さよりも長く、第３上アーム搭載層２１ＵＣのｘ方向の長さと等しい。第３導電層２２Ｃの幅の大きさは、第２導電層２２Ｂの幅の大きさと等しい。ここで、第３導電層２２Ｃの幅は、ｚ方向から視て、第３導電層２２Ｃが延びる方向と直交する方向の第３導電層２２Ｃの寸法である。本実施形態では、第３導電層２２Ｃの幅の大きさは、第３導電層２２Ｃのｙ方向の大きさである。

第３下アーム搭載層２１ＬＣは、複数の第２半導体素子３０Ｌが搭載される層であり、複数の第２半導体素子３０Ｌと入力端子６１Ｂおよび出力端子６２Ａ，６２Ｂ（ともに図７参照）との間の導電経路の一部を構成している。ｚ方向から視た第３下アーム搭載層２１ＬＣの形状は、略Ｔ字状である。第３下アーム搭載層２１ＬＣは、ｘ方向に延びる主搭載部２１ｃと、ｘ方向における主搭載部２１ｃの両端部のうち基板側面１４側の端部に形成された端子接続部２１ｄと、を有している。本実施形態では、第３下アーム搭載層２１ＬＣは、主搭載部２１ｃと端子接続部２１ｄとが一体に形成された単一部品として構成されている。端子接続部２１ｄは、ｙ方向に延びており、主搭載部２１ｃのｘ方向の両側から突出している。端子接続部２１ｄは、ｘ方向において出力端子６２Ａ，６２Ｂと隣り合うように配置されている。端子接続部２１ｄと出力端子６２Ａ，６２Ｂとは、複数本のワイヤ７１Ｃによって電気的に接続されている。これにより、第３下アーム搭載層２１ＬＣは出力端子６２Ａ，６２Ｂと電気的に接続されている。ワイヤ７１Ｃの構成材料は、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。

主搭載部２１ｃの幅の大きさは、第２下アーム搭載層２１ＬＢの幅の大きさと概ね等しい。ここで、主搭載部２１ｃの幅とは、ｚ方向から視て主搭載部２１ｃが延びる方向に対して垂直な方向の主搭載部２１ｃの寸法である。本実施形態では、主搭載部２１ｃの幅の大きさは、主搭載部２１ｃのｙ方向の大きさである。

主搭載部２１ｃと端子接続部２１ｂとの間には、第３導電層２２Ｃに向けて延びる膨出部２１ｅが形成されている。ｘ方向から視て、膨出部２１ｅは、第３下アーム制御層２３ＬＣおよび第３下アーム検出層２４ＬＣと重なっている。ｙ方向から視て、膨出部２１ｅは、第３下アーム搭載層２１ＬＣにおける主搭載部２１ｃのｘ方向の両端部のうち出力端子６２Ｂに近い方の端部と重なっている。ｙ方向から視て、膨出部２１ｅは、主搭載部２１ｃに搭載された複数の第２半導体素子３０Ｌのうち出力端子６２Ｂに最も近い第２半導体素子３０Ｌのｘ方向の一部と重なっている。

第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣ、複数の第３導体層２５Ｃおよび第３中継層２６Ｃはそれぞれ、ｙ方向において第３上アーム搭載層２１ＵＣと基板側面１１との間に配置されている。換言すると、第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣ、複数の第３導体層２５Ｃおよび第３中継層２６Ｃはそれぞれ、ｙ方向において第３上アーム搭載層２１ＵＣよりも基板側面１１の近くに配置されている。このように、複数の第３導体層２５Ｃは、第３上アーム搭載層２１ＵＣとは分離して形成されている。

複数の第３導体層２５Ｃは、温度検出素子５０が電気的に接続される層であり、温度検出素子５０と温度検出端子６８との間の導電経路の一部を構成している。複数の第３導体層２５Ｃは、ｙ方向において第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣおよび第３中継層２６Ｃよりも第３上アーム搭載層２１ＵＣの近くに配置されている。図１２に示すとおり、複数の第３導体層２５Ｃは、ｙ方向において第３上アーム搭載層２１ＵＣと近接するように配置されているといえる。複数の第３導体層２５Ｃは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。

第３上アーム制御層２３ＵＣは、複数の第１半導体素子３０Ｕのゲート電極３３が電気的に接続される層であり、複数の第１半導体素子３０Ｕのゲート電極３３と上アーム制御端子６３との間の導電経路の一部を構成している。第３上アーム制御層２３ＵＣは、ｘ方向に延びる細帯状の金属層である。第３上アーム制御層２３ＵＣは、ｙ方向において第３上アーム検出層２４ＵＣと第３中継層２６Ｃとの間に配置されている。図１１に示すとおり、第３上アーム制御層２３ＵＣは、ｙ方向において第２上アーム制御層２３ＵＢと揃っている。第３上アーム制御層２３ＵＣの幅の大きさは、第２上アーム制御層２３ＵＢの幅の大きさと等しい。ここで、第３上アーム制御層２３ＵＣの幅は、ｚ方向から視て、第３上アーム制御層２３ＵＣが延びる方向と直交する方向における第３上アーム制御層２３ＵＣの大きさである。本実施形態では、第３上アーム制御層２３ＵＣの幅の大きさは、第３上アーム制御層２３ＵＣのｙ方向の大きさである。

図１２に示すように、第３上アーム検出層２４ＵＣは、複数の第１半導体素子３０Ｕのソース電極３２が電気的に接続される層であり、複数の第１半導体素子３０Ｕのソース電極３２と上アーム検出端子６４との間の導電経路の一部を構成している。第３上アーム検出層２４ＵＣは、ｘ方向に延びる細帯状の金属層である。第３上アーム検出層２４ＵＣは、ｙ方向において複数の第３導体層２５Ｃと第３上アーム制御層２３ＵＣとの間に配置されている。第３上アーム検出層２４ＵＣのｘ方向の長さは、第３上アーム制御層２３ＵＣのｘ方向の長さと等しい。図１１に示すとおり、第３上アーム検出層２４ＵＣは、ｙ方向において第２上アーム検出層２４ＵＢと揃っている。第３上アーム検出層２４ＵＣの幅の大きさは、第２上アーム検出層２４ＵＢの幅の大きさと等しい。ここで、第３上アーム検出層２４ＵＣの幅は、ｚ方向から視て、第３上アーム検出層２４ＵＣが延びる方向と直交する方向における第３上アーム検出層２４ＵＣの寸法である。本実施形態では、第３上アーム検出層２４ＵＣの幅の大きさは、第３上アーム検出層２４ＵＣのｙ方向の大きさである。

第３中継層２６Ｃは、複数の第３導体層２５Ｃと電気的に接続される層であり、温度検出素子５０（複数の第３導体層２５Ｃ）と温度検出端子６８との間の導電経路の一部を構成している。第３中継層２６Ｃは、ｘ方向に延びる細帯状の金属層である。第３中継層２６Ｃは、ｙ方向において第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣおよび複数の第３導体層２５Ｃよりも基板側面１１の近くに配置されている。第３中継層２６Ｃのｘ方向の長さは、第３上アーム制御層２３ＵＣのｘ方向の長さと等しい。図１１に示すとおり、第３中継層２６Ｃは、ｙ方向において第２中継層２６Ｂと揃っている。第３中継層２６Ｃの幅の大きさは、第２中継層２６Ｂの幅の大きさと等しい。ここで、第３中継層２６Ｃの幅は、ｚ方向から視て、第３中継層２６Ｃが延びる方向と直交する方向における第３中継層２６Ｃの寸法である。本実施形態では、第３中継層２６Ｃの幅の大きさは、第３中継層２６Ｃのｙ方向の大きさである。

図１２に示すように、第３下アーム制御層２３ＬＣおよび第３下アーム検出層２４ＬＣはそれぞれ、ｙ方向において第３下アーム搭載層２１ＬＣの主搭載部２１ｃと第３導電層２２Ｃとの間に配置されている。第３下アーム制御層２３ＬＣおよび第３下アーム検出層２４ＬＣはそれぞれ、ｘ方向において第３下アーム搭載層２１ＬＣの端子接続部２１ｄ（膨出部２１ｅ）よりも基板側面１３の近くに配置されている。第３下アーム制御層２３ＬＣと第３下アーム検出層２４ＬＣとは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配置されている。

第３下アーム制御層２３ＬＣは、複数の第２半導体素子３０Ｌのゲート電極３３が電気的に接続される層であり、複数の第２半導体素子３０Ｌのゲート電極３３と下アーム制御端子６５との間の導電経路の一部を構成している。第３下アーム制御層２３ＬＣは、細帯状の金属層である。第３下アーム制御層２３ＬＣは、ｙ方向において第３下アーム検出層２４ＬＣと第３導電層２２Ｃとの間に配置されている。図１１に示すように、第３下アーム制御層２３ＬＣは、ｙ方向において第２下アーム制御層２３ＬＢの第１部分２３ａと揃っている。第３下アーム制御層２３ＬＣのｘ方向の長さは、第３上アーム制御層２３ＵＣのｘ方向の長さよりも短い。第３下アーム制御層２３ＬＣの幅の大きさは、第２下アーム制御層２３ＬＢの第１部分２３ａの幅の大きさと等しい。ここで、第３下アーム制御層２３ＬＣの幅は、ｚ方向から視て、第３下アーム制御層２３ＬＣが延びる方向と直交する方向における第３下アーム制御層２３ＬＣの寸法である。本実施形態では、第３下アーム制御層２３ＬＣの幅の大きさは、第３下アーム制御層２３ＬＣのｙ方向の大きさである。

図１２に示すように、第３下アーム検出層２４ＬＣは、複数の第２半導体素子３０Ｌのソース電極３２が電気的に接続される層であり、複数の第２半導体素子３０Ｌのソース電極３２と下アーム検出端子６６との間の導電経路の一部を構成している。第３下アーム検出層２４ＬＣは、ｘ方向に延びる細帯状の金属層である。第３下アーム検出層２４ＬＣは、ｙ方向において第３下アーム搭載層２１ＬＣと第３下アーム制御層２３ＬＣとの間に配置されている。第３下アーム検出層２４ＬＣのｘ方向の長さは、第３下アーム制御層２３ＬＣのｘ方向の長さと等しい。第３下アーム検出層２４ＬＣの幅の大きさは、第３下アーム制御層２３ＬＣの幅の大きさと等しい。ここで、第３下アーム検出層２４ＬＣの幅は、ｚ方向から視て、第３下アーム検出層２４ＬＣが延びる方向と直交する方向における第３下アーム検出層２４ＬＣの寸法である。本実施形態では、第３下アーム検出層２４ＬＣの幅の大きさは、第３下アーム検出層２４ＬＣのｙ方向の大きさである。また図１１に示すように、第３下アーム検出層２４ＬＣは、ｙ方向において第２下アーム検出層２４ＬＢと揃っている。第３下アーム検出層２４ＬＣの幅の大きさは、第２下アーム検出層２４ＬＢの幅の大きさと等しい。

図１２に示すように、第３上アーム搭載層２１ＵＣには、複数（本実施形態では３個）の第１半導体素子３０Ｕと、複数（本実施形態では３個）のダイオード４０とが搭載されている。ｚ方向における第３上アーム搭載層２１ＵＣに対する各第１半導体素子３０Ｕおよび各ダイオード４０の配置態様は、ｚ方向における第１上アーム搭載層２１ＵＡに対する各第１半導体素子３０Ｕおよび各ダイオード４０の配置態様と同じである。図示していないが、各第１半導体素子３０Ｕは、第３上アーム搭載層２１ＵＣ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第３上アーム搭載層２１ＵＣ上に塗布された導電性接合材Ｐ１によって接合されている。図１２に示すように、各第１半導体素子３０Ｕは、各ダイオード４０とｙ方向において対向するように配置されている。各第１半導体素子３０Ｕは、ｙ方向において各ダイオード４０よりも第３導体層２５Ｃの近くに配置されている。第３上アーム搭載層２１ＵＣに搭載された各ダイオード４０は、各第１半導体素子３０Ｕよりも第３下アーム搭載層２１ＬＣの近くに配置されている。

第３上アーム搭載層２１ＵＣに搭載された複数の第１半導体素子３０Ｕは、ｘ方向において等間隔に配置されている。換言すると、複数の第１半導体素子３０Ｕのうちｘ方向に隣り合う第１半導体素子３０Ｕの間の距離は互いに等しい。ここで、ｘ方向に隣り合う第１半導体素子３０Ｕの間の距離のずれ量がたとえば特定のｘ方向に隣り合う第１半導体素子３０Ｕの間の距離の５％以内であれば、複数の第１半導体素子３０Ｕのうちｘ方向に隣り合う第１半導体素子３０Ｕの間の距離が互いに等しいといえ、第３上アーム搭載層２１ＵＣに搭載された複数の第１半導体素子３０Ｕがｘ方向において等間隔に配置されているといえる。このように、複数の第１半導体素子３０Ｕの配列方向であるｘ方向は、第３方向であるともいえる。また、複数の第１半導体素子３０Ｕは、第３上アーム搭載層２１ＵＣの面方向のうち第３方向に配列されているともいえる。

図１２に示すように、第３下アーム搭載層２１ＬＣには、複数（本実施形態では３個）の第２半導体素子３０Ｌと、複数（本実施形態では３個）のダイオード４０とが搭載されている。ｚ方向における第３下アーム搭載層２１ＬＣに対する各第２半導体素子３０Ｌおよび各ダイオード４０の配置態様は、ｚ方向における第１下アーム搭載層２１ＬＡに対する各第２半導体素子３０Ｌおよび各ダイオード４０の配置態様と同じである。図示していないが、各第２半導体素子３０Ｌは、第３下アーム搭載層２１ＬＣ上に塗布された導電性接合材Ｐ１によって接合されている。各ダイオード４０は、第３下アーム搭載層２１ＬＣ上に塗布された導電性接合材Ｐ１によって接合されている。図１２に示すように、各第２半導体素子３０Ｌは、各ダイオード４０とｙ方向において対向するように配置されている。各第２半導体素子３０Ｌは、ｙ方向において各ダイオード４０よりも第３導電層２２Ｃの近くに配置されている。第３下アーム搭載層２１ＬＣに搭載された各ダイオード４０は、各第２半導体素子３０Ｌよりも第３上アーム搭載層２１ＵＣの近くに配置されている。このように、第３下アーム搭載層２１ＬＣに搭載された第２半導体素子３０Ｌとダイオード４０とのｙ方向の配列は、第３上アーム搭載層２１ＵＣに搭載された第１半導体素子３０Ｕとダイオード４０とのｙ方向の配列と逆となる。

第３下アーム搭載層２１ＬＣのｙ方向の両端部のうち第３上アーム搭載層２１ＵＣに近い方の端部が各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２との電気的接続のためのスペースとなるため、第３下アーム搭載層２１ＬＣに搭載された各第２半導体素子３０Ｌおよび各ダイオード４０は、ｙ方向において第３導電層２２Ｃに近接するように配置されている。より詳細には、各第２半導体素子３０Ｌは、第３下アーム搭載層２１ＬＣのｙ方向の両端部のうち第３導電層２２Ｃの近くの端部に配置されている。各ダイオード４０は、ｙ方向において、第３下アーム搭載層２１ＬＣのうちｙ方向の第３上アーム搭載層２１ＵＣ側の端縁よりも各第２半導体素子３０Ｌの近くに配置されている。ダイオード４０と第２半導体素子３０Ｌとのｙ方向の間の距離は、ダイオード４０と第３下アーム搭載層２１ＬＣのうちｙ方向の第３上アーム搭載層２１ＵＣ側の端縁とのｙ方向の間の距離よりも小さいといえる。

図１２に示すように、第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１３の近くになるような向きに配置されている。第３下アーム搭載層２１ＬＣに搭載された各第２半導体素子３０Ｌの向きは、第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕの向きと同じである。すなわち、各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１３の近くになるような向きに配置されている。なお、第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕの向き、および、第３下アーム搭載層２１ＬＣに搭載された各第２半導体素子３０Ｌの向きは任意に変更可能である。一例では、各第１半導体素子３０Ｕは、素子主面３０ｓのうちゲート電極３３が基板側面１１の近くになるような向き、または、素子主面３０ｓのうちゲート電極３３が基板側面１４の近くになるような向きに配置されてもよい。各第２半導体素子３０Ｌは、素子主面３０ｓのうちゲート電極３３が基板側面１２の近くになるような向きに配置されてもよい。

第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では４本）の上アーム駆動ワイヤ７２Ｕが接続されている。この４本の上アーム駆動ワイヤ７２Ｕは、第３下アーム搭載層２１ＬＣに接続されている。このように、各第１半導体素子３０Ｕのソース電極３２と第３上アーム搭載層２１ＵＣに搭載された各ダイオード４０のアノード電極４２と第３下アーム搭載層２１ＬＣとが電気的に接続されている。第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれと第３下アーム搭載層２１ＬＣとに対する４本の上アーム駆動ワイヤ７２Ｕの接続態様は、図１０に示す第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれと第１下アーム搭載層２１ＬＡとに対する４本の上アーム駆動ワイヤ７２Ｕの接続態様と同じである。

図１２に示すように、各第１半導体素子３０Ｕのゲート電極３３には、上アーム制御ワイヤ７３Ｕが接続されている。各上アーム制御ワイヤ７３Ｕは、第３上アーム制御層２３ＵＣに接続されている。これにより、各第１半導体素子３０Ｕのゲート電極３３と第３上アーム制御層２３ＵＣとが電気的に接続されている。

各第１半導体素子３０Ｕのソース電極３２には、上アーム検出ワイヤ７４Ｕが接続されている。各上アーム検出ワイヤ７４Ｕは、第３上アーム検出層２４ＵＣが接続されている。これにより、各第１半導体素子３０Ｕのソース電極３２と第３上アーム検出層２４ＵＣとが電気的に接続されている。

第３下アーム搭載層２１ＬＣに搭載された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２のそれぞれには、複数本（本実施形態では６本）の下アーム駆動ワイヤ７２Ｌが接続されている。この６本の下アーム駆動ワイヤ７２Ｌのうち４本の下アーム駆動ワイヤ７２Ｌは、第３導電層２２Ｃに接続されている。このように、各第２半導体素子３０Ｌのソース電極３２と第３下アーム搭載層２１ＬＣに搭載された各ダイオード４０のアノード電極４２と第３導電層２２Ｃとが電気的に接続されている。各第２半導体素子３０Ｌのソース電極３２、各ダイオード４０のアノード電極４２および第３導電層２２Ｃに対する６本の下アーム駆動ワイヤ７２Ｌの接続態様は、図１０に示す各第２半導体素子３０Ｌのソース電極３２、各ダイオード４０のアノード電極４２および第１導電層２２Ａに対する６本の下アーム駆動ワイヤ７２Ｌの接続態様と同じである。

図１２に示すように、各第２半導体素子３０Ｌのゲート電極３３には、下アーム制御ワイヤ７３Ｌが接続されている。各下アーム制御ワイヤ７３Ｌは、第３下アーム制御層２３ＬＣに接続されている。これにより、各第２半導体素子３０Ｌのゲート電極３３と第３下アーム制御層２３ＬＣとが電気的に接続されている。

図１２に示すように、各第２半導体素子３０Ｌのソース電極３２には、下アーム検出ワイヤ７４Ｌが接続されている。各下アーム検出ワイヤ７４Ｌは、第３下アーム検出層２４ＬＣに接続されている。これにより、各第２半導体素子３０Ｌのソース電極３２と第３下アーム検出層２４ＬＣとが電気的に接続されている。

各基板１０Ａ〜１０Ｂにおける各半導体素子３０Ｕ，３０Ｌに接続された上アーム駆動ワイヤ７２Ｕおよび下アーム駆動ワイヤ７２Ｌのそれぞれの構成材料は、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。

各基板１０Ａ〜１０Ｂにおける上アーム制御ワイヤ７３Ｕ、上アーム検出ワイヤ７４Ｕ、下アーム制御ワイヤ７３Ｌおよび下アーム検出ワイヤ７４Ｌの構成材料はそれぞれ、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。本実施形態では、上アーム制御ワイヤ７３Ｕ、上アーム検出ワイヤ７４Ｕ、下アーム制御ワイヤ７３Ｌおよび下アーム検出ワイヤ７４Ｌの線径はそれぞれ、上アーム駆動ワイヤ７２Ｕの線径および下アーム駆動ワイヤ７２Ｌの線径よりも小さい。換言すると、上アーム駆動ワイヤ７２Ｕおよび下アーム駆動ワイヤ７２Ｌの線径はそれぞれ、上アーム制御ワイヤ７３Ｕの線径、上アーム検出ワイヤ７４Ｕの線径、下アーム制御ワイヤ７３Ｌの線径および下アーム検出ワイヤ７４Ｌの線径よりも大きい。なお、これらワイヤの線径は任意に変更可能である。たとえば、上アーム駆動ワイヤ７２Ｕの線径、下アーム駆動ワイヤ７２Ｌの線径、上アーム制御ワイヤ７３Ｕの線径、上アーム検出ワイヤ７４Ｕの線径、下アーム制御ワイヤ７３Ｌの線径および下アーム検出ワイヤ７４Ｌの線径が互いに等しくてもよい。

このような半導体装置１の構成によれば、次のように各基板１０Ａ〜１０Ｃの各半導体素子３０Ｕ，３０Ｌおよび各ダイオード４０と端子６０とが電気的に接続される。
図１３に示すように、第１上アーム搭載層２１ＵＡと第２上アーム搭載層２１ＵＢとは複数本の搭載層接続ワイヤ７９Ａによって接続されており、第２上アーム搭載層２１ＵＢと第３上アーム搭載層２１ＵＣとは複数本の搭載層接続ワイヤ７９Ｂによって接続されている。より詳細には、各搭載層接続ワイヤ７９Ａは、第１上アーム搭載層２１ＵＡの主搭載部２１ａのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２上アーム搭載層２１ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。各搭載層接続ワイヤ７９Ｂは、第２上アーム搭載層２１ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３上アーム搭載層２１ＵＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１上アーム搭載層２１ＵＡ、第２上アーム搭載層２１ＵＢおよび第３上アーム搭載層２１ＵＣは電気的に接続されている。このため、第１上アーム搭載層２１ＵＡに搭載された複数の第１半導体素子３０Ｕのドレイン電極３１（図９参照）と、第２上アーム搭載層２１ＵＢに搭載された複数の第１半導体素子３０Ｕのドレイン電極３１と、第３上アーム搭載層２１ＵＣに搭載された複数の第１半導体素子３０Ｕのドレイン電極３１とが互いに電気的に接続されている。また、第１上アーム搭載層２１ＵＡに搭載された複数のダイオード４０のカソード電極４１（図１７参照）と、第２上アーム搭載層２１ＵＢに搭載された複数のダイオード４０のカソード電極４１と、第３上アーム搭載層２１ＵＣに搭載された複数のダイオード４０のカソード電極４１とが互いに電気的に接続されている。第１上アーム搭載層２１ＵＡは、入力端子６１Ａと電気的に接続されているため、各上アーム搭載層２１ＵＡ〜２１ＵＣの各第１半導体素子３０Ｕのドレイン電極３１および各ダイオード４０のカソード電極４１は入力端子６１Ａと電気的に接続されている。

第１上アーム制御層２３ＵＡと第２上アーム制御層２３ＵＢとは制御層接続ワイヤ８１Ａによって接続されており、第２上アーム制御層２３ＵＢと第３上アーム制御層２３ＵＣとは制御層接続ワイヤ８１Ｂによって接続されている。より詳細には、制御層接続ワイヤ８１Ａは、第１上アーム制御層２３ＵＡのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２上アーム制御層２３ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。制御層接続ワイヤ８１Ｂは、第２上アーム制御層２３ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３上アーム制御層２３ＵＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１上アーム制御層２３ＵＡ、第２上アーム制御層２３ＵＢおよび第３上アーム制御層２３ＵＣは電気的に接続されている。また、第３上アーム制御層２３ＵＣと上アーム制御端子６３とは、上アーム制御端子ワイヤ７５Ｕによって接続されている。このため、各上アーム制御層２３ＵＡ〜２３ＵＣと上アーム制御端子６３とは電気的に接続されている。

第１上アーム搭載層２１ＵＡに搭載された複数の第１半導体素子３０Ｕのゲート電極３３が第１上アーム制御層２３ＵＡに電気的に接続されており、第２上アーム搭載層２１ＵＢに搭載された複数の第１半導体素子３０Ｕのゲート電極３３が第２上アーム制御層２３ＵＢに電気的に接続されており、第３上アーム搭載層２１ＵＣに搭載された複数の第１半導体素子３０Ｕのゲート電極３３が第３上アーム制御層２３ＵＣに電気的に接続されているため、各第１半導体素子３０Ｕのゲート電極３３は上アーム制御端子６３と電気的に接続されている。

第１上アーム検出層２４ＵＡと第２上アーム検出層２４ＵＢとは検出層接続ワイヤ８２Ａによって接続されており、第２上アーム検出層２４ＵＢと第３上アーム検出層２４ＵＣとは検出層接続ワイヤ８２Ｂによって接続されている。より詳細には、検出層接続ワイヤ８２Ａは、第１上アーム検出層２４ＵＡのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２上アーム検出層２４ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。検出層接続ワイヤ８２Ｂは、第２上アーム検出層２４ＵＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３上アーム検出層２４ＵＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１上アーム検出層２４ＵＡ、第２上アーム検出層２４ＵＢおよび第３上アーム検出層２４ＵＣは電気的に接続されている。また、第３上アーム検出層２４ＵＣと上アーム検出端子６４とは、上アーム検出端子ワイヤ７６Ｕによって接続されている。このため、各上アーム検出層２４ＵＡ〜２４ＵＣと上アーム検出端子６４とは電気的に接続されている。

第１上アーム搭載層２１ＵＡに搭載された複数の第１半導体素子３０Ｕのソース電極３２が第１上アーム検出層２４ＵＡに電気的に接続されており、第２上アーム搭載層２１ＵＢに搭載された複数の第１半導体素子３０Ｕのソース電極３２が第２上アーム検出層２４ＵＢに電気的に接続されており、第３上アーム搭載層２１ＵＣに搭載された複数の第１半導体素子３０Ｕのソース電極３２が第３上アーム検出層２４ＵＣに電気的に接続されているため、各第１半導体素子３０Ｕのソース電極３２は上アーム検出端子６４と電気的に接続されている。

第３上アーム搭載層２１ＵＣと電源電流端子６７とは電源端子ワイヤ７７によって接続されている。電源端子ワイヤ７７は、第３上アーム搭載層２１ＵＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１４の方の端部に接続されている。電源端子ワイヤ７７は、第３上アーム搭載層２１ＵＣのｙ方向の両端部のうち第３基板１０Ｃの基板側面１１の方の端部に接続されている。これにより、第３上アーム搭載層２１ＵＣと電源電流端子６７とは電気的に接続されている。

図１４に示すように、第１下アーム搭載層２１ＬＡと第２下アーム搭載層２１ＬＢとは複数本の搭載層接続ワイヤ７９Ｃによって接続されており、第２下アーム搭載層２１ＬＢと第３下アーム搭載層２１ＬＣとは複数本の搭載層接続ワイヤ７９Ｄによって接続されている。より詳細には、各搭載層接続ワイヤ７９Ｃは、第１下アーム搭載層２１ＬＡのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２下アーム搭載層２１ＬＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。各搭載層接続ワイヤ７９Ｄは、第２下アーム搭載層２１ＬＢのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第３下アーム搭載層２１ＬＣの主搭載部２１ｃのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１下アーム搭載層２１ＬＡ、第２下アーム搭載層２１ＬＢおよび第３下アーム搭載層２１ＬＣは電気的に接続されている。このため、第１下アーム搭載層２１ＬＡに搭載された複数の第２半導体素子３０Ｌのドレイン電極３１（図１７参照）と、第２下アーム搭載層２１ＬＢに搭載された複数の第２半導体素子３０Ｌのドレイン電極３１と、第３下アーム搭載層２１ＬＣに搭載された複数の第２半導体素子３０Ｌのドレイン電極３１とが互いに電気的に接続されている。また、第１下アーム搭載層２１ＬＡに搭載された複数のダイオード４０のカソード電極４１（図１７参照）と、第２下アーム搭載層２１ＬＢに搭載された複数のダイオード４０のカソード電極４１と、第３下アーム搭載層２１ＬＣに搭載された複数のダイオード４０のカソード電極４１とが互いに電気的に接続されている。第１下アーム搭載層２１ＬＡは、出力端子６２Ａ，６２Ｂ（図７参照）と電気的に接続されているため、各下アーム搭載層２１ＬＡ〜２１ＬＣの各第２半導体素子３０Ｌのドレイン電極３１および各ダイオード４０のカソード電極４１は出力端子６２Ａ，６２Ｂと電気的に接続されている。

また図１３に示すように、第１上アーム搭載層２１ＵＡの複数の第１半導体素子３０Ｕのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第１下アーム搭載層２１ＬＡと電気的に接続されており、第２上アーム搭載層２１ＵＢの複数の第１半導体素子３０Ｕのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第２下アーム搭載層２１ＬＢと電気的に接続されており、第３上アーム搭載層２１ＵＣの複数の第１半導体素子３０Ｕのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第３下アーム搭載層２１ＬＣと電気的に接続されているため、各上アーム搭載層２１ＵＡ〜２１ＵＣの各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２はそれぞれ互いに電気的に接続されている。このため、各上アーム搭載層２１ＵＡ〜２１ＵＣの各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２はそれぞれ、出力端子６２Ａ，６２Ｂ（図７参照）と電気的に接続されている。

図１４に示すように、第１導電層２２Ａと第２導電層２２Ｂとは複数本の導電層接続ワイヤ７９Ｅによって接続されており、第２導電層２２Ｂと第３導電層２２Ｃとは複数本の導電層接続ワイヤ７９Ｆによって接続されている。より詳細には、各導電層接続ワイヤ７９Ｅは、第１導電層２２Ａにおける主導電部２２ａのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２導電層２２Ｂのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。各導電層接続ワイヤ７９Ｆは、第２導電層２２Ｂのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３導電層２２Ｃのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１導電層２２Ａ、第２導電層２２Ｂおよび第３導電層２２Ｃは電気的に接続されている。

図１４に示すように、第１下アーム搭載層２１ＬＡの複数の第２半導体素子３０Ｌのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第１導電層２２Ａと電気的に接続されており、第２下アーム搭載層２１ＬＢの複数の第２半導体素子３０Ｌのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第２導電層２２Ｂと電気的に接続されており、第３下アーム搭載層２１ＬＣの複数の第２半導体素子３０Ｌのソース電極３２および複数のダイオード４０のアノード電極４２はそれぞれ、第３導電層２２Ｃと電気的に接続されているため、各下アーム搭載層２１ＬＡ〜２１ＬＣの各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２はそれぞれ互いに電気的に接続されている。このため、各下アーム搭載層２１ＬＡ〜２１ＬＣの各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２はそれぞれ、入力端子６１Ｂと電気的に接続されている。

第１下アーム制御層２３ＬＡと第２下アーム制御層２３ＬＢとは制御層接続ワイヤ８１Ｃによって接続されており、第２下アーム制御層２３ＬＢと第３下アーム制御層２３ＬＣとは制御層接続ワイヤ８１Ｄによって接続されている。より詳細には、制御層接続ワイヤ８１Ｃは、第１下アーム制御層２３ＬＡのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２下アーム制御層２３ＬＢにおける第１部分２３ａのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。制御層接続ワイヤ８１Ｄは、第２下アーム制御層２３ＬＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３下アーム制御層２３ＬＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１下アーム制御層２３ＬＡ、第２下アーム制御層２３ＬＢおよび第３下アーム制御層２３ＬＣは電気的に接続されている。また、第３下アーム制御層２３ＬＣと下アーム制御端子６５とは、下アーム制御端子ワイヤ７５Ｌによって接続されている。このため、各下アーム制御層２３ＬＡ〜２３ＬＣと下アーム制御端子６５とは電気的に接続されている。

第１下アーム搭載層２１ＬＡに搭載された複数の第２半導体素子３０Ｌのゲート電極３３が第１下アーム制御層２３ＬＡに電気的に接続されており、第２下アーム搭載層２１ＬＢに搭載された複数の第２半導体素子３０Ｌのゲート電極３３が第２下アーム制御層２３ＬＢに電気的に接続されており、第３下アーム搭載層２１ＬＣに搭載された複数の第２半導体素子３０Ｌのゲート電極３３が第３下アーム制御層２３ＬＣに電気的に接続されているため、各第２半導体素子３０Ｌのゲート電極３３は下アーム制御端子６５と電気的に接続されている。

第１下アーム検出層２４ＬＡと第２下アーム検出層２４ＬＢとは検出層接続ワイヤ８２Ｃによって接続されており、第２下アーム検出層２４ＬＢと第３下アーム検出層２４ＬＣとは検出層接続ワイヤ８２Ｄによって接続されている。より詳細には、検出層接続ワイヤ８２Ｃは、第１下アーム検出層２４ＬＡにおける第１部分２４ａのｘ方向の両端部のうち第１基板１０Ａの基板側面１４の方の端部と、第２下アーム検出層２４ＬＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１３の方の端部とを接続している。検出層接続ワイヤ８２Ｄは、第２下アーム検出層２４ＬＢのｘ方向の両端部のうち第２基板１０Ｂの基板側面１４の方の端部と、第３下アーム検出層２４ＬＣのｘ方向の両端部のうち第３基板１０Ｃの基板側面１３の方の端部とを接続している。このように、第１下アーム検出層２４ＬＡ、第２下アーム検出層２４ＬＢおよび第３下アーム検出層２４ＬＣは電気的に接続されている。また、第３下アーム検出層２４ＬＣと下アーム検出端子６６とは、下アーム検出端子ワイヤ７６Ｌによって接続されている。このため、各下アーム検出層２４ＬＡ〜２４ＬＣと下アーム検出端子６６とは電気的に接続されている。

第１下アーム搭載層２１ＬＡに搭載された複数の第２半導体素子３０Ｌのソース電極３２が第１下アーム検出層２４ＬＡに電気的に接続されており、第２下アーム搭載層２１ＬＢに搭載された複数の第２半導体素子３０Ｌのソース電極３２が第２下アーム検出層２４ＬＢに電気的に接続されており、第３下アーム搭載層２１ＬＣに搭載された複数の第２半導体素子３０Ｌのソース電極３２が第３下アーム検出層２４ＬＣに電気的に接続されているため、各第２半導体素子３０Ｌのソース電極３２は下アーム検出端子６６と電気的に接続されている。

（温度検出素子およびその周辺の構成）
次に、図１０〜図１３、図１５、図１８および図１９を用いて、温度検出素子５０およびその周辺の構成について説明する。

図１５および図１８に示すように、温度検出素子５０は、平板状のチップとして設けられている。図１８に示すように、温度検出素子５０は、ｚ方向において反対側を向く素子主面５０ｓおよび素子裏面５０ｒを有している。本実施形態では、素子主面５０ｓは基板主面１０ｓと同じ方向を向き、素子裏面５０ｒは基板裏面１０ｒと同じ方向を向いている。温度検出素子５０としては、たとえばサーミスタが用いられる。なお、温度検出素子５０としてはたとえば温度検出用ダイオードを用いてもよい。

ｚ方向から視た温度検出素子５０の形状は、ｘ方向が長辺方向であり、ｙ方向が短辺方向となる矩形状である。温度検出素子５０は、第１電極５１および第２電極５２を有している。第１電極５１および第２電極５２は、温度検出素子５０のｘ方向の両端部に分散して設けられている。

図１０に示すように、第１基板１０Ａに対応する温度検出端子６８は、１つの第１温度検出端子６８Ａと複数（本実施形態では３個）の第２温度検出端子６８Ｂとを有している。第１温度検出端子６８Ａおよび複数の第２温度検出端子６８Ｂは、ｘ方向において互いに離間して配列されている。ｘ方向において、第１温度検出端子６８Ａは、複数の第２温度検出端子６８Ｂよりも基板側面１３の近くに配置されている。複数の第２温度検出端子６８Ｂの個数は、複数の第１導体層２５Ａの個数と同じである。複数の第２温度検出端子６８Ｂの個数は、第１基板１０Ａの温度検出素子５０の個数と同じであるともいえる。

各第１導体層２５Ａは、第１導体部２５Ｒおよび第２導体部２５Ｌを有している。第１導体部２５Ｒおよび第２導体部２５Ｌは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。ｚ方向から視て、第１導体部２５Ｒと第２導体部２５Ｌとはｙ方向に沿った中心線に対して対称形状となる。各第１導体層２５Ａには、温度検出素子５０が個別に配置されている。より詳細には、温度検出素子５０は、ｘ方向において第１導体部２５Ｒと第２導体部２５Ｌとの間に配置されている。第１導体部２５Ｒおよび第２導体部２５Ｌは、絶縁層１５の厚さ方向（ｚ方向）と交差する方向であるｘ方向において温度検出素子５０を挟んで配置されているともいえる。温度検出素子５０は、第１導体部２５Ｒと第２導体部２５Ｌと電気的に接続されている。

第１基板１０Ａに設けられた各第１導体層２５Ａは、第１上アーム搭載層２１ＵＡに搭載された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。このため、各第１導体層２５Ａに電気的に接続された温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕとｙ方向において対向している。本実施形態では、温度検出素子５０のｘ方向の中心の位置と、この温度検出素子５０とｙ方向に対向する第１半導体素子３０Ｕのｘ方向の中心の位置とが互いに揃っている。このように、複数の第１半導体素子３０Ｕの配列方向である第３方向（ｘ方向）とｚ方向とに直交する方向を第４方向とすると、第４方向において、複数の温度検出素子５０は、複数の第１半導体素子３０Ｕに対して個別に対向するように配置されているといえる。

なお、第１導体層２５Ａおよび温度検出素子５０の配置態様は任意に変更可能である。一例では、ｘ方向において隣り合う温度検出素子５０のｘ方向の中心を結んだ中心間距離がｘ方向において隣り合う第１半導体素子３０Ｕのｘ方向の中心を結んだ中心間距離よりも大きくなるように、第１導体層２５Ａおよび温度検出素子５０が配置されてもよい。

図１５に示すように、第１導体部２５Ｒおよび第２導体部２５Ｌはそれぞれ、素子接続部２５ａおよびワイヤ接続部２５ｂを有している。本実施形態では、第１導体部２５Ｒおよび第２導体部２５Ｌはそれぞれ、素子接続部２５ａおよびワイヤ接続部２５ｂが一体に形成された単一部品である。素子接続部２５ａは、ｘ方向に沿って延びている。ワイヤ接続部２５ｂは、素子接続部２５ａのｘ方向の両端部のうち第１半導体素子３０Ｕから遠い方の端部からｘ方向に沿って延びている。第１導体部２５Ｒのワイヤ接続部２５ｂは、ｘ方向において素子接続部２５ａに対して第２導体部２５Ｌとは反対側に向けて延びている。第２導体部２５Ｌのワイヤ接続部２５ｂは、ｘ方向において素子接続部２５ａに対して第１導体部２５Ｒとは反対側に向けて延びている。

各第１導体層２５Ａの第１導体部２５Ｒのワイヤ接続部２５ｂには、温度検出ワイヤ７８Ａが接続されている。各温度検出ワイヤ７８Ａは、第１中継層２６Ａに接続されている。図１０に示すとおり、第１基板１０Ａに設けられた第１中継層２６Ａは、ｙ方向から視て、各第１導体層２５Ａと重なっている。ｚ方向から視て、各温度検出ワイヤ７８Ａは、ｙ方向に沿って延びている。

図１０に示すように、第１中継層２６Ａには、温度検出端子ワイヤ７８Ｂが接続されている。温度検出端子ワイヤ７８Ｂは、第１温度検出端子６８Ａに接続されている。これにより、第１中継層２６Ａと第１温度検出端子６８Ａとが電気的に接続されている。

第１基板１０Ａに設けられた各第１導体層２５Ａの第２導体部２５Ｌのワイヤ接続部２５ｂには、温度検出端子ワイヤ７８Ｃが接続されている。複数の温度検出端子ワイヤ７８Ｃは、複数の第２温度検出端子６８Ｂに個別に接続されている。これにより、各第１導体層２５Ａの第２導体部２５Ｌと各第２温度検出端子６８Ｂとが電気的に接続されている。

図１０に示すとおり、第１基板１０Ａに設けられた各第１導体層２５Ａの第１導体部２５Ｒの素子接続部２５ａと各第１導体層２５Ａの第２導体部２５Ｌの素子接続部２５ａとには、温度検出素子５０が接続されている。より詳細には、温度検出素子５０は、第１導体層２５Ａの素子接続部２５ａと第２導体層２５Ｂの素子接続部２５ａとの間に配置されている。このため、温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された第１半導体素子３０Ｕとｙ方向において対向している。本実施形態では、温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された第１半導体素子３０Ｕのｘ方向の中央部とｙ方向において対向している。

図１５に示すように、ｚ方向から視て、温度検出素子５０は、ｙ方向において第１導体部２５Ｒおよび第２導体部２５Ｌの素子接続部２５ａのうち第１半導体素子３０Ｕの近くの部分に配置されている。本実施形態では、ｚ方向から視て、温度検出素子５０は、第１導体部２５Ｒおよび第２導体部２５Ｌの素子接続部２５ａのｙ方向の両端部のうち第１半導体素子３０Ｕに近い方の端部に配置されている。

図１８および図１９に示すように、温度検出素子５０は、第１基板１０Ａの基板主面１０ｓである絶縁層１５上に配置されている。より詳細には、温度検出素子５０の素子裏面５０ｒは第１基板１０Ａの基板主面１０ｓである絶縁層１５の表面と接触している。

第１導体層２５Ａは、第１基板１０Ａの基板主面１０ｓ上に設けられたＡｇペーストからなる金属層１６上に設けられている。第１導体層２５Ａはエッチングによって形成されるため、素子接続部２５ａの幅方向の両側には、傾斜部２５ｃが形成されている。傾斜部２５ｃは、ｚ方向において基板主面１０ｓから離れるにつれて素子接続部２５ａの幅方向の内側に向けて傾斜している。ここで、素子接続部２５ａの幅方向は、ｚ方向から視て、素子接続部２５ａが延びる方向と直交する方向である。本実施形態では、素子接続部２５ａの幅方向は、ｘ方向となる。

温度検出素子５０の第１電極５１は第１導体部２５Ｒに接続されており、第２電極５２は第２導体部２５Ｌに接続されている。より詳細には、温度検出素子５０の第１電極５１が形成されている素子側面５０ｗｒは、第１導体部２５Ｒの素子接続部２５ａの２つの傾斜部２５ｃのうち温度検出素子５０に近い方の傾斜部２５ｃとｘ方向において隙間を介して対向している。温度検出素子５０の第２電極５２が形成されている素子側面５０ｗｌは、第２導体部２５Ｌの素子接続部２５ａの２つの傾斜部２５ｃのうち温度検出素子５０に近い方の傾斜部２５ｃとｘ方向において隙間を介して対向している。温度検出素子５０の素子側面５０ｗｒと第１導体部２５Ｒの素子接続部２５ａとの隙間と、素子側面５０ｗｌと第２導体部２５Ｌの素子接続部２５ａとの隙間とにはそれぞれ、導電性接合材Ｐ２が介在している。導電性接合材Ｐ２は、たとえばはんだが用いられる。このように、温度検出素子５０の第１電極５１は導電性接合材Ｐ２を介して第１導体部２５Ｒに電気的に接続されており、温度検出素子５０の第２電極５２は導電性接合材Ｐ２を介して第２導体部２５Ｌに電気的に接続されている。ここで、第１電極５１と第１導体部２５Ｒとを接合する導電性接合材Ｐ２は第１導電性接合材に対応しており、第２電極５２と第２導体部２５Ｌとを接合する導電性接合材Ｐ２は第２導電性接合材に対応している。なお、第１基板１０Ａに設けられた他の第１導体層２５Ａと温度検出素子５０との接続関係も図１８および図１９と同様である。なお、導電性接合材Ｐ２として、たとえばＡｇペーストを用いてもよい。

本実施形態では、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまで高さは、絶縁層１５の表面から第１導体層２５Ａの素子接続部２５ａの上面２５ｓまでの高さと等しい。ここで、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまで高さと絶縁層１５の表面から第１導体層２５Ａの素子接続部２５ａの上面２５ｓまでの高さとの差がたとえば絶縁層１５の表面から第１導体層２５Ａの素子接続部２５ａの上面２５ｓまでの高さの１０％以内であれば、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまで高さが絶縁層１５の表面から第１導体層２５Ａの素子接続部２５ａの上面２５ｓまでの高さと等しいといえる。また、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまで高さとは、絶縁層１５の表面と温度検出素子５０の素子主面５０ｓとの間のｚ方向の寸法である。絶縁層１５の表面から第１導体層２５Ａの素子接続部２５ａの上面２５ｓまでの高さとは、絶縁層１５の表面と第１導体層２５Ａの素子接続部２５ａの上面２５ｓとの間のｚ方向の寸法である。

図１１に示すように、第２基板１０Ｂに対応する温度検出端子６８は、複数（本実施形態では２個）の第２温度検出端子６８Ｂを有している。複数の第２温度検出端子６８Ｂは、ｘ方向において互いに離間して配置されている。第２基板１０Ｂに対応する複数の第２温度検出端子６８Ｂの個数は、複数の第２導体層２５Ｂの個数と同じである。第２基板１０Ｂに対応する複数の第２温度検出端子６８Ｂの個数は、第２基板１０Ｂの温度検出素子５０の個数と同じであるともいえる。

図示していないが、第２基板１０Ｂに設けられた各温度検出素子５０は、第２基板１０Ｂの基板主面１０ｓである絶縁層１５上に配置されている。より詳細には、各温度検出素子５０の素子裏面５０ｒは第２基板１０Ｂの基板主面１０ｓである絶縁層１５の表面と接触している。

第２基板１０Ｂに設けられた各第２導体層２５Ｂは、第２上アーム搭載層２１ＵＢに搭載された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。各第２導体層２５Ｂの構成および各第２導体層２５Ｂと温度検出素子５０との接続構成は、図１０、図１５、図１８および図１９に示す第１基板１０Ａに設けられた各第１導体層２５Ａの構成および各第１導体層２５Ａと温度検出素子５０との接続構成と同じである。

第２基板１０Ｂに設けられた各第２導体層２５Ｂは、第２上アーム搭載層２１ＵＢに搭載された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。このため、各第２導体層２５Ｂに電気的に接続された温度検出素子５０は、第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕとｙ方向において対向している。本実施形態では、温度検出素子５０のｘ方向の中心の位置と、この温度検出素子５０とｙ方向に対向する第１半導体素子３０Ｕのｘ方向の中心の位置とが互いに揃っている。

なお、第２導体層２５Ｂおよび温度検出素子５０の配置態様は任意に変更可能である。一例では、ｘ方向において隣り合う温度検出素子５０のｘ方向の中心を結んだ中心間距離がｘ方向において隣り合う第１半導体素子３０Ｕのｘ方向の中心を結んだ中心間距離よりも大きくなるように、第２導体層２５Ｂおよび温度検出素子５０が配置されてもよい。

各第２導体層２５Ｂの第１導体部２５Ｒのワイヤ接続部２５ｂには、温度検出ワイヤ７８Ａが接続されている。ｚ方向から視て、各温度検出ワイヤ７８Ａは、ｙ方向に沿って延びている。各温度検出ワイヤ７８Ａは、第２中継層２６Ｂに接続されている。これにより、各第２導体層２５Ｂの第１導体部２５Ｒと第２中継層２６Ｂとが電気的に接続されている。

各第２導体層２５Ｂの第２導体部２５Ｌのワイヤ接続部２５ｂには、温度検出端子ワイヤ７８Ｃが接続されている。各温度検出端子ワイヤ７８Ｃは、第２基板１０Ｂに対応する第２温度検出端子６８Ｂに個別に接続されている。これにより、各第２導体層２５Ｂの第２導体部２５Ｌと各第２温度検出端子６８Ｂとが電気的に接続されている。

図１２に示すように、第３基板１０Ｃに対応する温度検出端子６８は、複数（本実施形態では３個）の第２温度検出端子６８Ｂを有している。第３基板１０Ｃに対応する複数の第２温度検出端子６８Ｂは、ｘ方向において互いに離間して配置されている。第３基板１０Ｃに対応する複数の第２温度検出端子６８Ｂの個数は、複数の第３導体層２５Ｃの個数と同じである。第３基板１０Ｃに対応する複数の第２温度検出端子６８Ｂの個数は、第３基板１０Ｃの温度検出素子５０の個数と同じであるともいえる。

図示していないが、第３基板１０Ｃに設けられた各温度検出素子５０は、第３基板１０Ｃの基板主面１０ｓである絶縁層１５上に配置されている。より詳細には、各温度検出素子５０の素子裏面５０ｒは第３基板１０Ｃの基板主面１０ｓである絶縁層１５の表面と接触している。

第３基板１０Ｃに設けられた各第３導体層２５Ｃは、第３上アーム搭載層２１ＵＣに搭載された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。各第３導体層２５Ｃの構成および各第３導体層２５Ｃと温度検出素子５０との接続構成は、図１０、図１５、図１８おおよび図１９に示す第１基板１０Ａに設けられた各第１導体層２５Ａの構成および各第１導体層２５Ａと温度検出素子５０との接続構成と同じである。

第３基板１０Ｃに設けられた各第３導体層２５Ｃは、第３上アーム搭載層２１ＵＣに搭載された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。このため、各第３導体層２５Ｃに電気的に接続された温度検出素子５０は、第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕとｙ方向において対向している。本実施形態では、温度検出素子５０のｘ方向の中心の位置と、この温度検出素子５０とｙ方向に対向する第１半導体素子３０Ｕのｘ方向の中心の位置とが互いに揃っている。

なお、第３導体層２５Ｃおよび温度検出素子５０の配置態様は任意に変更可能である。一例では、ｘ方向において隣り合う温度検出素子５０のｘ方向の中心を結んだ中心間距離がｘ方向において隣り合う第１半導体素子３０Ｕのｘ方向の中心を結んだ中心間距離よりも大きくなるように、第３導体層２５Ｃおよび温度検出素子５０が配置されてもよい。

各第３導体層２５Ｃの第１導体部２５Ｒのワイヤ接続部２５ｂには、温度検出ワイヤ７８Ａが接続されている。ｚ方向から視て、各温度検出ワイヤ７８Ａは、ｙ方向に沿って延びている。各温度検出ワイヤ７８Ａは、第３中継層２６Ｃに接続されている。これにより、各第３導体層２５Ｃの第１導体部２５Ｒと第３中継層２６Ｃとが電気的に接続されている。

各第３導体層２５Ｃの第２導体部２５Ｌのワイヤ接続部２５ｂには、温度検出端子ワイヤ７８Ｃが接続されている。各温度検出端子ワイヤ７８Ｃは、第３基板１０Ｃに対応する第２温度検出端子６８Ｂに個別に接続されている。これにより、各第３導体層２５Ｃの第２導体部２５Ｌと各第２温度検出端子６８Ｂとが電気的に接続されている。

図１３に示すように、第１中継層２６Ａと第２中継層２６Ｂとは中継層接続ワイヤ８３Ａによって接続されており、第２中継層２６Ｂと第３中継層２６Ｃとは中継層接続ワイヤ８３Ｂによって接続されている。これにより、各中継層２６Ａ〜２６Ｃは互いに電気的に接続されている。このため、各基板１０Ａ〜１０Ｃにおける各導体層２５Ａ〜２５Ｃの第１導体部２５Ｒは、第１温度検出端子６８Ａと電気的に接続されている。

（半導体装置の製造方法）
図２０〜図２５を参照して、半導体装置１の製造方法の一例について説明する。
半導体装置１の製造方法は、基板１０を準備する工程を有している。より詳細には、図２０に示すように、この工程では、第１基板１０Ａ、第２基板１０Ｂおよび第３基板１０Ｃを準備する。この工程において、第１基板１０Ａには、第１上アーム搭載層２１ＵＡ、第１下アーム搭載層２１ＬＡ、第１導電層２２Ａ、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、第１中継層２６Ａ、第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡが形成されている。第２基板１０Ｂには、第２上アーム搭載層２１ＵＢ、第２下アーム搭載層２１ＬＢ、第２導電層２２Ｂ、第２上アーム制御層２３ＵＢ、第２上アーム検出層２４ＵＢ、第２中継層２６Ｂ、第２下アーム制御層２３ＬＢおよび第２下アーム検出層２４ＬＢが形成されている。第３基板１０Ｃには、第３上アーム搭載層２１ＵＣ、第３下アーム搭載層２１ＬＣ、第３導電層２２Ｃ、第３上アーム制御層２３ＵＣ、第３上アーム検出層２４ＵＣ、第３中継層２６Ｃ、第３下アーム制御層２３ＬＣおよび第３下アーム検出層２４ＬＣが形成されている。このように、基板１０を準備する工程では、第１導体部２５Ｒおよび第２導体部２５Ｌを有する各導体層２５Ａ〜２５Ｃを各基板１０Ａ〜１０Ｃの絶縁層１５上に形成する導体層形成工程を有している。

半導体装置１の製造方法は、放熱板１００（図６参照）、ケース１１０および基板１０を組み付ける工程を有している。より詳細には、図２０に示すように、まず、放熱板１００に各基板１０Ａ〜１０Ｃを取り付ける。各基板１０Ａ〜１０Ｃは、たとえばＡｇペーストやはんだなどの導電性接合材によって放熱板１００に取り付けられる。なお、導電性接合材に限られず、電気絶縁性を有する接合材によって放熱板１００に各基板１０Ａ〜１０Ｃが取り付けられてもよい。次に、放熱板１００にケース１１０が取り付けられる。放熱板１００の支持孔１０１（図６参照）とケース１１０の取付孔１１３ａとにボルトなどの締結部材を取り付けることによって放熱板１００にケース１１０が取り付けられる。

半導体装置１の製造方法は、各基板１０Ａ〜１０Ｃ同士や各基板１０Ａ〜１０Ｃと端子６０とを電気的に接続する第１ワイヤ形成工程を有している。より詳細には、図２１に示すように、入力端子６１Ａと第１上アーム搭載層２１ＵＡとを接続するワイヤ７１Ａ、入力端子６１Ｂと第１導電層２２Ａとを接続するワイヤ７１Ｂ、および、出力端子６２Ａ，６２Ｂと第３下アーム搭載層２１ＬＣとを接続するワイヤ７１Ｃを形成する。第１上アーム搭載層２１ＵＡと第２上アーム搭載層２１ＵＢとを接続する搭載層接続ワイヤ７９Ａ、第２上アーム搭載層２１ＵＢと第３上アーム搭載層２１ＵＣとを接続する搭載層接続ワイヤ７９Ｂ、第１下アーム搭載層２１ＬＡと第２下アーム搭載層２１ＬＢとを接続する搭載層接続ワイヤ７９Ｃ、第２下アーム搭載層２１ＬＢと第３下アーム搭載層２１ＬＣとを接続する搭載層接続ワイヤ７９Ｄ、第１導電層２２Ａと第２導電層２２Ｂとを接続する導電層接続ワイヤ７９Ｅ、および、第２導電層２２Ｂと第３導電層２２Ｃとを接続する導電層接続ワイヤ７９Ｆを形成する。

また、第３上アーム制御層２３ＵＣと上アーム制御端子６３とを接続する上アーム制御端子ワイヤ７５Ｕ、第３上アーム検出層２４ＵＣと上アーム検出端子６４とを接続する上アーム検出端子ワイヤ７６Ｕ、第２下アーム制御層２３ＬＢと下アーム制御端子６５とを接続する下アーム制御端子ワイヤ７５Ｌ、および、第１下アーム検出層２４ＬＡと下アーム検出端子６６とを接続する下アーム検出端子ワイヤ７６Ｌを形成する。

また、第１上アーム制御層２３ＵＡと第２上アーム制御層２３ＵＢとを接続する制御層接続ワイヤ８１Ａ、第２上アーム制御層２３ＵＢと第３上アーム制御層２３ＵＣとを接続する制御層接続ワイヤ８１Ｂ、第１上アーム検出層２４ＵＡと第２上アーム検出層２４ＵＢとを接続する検出層接続ワイヤ８２Ａ、第２上アーム検出層２４ＵＢと第３上アーム検出層２４ＵＣとを接続する検出層接続ワイヤ８２Ｂ、第１中継層２６Ａと第２中継層２６Ｂとを接続する中継層接続ワイヤ８３Ａ、および、第２中継層２６Ｂと第３中継層２６Ｃとを接続する中継層接続ワイヤ８３Ｂを形成する。

また、第１下アーム制御層２３ＬＡと第２下アーム制御層２３ＬＢとを接続する制御層接続ワイヤ８１Ｃ、第２下アーム制御層２３ＬＢと第３下アーム制御層２３ＬＣとを接続する制御層接続ワイヤ８１Ｄ、第１下アーム検出層２４ＬＡと第２下アーム検出層２４ＬＢとを接続する検出層接続ワイヤ８２Ｃ、および、第２下アーム検出層２４ＬＢと第３下アーム検出層２４ＬＣとを接続する検出層接続ワイヤ８２Ｄを形成する。これらワイヤは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

半導体装置１の製造方法は、各半導体素子３０Ｕ，３０Ｌおよび各ダイオード４０を各基板１０Ａ〜１０Ｃに実装する実装工程を有している。より詳細には、図２２に示すように、第１基板１０Ａの第１上アーム搭載層２１ＵＡに３個の第１半導体素子３０Ｕおよび３個のダイオード４０が実装される。第２基板１０Ｂの第２上アーム搭載層２１ＵＢに２個の第１半導体素子３０Ｕおよび２個のダイオード４０が実装される。第３基板１０Ｃの第３上アーム搭載層２１ＵＣに３個の第１半導体素子３０Ｕおよび３個のダイオード４０が実装される。

また、第１基板１０Ａの第１下アーム搭載層２１ＬＡに３個の第２半導体素子３０Ｌおよび３個のダイオード４０が実装される。第２基板１０Ｂの第２下アーム搭載層２１ＬＢに２個の第２半導体素子３０Ｌおよび３個のダイオード４０が実装される。第３基板１０Ｃの第３下アーム搭載層２１ＬＣに３個の第２半導体素子３０Ｌおよび３個のダイオード４０が実装される。

各第１半導体素子３０Ｕおよび各ダイオード４０は、導電性接合材Ｐ１（図９参照）によって各上アーム搭載層２１ＵＡ〜２１ＵＣに接合される。また各第２半導体素子３０Ｌおよび各ダイオード４０は、導電性接合材Ｐ１によって各下アーム搭載層２１ＬＡ〜２１ＬＣに接合される。導電性接合材Ｐ１としては、たとえばはんだが用いられる。具体的には、まず、各上アーム搭載層２１ＵＡ〜２１ＵＣおよび各下アーム搭載層２１ＬＡ〜２１ＬＣのうち各第１半導体素子３０Ｕおよび各ダイオード４０が搭載される箇所に導電性接合材Ｐ１が塗布される。次に、各上アーム搭載層２１ＵＡ〜２１ＵＣの各導電性接合材Ｐ１上に各第１半導体素子３０Ｕおよび各ダイオード４０を個別に配置し、各下アーム搭載層２１ＬＡ〜２１ＬＣの各導電性接合材Ｐ１上に各第２半導体素子３０Ｌおよび各ダイオード４０を個別に配置する。次に、リフロー処理によって各導電性接合材Ｐ１を溶融させる。最後に、各導電性接合材Ｐ１を冷却して固化することによって各第１半導体素子３０Ｕおよび各ダイオード４０が各上アーム搭載層２１ＵＡ〜２１ＵＣに接合され、各第２半導体素子３０Ｌおよび各ダイオード４０が各下アーム搭載層２１ＬＡ〜２１ＬＣに接合される。

半導体装置１の製造方法は、各温度検出素子５０を絶縁層１５に配置する配置工程を有している。より詳細には、図２２に示すように、各基板１０Ａ〜１０Ｃの絶縁層１５のうち各導体層２５Ａ〜２５Ｃの第１導体部２５Ｒと第２導体部２５Ｌとのｘ方向の間の部分に個別に配置する。このように、配置工程は、上述の導体層形成工程よりも後の工程となる。

半導体装置１の製造方法は、温度検出素子５０の第１電極５１と第１導体部２５Ｒとの間を跨るように第１導電性接合材を塗布し、第２電極５２と第２導体部２５Ｌとの間を跨るように第２導電性接合材を塗布する接合材塗布工程を有している。より詳細には、図２３に示すように、板状の導電性接合材Ｐ２（第１導電性接合材）を用意し、温度検出素子５０の第１電極５１と第１導体部２５Ｒとの隙間を跨ぐように導電性接合材Ｐ２を配置する。具体的には、導電性接合材Ｐ２は、第１電極５１と第１導体部２５Ｒとの隙間を跨ぐ状態で温度検出素子５０の素子主面５０ｓと第１導体部２５Ｒの上面２５ｓとに配置される。また、板状の導電性接合材Ｐ２（第２導電性接合材）を用意し、温度検出素子５０の第２電極５２と第２導体部２５Ｌとの隙間を跨ぐように導電性接合材Ｐ２を配置する。具体的には、第１電極５１と第１導体部２５Ｒとの隙間を跨ぐ状態で温度検出素子５０の素子主面５０ｓと第２導体部２５Ｌの上面２５ｓとに配置される。導電性接合材Ｐ２としてたとえば板状のはんだが用いられる。ここで、図２３に示すとおり、第１基板１０Ａの絶縁層１５の表面から第１導体部２５Ｒの上面２５ｓまでの高さと、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまでの高さとが等しいため、導電性接合材Ｐ２は、絶縁層１５の表面と平行となるように配置される。また、第１基板１０Ａの絶縁層１５の表面から第２導体部２５Ｌの上面２５ｓまでの高さと、絶縁層１５の表面から温度検出素子５０の素子主面５０ｓまでの高さとが等しいため、導電性接合材Ｐ２は、絶縁層１５の表面と平行となるように配置される。

半導体装置１の製造方法は、導電性接合材Ｐ２（第１導電性接合材）を溶融して第１電極５１と第１導体部２５Ｒとの間に導電性接合材Ｐ２を介在させ、導電性接合材Ｐ２（第２導電性接合材）を溶融して第２電極５２と第２導体部２５Ｌとの間に導電性接合材Ｐ２を介在させる接合工程を有している。より詳細には、図２４に示すように、基板１０を加熱することによって各導電性接合材Ｐ２を溶融させる。本実施形態では、基板１０の基板裏面１０ｒ側から基板１０を加熱する。これにより、加熱された基板１０の熱が各導電性接合材Ｐ２に伝わることによって、各導電性接合材Ｐ２が溶融する。温度検出素子５０の第１電極５１と第１導体部２５Ｒとの隙間を跨ぐ各導電性接合材Ｐ２（第１導電性接合材）は、溶融することによって第１導体部２５Ｒと温度検出素子５０の第１電極５１との間に進入する。これにより、第１電極５１と第１導体部２５Ｒとの隙間に導電性接合材Ｐ２が充填される。また、温度検出素子５０の第２電極５２と第２導体部２５Ｌとの隙間を跨ぐ各導電性接合材Ｐ２（第２導電性接合材）は、溶融することによって第２導体部２５Ｌと温度検出素子５０の第２電極５２との間に進入する。これにより、第２電極５２と第２導体部２５Ｌとの隙間に導電性接合材Ｐ２が充填される。その後、各導電性接合材Ｐ２を冷却して固化することによって温度検出素子５０の第１電極５１と第１導体部２５Ｒとが接合され、温度検出素子５０の第２電極５２と第２導体部２５Ｌとが接合される。これにより、第１電極５１と第１導体部２５Ｒとが電気的に接続され、第２電極５２と第２導体部２５Ｌとが電気的に接続される。

温度検出素子５０は、絶縁層１５の表面に配置されているため、導電性接合材Ｐ２が温度検出素子５０の第１電極５１および第２電極５２と絶縁層１５との間に入り込みにくくなる。このため、温度検出素子５０は、絶縁層１５から離れにくく、絶縁層１５の表面に接した状態で、絶縁層１５上に固定される。

なお、各導電性接合材Ｐ２を溶融させる工程は、各半導体素子３０Ｕ，３０Ｌおよび各ダイオード４０を各上アーム搭載層２１ＵＡ〜２１ＵＣおよび各下アーム搭載層２１ＬＡ〜２１ＬＣに接合するときのリフロー処理として行ってもよい。すなわち、リフロー処理によって各導電性接合材Ｐ２が加熱されて溶融する。

半導体装置１の製造方法は、各半導体素子３０Ｕ，３０Ｌおよび各ダイオード４０と端子６０とを電気的に接続する第２ワイヤ形成工程を有している。より詳細には、図２５に示すように、第１上アーム搭載層２１ＵＡに実装された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２と第１下アーム搭載層２１ＬＡとを接続する上アーム駆動ワイヤ７２Ｕを形成する。第２上アーム搭載層２１ＵＢに実装された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２と第２下アーム搭載層２１ＬＢとを接続する上アーム駆動ワイヤ７２Ｕを形成する。第３上アーム搭載層２１ＵＣに実装された各第１半導体素子３０Ｕのソース電極３２および各ダイオード４０のアノード電極４２と第３下アーム搭載層２１ＬＣとを接続する上アーム駆動ワイヤ７２Ｕを形成する。これら上アーム駆動ワイヤ７２Ｕは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられる。

第１下アーム搭載層２１ＬＡに実装された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２と第１導電層２２Ａとを接続する下アーム駆動ワイヤ７２Ｌを形成する。第２下アーム搭載層２１ＬＢに実装された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２と第２導電層２２Ｂとを接続する下アーム駆動ワイヤ７２Ｌを形成する。第３下アーム搭載層２１ＬＣに実装された各第２半導体素子３０Ｌのソース電極３２および各ダイオード４０のアノード電極４２と第３導電層２２Ｃとを接続する下アーム駆動ワイヤ７２Ｌを形成する。これら下アーム駆動ワイヤ７２Ｌは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

第１上アーム搭載層２１ＵＡに実装された各第１半導体素子３０Ｕのゲート電極３３と第１上アーム制御層２３ＵＡとを接続する上アーム制御ワイヤ７３Ｕが形成される。第２上アーム搭載層２１ＵＢに実装された各第１半導体素子３０Ｕのゲート電極３３と第２上アーム制御層２３ＵＢとを接続する上アーム制御ワイヤ７３Ｕが形成される。第３上アーム搭載層２１ＵＣに実装された各第１半導体素子３０Ｕのゲート電極３３と第３上アーム制御層２３ＵＣとを接続する上アーム制御ワイヤ７３Ｕが形成される。これら上アーム制御ワイヤ７３Ｕは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

第１上アーム搭載層２１ＵＡに実装された各第１半導体素子３０Ｕのソース電極３２と第１上アーム検出層２４ＵＡとを接続する上アーム検出ワイヤ７４Ｕが形成される。第２上アーム搭載層２１ＵＢに実装された各第１半導体素子３０Ｕのソース電極３２と第２上アーム検出層２４ＵＢとを接続する上アーム検出ワイヤ７４Ｕが形成される。第３上アーム搭載層２１ＵＣに実装された各第１半導体素子３０Ｕのソース電極３２と第３上アーム検出層２４ＵＣとを接続する上アーム検出ワイヤ７４Ｕが形成される。これら上アーム検出ワイヤ７４Ｕは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

第１下アーム搭載層２１ＬＡに実装された各第２半導体素子３０Ｌのゲート電極３３と第１下アーム制御層２３ＬＡとを接続する下アーム制御ワイヤ７３Ｌが形成される。第２下アーム搭載層２１ＬＢに実装された各第２半導体素子３０Ｌのゲート電極３３と第２下アーム制御層２３ＬＢとを接続する下アーム制御ワイヤ７３Ｌが形成される。第３下アーム搭載層２１ＬＣに実装された各第２半導体素子３０Ｌのゲート電極３３と第３下アーム制御層２３ＬＣとを接続する下アーム制御ワイヤ７３Ｌが形成される。これら下アーム制御ワイヤ７３Ｌは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

第１下アーム搭載層２１ＬＡに実装された各第２半導体素子３０Ｌのソース電極３２と第１下アーム検出層２４ＬＡとを接続する下アーム検出ワイヤ７４Ｌが形成される。第２下アーム搭載層２１ＬＢに実装された各第２半導体素子３０Ｌのソース電極３２と第２下アーム検出層２４ＬＢとを接続する下アーム検出ワイヤ７４Ｌが形成される。第３下アーム搭載層２１ＬＣに実装された各第２半導体素子３０Ｌのソース電極３２と第３下アーム検出層２４ＬＣとを接続する下アーム検出ワイヤ７４Ｌが形成される。これら下アーム検出ワイヤ７４Ｌは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

半導体装置１の製造方法は、各導体層２５Ａ〜２５Ｃと端子６０とを電気的に接続する第３ワイヤ形成工程を有している。より詳細には、図示していないが、各第１導体層２５Ａの第１導体部２５Ｒと第１中継層２６Ａとを接続する温度検出ワイヤ７８Ａが形成される。各第２導体層２５Ｂの第１導体部２５Ｒと第２中継層２６Ｂとを接続する温度検出ワイヤ７８Ａが形成される。各第３導体層２５Ｃの第１導体部２５Ｒと第３中継層２６Ｃとを接続する温度検出ワイヤ７８Ａが形成される。また、各導体層２５Ａ〜２５Ｃの第２導体部２５Ｌとこの第２導体部２５Ｌに対応する第２温度検出端子６８Ｂとを接続する温度検出端子ワイヤ７８Ｃを形成する。また、第１中継層２６Ａと第１温度検出端子６８Ａとを接続する温度検出端子ワイヤ７８Ｂを形成する。これらワイヤ７８Ａ〜７８Ｃは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかが用いられ、たとえばワイヤボンディング装置によって形成される。

半導体装置１の製造方法は、封止樹脂９０を充填する工程を有している。より詳細には、図示していないが、封止樹脂９０は、各半導体素子３０Ｕ，３０Ｌ、各ダイオード４０および第１〜第３ワイヤ形成工程によって形成されたワイヤを封止するように形成される。封止樹脂９０は、たとえば電気絶縁性の樹脂材料からなり、エポキシ樹脂が用いられる。各基板１０Ａ〜１０Ｃおよび放熱板１００とケース１１０とによって形成された内部領域に封止樹脂９０が充填される。

半導体装置１の製造方法は、天板１１６を取り付ける工程を有している。天板１１６は、ケース１１０の側壁１１１Ａ，１１１Ｂに取り付けられる。これにより、上記内部領域が封止される。以上の工程を経て、半導体装置１が製造される。

なお、半導体装置１の製造方法の工程順序は上記記載した工程順序に限られない。たとえば、各基板１０Ａ〜１０Ｃに各半導体素子３０Ｕ，３０Ｌおよび各ダイオード４０を実装した後に各基板１０Ａ〜１０Ｃを放熱板１００に取り付けてもよい。各基板１０Ａ〜１０Ｃを放熱板１００に取り付ける前に、第２ワイヤ形成工程を実施してもよい。また、第１ワイヤ形成工程を実施する前に、第２ワイヤ形成工程および第３ワイヤ形成工程の少なくとも一方を実施してもよい。

（作用）
図２６および図２７を参照して、本実施形態の作用について説明する。
図２６は、比較例の半導体装置１Ｘの温度検出素子５０の搭載構造を示している。図２６では、第１基板１０Ａ、第１導体層２５Ｘ、温度検出素子５０、第１上アーム搭載層２１ＵＡおよび第１半導体素子３０Ｕを、ｚ方向およびｙ方向に沿う平面で切った断面構造を示している。第１導体層２５Ｘの構成は、本実施形態の第１導体層２５Ａの構成と同じである。

大電流に対応した半導体装置では、例えばＳｉＣＭＯＳＦＥＴが用いられる各半導体素子が高速にスイッチング動作することによって高精度な電力供給を実現でき、かつ電力消費を低減している。一方、大電流が流れる半導体素子が高速にスイッチング動作するため、半導体素子の発熱量が多くなり、高温化し易い。そこで、温度検出素子によって半導体素子の温度を検出することによって半導体素子の温度を管理している。ここで、半導体装置の信頼性を向上させるため、半導体素子の温度を正確に管理する必要があり、温度検出素子による半導体素子の温度検出の精度の向上が求められている。

図２６に示すように、比較例の半導体装置１Ｘでは、温度検出素子５０は、第１導体層２５Ｘの素子接続部２５ａ上に配置されている。すなわち、温度検出素子５０は、第１基板１０Ａの基板主面１０ｓからｚ方向において離間して配置されている。この場合、第１半導体素子３０Ｕと温度検出素子５０との間の伝熱経路は、図２６の太線矢印で示すように、第１半導体素子３０Ｕ、導電性接合材Ｐ１、第１上アーム搭載層２１ＵＡ、金属層１６、絶縁層１５、金属層１６、第１導体層２５Ｘおよび温度検出素子５０となる。

一方、本実施形態では、図２７に示すように、温度検出素子５０は、第１基板１０Ａの基板主面１０ｓ上（絶縁層１５上）に配置されている。この場合、第１半導体素子３０Ｕと温度検出素子５０との間の伝熱経路は、図２７の太線矢印で示すように、第１半導体素子３０Ｕ、導電性接合材Ｐ１、第１上アーム搭載層２１ＵＡ、金属層１６、絶縁層１５および温度検出素子５０となる。すなわち、本実施形態の伝熱経路は、図２６の比較例の伝熱経路と比較して、第１導体層２５Ｘと、第１導体層２５Ｘと基板主面１０ｓとの間の金属層１６とを有していない。このため、本実施形態の伝熱経路は、比較例の伝熱経路よりも短い。したがって、本実施形態の温度検出素子５０は、比較例の温度検出素子５０よりも第１半導体素子３０Ｕの温度を高精度に検出することができる。

（効果）
本実施形態の半導体装置１によれば、以下の効果が得られる。
（１）第１基板１０Ａに設けられた温度検出素子５０は第１基板１０Ａの基板主面１０ｓに配置されており、第２基板１０Ｂに設けられた温度検出素子５０は第２基板１０Ｂの基板主面１０ｓに配置されており、第３基板１０Ｃに設けられた温度検出素子５０は第３基板１０Ｃの基板主面１０ｓに配置されている。この構成によれば、各基板１０Ａ〜１０Ｃについて、温度検出素子５０と第１半導体素子３０Ｕとの間の伝熱経路が短くなるため、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（２）半導体装置１は、第１基板１０Ａに設けられた第１導体層２５Ａと、第２基板１０Ｂに設けられた第２導体層２５Ｂと、第３基板１０Ｃに設けられた第３導体層２５Ｃと、を備えている。各導体層２５Ａ〜２５Ｃは、第１導体部２５Ｒおよび第２導体部２５Ｌを有している。各導体層２５Ａ〜２５Ｃに電気的に接続される温度検出素子５０は、温度検出素子５０の第１電極５１が第１導体部２５Ｒとｘ方向に対向しており、温度検出素子５０の第２電極５２が第２導体部２５Ｌとｘ方向に対向するように各基板１０Ａ〜１０Ｃの基板主面１０ｓに配置されている。この構成によれば、温度検出素子５０の第１電極５１と第１導体部２５Ｒとのｘ方向の間の距離を短くし、第２電極５２と第２導体部２５Ｌとのｘ方向の間の距離を短くすることによって、温度検出素子５０と各導体層２５Ａ〜２５Ｃとの間の電気抵抗の増加を抑制できる。

（３）温度検出素子５０の第１電極５１は、ｘ方向において第１導体部２５Ｒの側面と対向しており、導電性接合材Ｐ２によって接合されている。温度検出素子５０の第２電極５２は、ｘ方向において第２導体部２５Ｌの側面と対向しており、導電性接合材Ｐ２によって接合されている。この構成によれば、基板主面１０ｓに温度検出素子５０を配置した状態で第１電極５１と第１導体部２５Ｒとを電気的に接続することができ、第２電極５２と第２導体部２５Ｌとを電気的に接続することができる。

（４）第１導体部２５Ｒのうち温度検出素子５０の第１電極５１と対向する部分は傾斜部２５ｃを有しており、第２導体部２５Ｌのうち温度検出素子５０の第２電極５２と対向する部分は傾斜部２５ｃを有している。この構成によれば、第１導体部２５Ｒのうち第１電極５１と対向する部分がｚ方向に沿って延びる面であり、第２導体部２５Ｌのうち第２電極５２と対向する部分がｚ方向に沿って延びる面である場合と比較して、導電性接合材Ｐ２が接触する面積が大きくなる。したがって、各導体層２５Ａ〜２５Ｃと温度検出素子５０との接合強度を向上させることができる。

また、ｚ方向において基板主面１０ｓに向かうにつれて第１導体部２５Ｒと第１電極５１とのｘ方向の間の隙間が小さくなり、ｚ方向において基板主面１０ｓに向かうにつれて第２導体部２５Ｌと第２電極５２とのｘ方向の間の隙間が小さくなる。このため、半導体装置１の製造方法において、導電性接合材Ｐ２を溶融して上記の各隙間に入り込ませる場合、ｚ方向において基板主面１０ｓに近づくにつれて導電性接合材Ｐ２による温度検出素子５０を各導体部２５Ｒ，２５Ｌに向けて引っ張る力が大きくなり、その結果、温度検出素子５０が基板主面１０ｓに押し付けられるようになる。これにより、温度検出素子５０の素子裏面５０ｒと基板主面１０ｓとが密着するため、基板主面１０ｓから温度検出素子５０に効率よく伝熱することができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を一層向上させることができる。

（５）絶縁層１５から温度検出素子５０の素子主面５０ｓまでの高さは、絶縁層１５から各導体部２５Ｒ，２５Ｌの上面２５ｓまでの高さと等しい。この構成によれば、半導体装置１の製造方法において温度検出素子５０の第１電極５１と第１導体部２５Ｒとを導電性接合材Ｐ２で接合し、第２電極５２と第２導体部２５Ｌとを導電性接合材Ｐ２で接合する工程において、板状の導電性接合材Ｐ２を温度検出素子５０の素子主面５０ｓと第１導体部２５Ｒの上面２５ｓとに安定して配置でき、別の板状の導電性接合材Ｐ２を素子主面５０ｓと第２導体部２５Ｌの上面２５ｓとに安定して配置できる。

（６）第１基板１０Ａの絶縁層１５上に配置された各温度検出素子５０は、第１上アーム搭載層２１ＵＡと近接するように配置されている。第２基板１０Ｂの絶縁層１５上に配置された各温度検出素子５０は、第２上アーム搭載層２１ＵＢと近接するように配置されている。第３基板１０Ｃの絶縁層１５上に配置された各温度検出素子５０は、第３上アーム搭載層２１ＵＣと近接するように配置されている。この構成によれば、各基板１０Ａ〜１０Ｃについて、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（７）第１基板１０Ａの絶縁層１５上に配置された各温度検出素子５０と、第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕとは、ｙ方向において互いに離間して配列されている。第２基板１０Ｂの絶縁層１５上に配置された各温度検出素子５０と、第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕとは、ｙ方向において互いに離間して配列されている。第３基板１０Ｃの絶縁層１５上に配置された各温度検出素子５０と、第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕとは、ｙ方向において互いに離間して配置されている。ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの配列方向は、複数の第１半導体素子３０Ｕの配列方向と直交する方向であり、各上アーム搭載層２１ＵＡ〜２１ＵＣが延びる方向と直交する方向である。この構成によれば、温度検出素子５０を第１半導体素子３０Ｕの近くに配置するために各上アーム搭載層２１ＵＡ〜２１ＵＣに、温度検出素子５０の配置のためのスペース（切欠）を設ける必要がないため、各上アーム搭載層２１ＵＡ〜２１ＵＣの電気抵抗の増加を抑制できる。このように、各上アーム搭載層２１ＵＡ〜２１ＵＣに上記スペース（切欠）を設けなくても温度検出素子５０が第１半導体素子３０Ｕの近くに配置することができるため、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（８）各第１導体層２５Ａは第１上アーム制御層２３ＵＡと第１上アーム搭載層２１ＵＡとのｙ方向の間に配置されており、各第２導体層２５Ｂは第２上アーム制御層２３ＵＢと第２上アーム搭載層２１ＵＢとのｙ方向の間に配置されており、各第３導体層２５Ｃは第３上アーム制御層２３ＵＣと第３上アーム搭載層２１ＵＣとのｙ方向の間に配置されている。このため、第１基板１０Ａの各温度検出素子５０は第１上アーム制御層２３ＵＡと第１上アーム搭載層２１ＵＡとのｙ方向の間に配置されており、第２基板１０Ｂの各温度検出素子５０は第２上アーム制御層２３ＵＢと第２上アーム搭載層２１ＵＢとのｙ方向の間に配置されており、第３基板１０Ｃの各温度検出素子５０は第３上アーム制御層２３ＵＣと第３上アーム搭載層２１ＵＣとのｙ方向の間に配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

また、各第１導体層２５Ａは第１上アーム検出層２４ＵＡと第１上アーム搭載層２１ＵＡとのｙ方向の間に配置されており、各第２導体層２５Ｂは第２上アーム検出層２４ＵＢと第２上アーム搭載層２１ＵＢとのｙ方向の間に配置されており、各第３導体層２５Ｃは第３上アーム検出層２４ＵＣと第３上アーム搭載層２１ＵＣとのｙ方向の間に配置されている。このため、第１基板１０Ａの各温度検出素子５０は第１上アーム検出層２４ＵＡと第１上アーム搭載層２１ＵＡとのｙ方向の間に配置されており、第２基板１０Ｂの各温度検出素子５０は第２上アーム検出層２４ＵＢと第２上アーム搭載層２１ＵＢとのｙ方向の間に配置されており、第３基板１０Ｃの各温度検出素子５０は第３上アーム検出層２４ＵＣと第３上アーム搭載層２１ＵＣとのｙ方向の間に配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（９）第１基板１０Ａの各温度検出素子５０はｙ方向において第１上アーム制御層２３ＵＡよりも第１上アーム搭載層２１ＵＡに寄せて配置されており、第２基板１０Ｂの各温度検出素子５０はｙ方向において第２上アーム制御層２３ＵＢよりも第２上アーム搭載層２１ＵＢに寄せて配置されており、第３基板１０Ｃの各温度検出素子５０はｙ方向において第３上アーム制御層２３ＵＣよりも第３上アーム搭載層２１ＵＣに寄せて配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を一層短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を一層向上させることができる。

また、第１基板１０Ａの各温度検出素子５０はｙ方向において第１上アーム検出層２４ＵＡよりも第１上アーム搭載層２１ＵＡに寄せて配置されており、第２基板１０Ｂの各温度検出素子５０はｙ方向において第２上アーム検出層２４ＵＢよりも第２上アーム搭載層２１ＵＢに寄せて配置されており、第３基板１０Ｃの各温度検出素子５０はｙ方向において第３上アーム検出層２４ＵＣよりも第３上アーム搭載層２１ＵＣに寄せて配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を一層短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を一層向上させることができる。

（１０）各導体層２５Ａ〜２５Ｃに接続される温度検出素子は、ｙ方向において素子接続部２５ａのうち第１半導体素子３０Ｕに近い部分に配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離を一層短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を一層向上させることができる。

各導体層２５Ａ〜２５Ｃに接続される温度検出素子は、ｙ方向において素子接続部２５ａのうち第１半導体素子３０Ｕに近い端部に配置されている。この構成によれば、ｚ方向から視て、温度検出素子５０と第１半導体素子３０Ｕとの間の距離をより一層短くすることができる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度をより一層向上させることができる。

（１１）第１上アーム搭載層２１ＵＡに搭載された各第１半導体素子３０Ｕは、ｙ方向において第１上アーム搭載層２１ＵＡのうち第１導体層２５Ａの近くに配置されている。第２上アーム搭載層２１ＵＢに搭載された各第１半導体素子３０Ｕは、ｙ方向において第２上アーム搭載層２１ＵＢのうち第２導体層２５Ｂの近くに配置されている。第３上アーム搭載層２１ＵＣに搭載された各第１半導体素子３０Ｕは、ｙ方向において第３上アーム搭載層２１ＵＣのうち第３導体層２５Ｃの近くに配置されている。この構成によれば、ｚ方向から視て、第１半導体素子３０Ｕと温度検出素子５０との間の距離が短くなる。しｔがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（１２）第１上アーム搭載層２１ＵＡには第１半導体素子３０Ｕおよびダイオード４０が搭載されており、ｙ方向において第１半導体素子３０Ｕはダイオード４０よりも第１導体層２５Ａの近くに配置されている。第２上アーム搭載層２１ＵＢには第１半導体素子３０Ｕおよびダイオード４０が搭載されており、ｙ方向において第１半導体素子３０Ｕはダイオード４０よりも第２導体層２５Ｂの近くに配置されている。第３上アーム搭載層２１ＵＣには第１半導体素子３０Ｕおよびダイオード４０が搭載されており、ｙ方向において第１半導体素子３０Ｕはダイオード４０よりも第３導体層２５Ｃの近くに配置されている。この構成によれば、ｚ方向から視て、第１半導体素子３０Ｕと温度検出素子５０との間の距離が短くなる。したがって、温度検出素子５０による第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（１３）各基板１０Ａ〜１０Ｃの温度検出素子５０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。各基板１０Ａ〜１０Ｃの第１半導体素子３０Ｕは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。この構成によれば、温度検出素子５０と第１半導体素子３０Ｕとのｙ方向の間の距離が等しくなる。したがって、第１半導体素子３０Ｕの温度の検出精度のばらつきを抑制できる。

（１４）各基板１０Ａ〜１０Ｃの複数の温度検出素子５０は、各基板１０Ａ〜１０Ｃの複数の第１半導体素子３０Ｕに対して個別に対向するように配置されている。この構成によれば、ｙ方向において第１半導体素子３０Ｕに対向する温度検出素子５０がその第１半導体素子３０Ｕの温度を検出する。これにより、各第１半導体素子３０Ｕの温度の検出精度を向上させることができる。

（１５）たとえば第１半導体素子３０Ｕと温度検出素子５０とはｙ方向に配列されており、第１導体部２５Ｒと第２導体部２５Ｌとをｙ方向に配列した場合、温度検出素子５０と第１半導体素子３０Ｕとの間に第１導体部２５Ｒと第２導体部２５Ｌとの一方が配置されることになる。これにより、第１半導体素子３０Ｕと温度検出素子５０とのｙ方向の間には、第１導体部２５Ｒと第２導体部２５Ｌとの一方を配置するスペースと、第１導体部２５Ｒと第２導体部２５Ｌとの一方と各上アーム搭載層２１ＵＡ〜２１ＵＣとを電気的に絶縁するためのスペースとが必要となり、ｙ方向において温度検出素子５０を第１半導体素子３０Ｕに近づけにくくなる。

この点、本実施形態では、第１半導体素子３０Ｕと温度検出素子５０とはｙ方向に配列されており、温度検出素子５０を電気的に接続する第１導体部２５Ｒと第２導体部２５Ｌとはｘ方向に配列されている。このため、第１半導体素子３０Ｕと温度検出素子５０とのｙ方向の間には、第１導体部２５Ｒと第２導体部２５Ｌが配置されていない。したがって、第１半導体素子３０Ｕと温度検出素子５０とはｙ方向に配列されており、第１導体部２５Ｒと第２導体部２５Ｌとをｙ方向に配列した場合と比較して、温度検出素子５０をより第１半導体素子３０Ｕに近づけることができる。

［変更例］
上記実施形態は本開示に関する半導体装置および半導体装置の製造方法が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置および半導体装置の製造方法は、上記実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。

・上記実施形態において、各導体層２５Ａ〜２５Ｃの個数はそれぞれ任意に変更可能である。すなわち、第１基板１０Ａの第１半導体素子３０Ｕの個数と第１導体層２５Ａの個数とが異なってもよく、第２基板１０Ｂの第１半導体素子３０Ｕの個数と第２導体層２５Ｂの個数とが異なってもよく、第３基板１０Ｃの第１半導体素子３０Ｕの個数と第３導体層２５Ｃの個数とが異なってもよい。第１例では、図２８に示すように、第１基板１０Ａでは、３個の第１半導体素子３０Ｕに対して１個の第１導体層２５Ａが設けられている。第２基板１０Ｂでは、２個の第１半導体素子３０Ｕに対して１個の第２導体層２５Ｂが設けられている。第３基板１０Ｃでは、３個の第１半導体素子３０Ｕに対して１個の第３導体層２５Ｃが設けられている。このため、第１基板１０Ａでは、３個の第１半導体素子３０Ｕに対して１個の温度検出素子５０が配置されている。第２基板１０Ｂでは、２個の第１半導体素子３０Ｕに対して１個の温度検出素子５０が配置されている。第３基板１０Ｃでは、３個の第１半導体素子３０Ｕに対して１個の温度検出素子５０が配置されている。このように、第１基板１０Ａの温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された３個の第１半導体素子３０Ｕの温度を検出する。第２基板１０Ｂの温度検出素子５０は、第２上アーム搭載層２１ＵＢに搭載された２個の第１半導体素子３０Ｕの温度を検出する。第３基板１０Ｃの温度検出素子５０は、第３上アーム搭載層２１ＵＣに搭載された３個の第１半導体素子３０Ｕの温度を検出する。

換言すると、第１導体層２５Ａは第１基板１０Ａに１個設けられており、第２導体層２５Ｂは第２基板１０Ｂに１個設けられており、第３導体層２５Ｃは第３基板１０Ｃに１個設けられている。導体層は、各基板に１個ずつ設けられているともいえる。このため、温度検出素子は、各基板の第１半導体素子３０Ｕの温度を検出する。

第１導体層２５Ａおよび第１基板１０Ａの温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された３個の第１半導体素子３０Ｕのうちｘ方向の中央に配置された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。

第２導体層２５Ｂおよび第２基板１０Ｂの温度検出素子５０は、第２上アーム搭載層２１ＵＢに搭載された２個の第１半導体素子３０Ｕのｘ方向の間に配置されている。図示された例においては、第２導体層２５Ｂの一部は、ｙ方向から視て第２上アーム搭載層２１ＵＢに搭載された２個の第１半導体素子３０Ｕと重なっている。

第３導体層２５Ｃおよび第３基板１０Ｃの温度検出素子５０は、第３上アーム搭載層２１ＵＣに搭載された３個の第１半導体素子３０Ｕのうちｘ方向の中央に配置された第１半導体素子３０Ｕとｙ方向において対向するように配置されている。

なお、ｘ方向における各導体層２５Ａ〜２５Ｃの配置位置は任意に変更可能である。ｘ方向における各導体層２５Ａ〜２５Ｃの配置位置が変更された場合、その変更にともない温度検出素子５０の配置位置が変更される。

また、各基板１０Ａ〜１０Ｃにおける温度検出端子６８の第２温度検出端子６８Ｂの個数は、各導体層２５Ａ〜２５Ｂの個数（温度検出素子５０の個数）に応じて変更される。図示された例においては、第１基板１０Ａに対応する第２温度検出端子６８Ｂの個数は１個であり、第２基板１０Ｂに対応する第２温度検出端子６８Ｂの個数は１個であり、第３基板１０Ｃに対応する第２温度検出端子６８Ｂの個数は１個である。

第２例では、図２９に示すように、第１基板１０Ａでは、３個の第１半導体素子３０Ｕに対して２個の第１導体層２５Ａが設けられている。第２基板１０Ｂでは、２個の第１半導体素子３０Ｕに対して１個の第２導体層２５Ｂが設けられている。第３基板１０Ｃでは、３個の第１半導体素子３０Ｕに対して２個の第３導体層２５Ｃが設けられている。このため、第１基板１０Ａでは、３個の第１半導体素子３０Ｕに対して２個の温度検出素子５０が配置されている。第２基板１０Ｂでは、２個の第１半導体素子３０Ｕに対して１個の温度検出素子５０が配置されている。第３基板１０Ｃでは、３個の第１半導体素子３０Ｕに対して２個の温度検出素子５０が配置されている。

２個の第１導体層２５Ａおよび第１基板１０Ａの２個の温度検出素子５０は、第１上アーム搭載層２１ＵＡに搭載された３個の第１半導体素子３０Ｕのうちｘ方向において隣り合う第１半導体素子３０Ｕの間に配置されている。

２個の第３導体層２５Ｃおよび第３基板１０Ｃの２個の温度検出素子５０は、第３上アーム搭載層２１ＵＣに搭載された３個の第１半導体素子３０Ｕのうちｘ方向において隣り合う第１半導体素子３０Ｕの間に配置されている。

また、各基板１０Ａ〜１０Ｃにおける温度検出端子６８の第２温度検出端子６８Ｂの個数は、各導体層２５Ａ〜２５Ｂの個数（温度検出素子５０の個数）に応じて変更される。図示された例においては、第１基板１０Ａに対応する第２温度検出端子６８Ｂの個数は２個であり、第２基板１０Ｂに対応する第２温度検出端子６８Ｂの個数は１個であり、第３基板１０Ｃに対応する第２温度検出端子６８Ｂの個数は２個である。

・上記実施形態において、各導体層２５Ａ〜２５Ｃの第１導体部２５Ｒの構成は任意に変更可能である。一例では、図３０に示すように、第１導体層２５Ａの第１導体部２５Ｒは、ｘ方向において互いに離間した３個の素子接続部２５ａと、これら素子接続部２５ａを互いに連結する連結部２５ｄと、を有している。各素子接続部２５ａは、ｙ方向に沿って延びている。連結部２５ｄは、各素子接続部２５ａのｙ方向の両端部のうち第１上アーム検出層２４ＵＡに近い方の端部を互いに連結している。連結部２５ｄは、ｘ方向に沿って延びている。連結部２５ｄには、温度検出端子ワイヤ７８Ｄが接続されている。温度検出端子ワイヤ７８Ｄは、第１温度検出端子６８Ａに接続されている。これにより、第１導体部２５Ｒと第１温度検出端子６８Ａとが電気的に接続されている。ｚ方向から視て、温度検出端子ワイヤ７８Ｄは、ｙ方向に沿って延びている。温度検出端子ワイヤ７８Ｄは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。この場合、各中継層２６Ａ〜２６Ｃおよび中継層接続ワイヤ８３Ａ，８３Ｂは省略される。また温度検出ワイヤ７８Ａが省略される。

・上記実施形態において、第１温度検出端子６８Ａのｘ方向の位置は任意に変更可能である。
・上記実施形態において、第２温度検出端子６８Ｂのｘ方向の位置は任意に変更可能である。一例では、第１基板１０Ａに対応する第２温度検出端子６８Ｂは、第１導体層２５Ａの第２導体部２５Ｌのワイヤ接続部２５ｂとｙ方向において対向するように配置されてもよい。第２基板１０Ｂに対応する第２温度検出端子６８Ｂは、第２導体層２５Ｂの第２導体部２５Ｌのワイヤ接続部２５ｂとｙ方向において対向するように配置されてもよい。第３基板１０Ｃに対応する第２温度検出端子６８Ｂは、第３導体層２５Ｃの第２導体部２５Ｌのワイヤ接続部２５ｂとｙ方向において対向するように配置されてもよい。

・上記実施形態において、各導体層２５Ａ〜２５Ｃにおける各導体部２５Ｒ，２５Ｌの厚さは任意に変更可能である。一例では、各導体部２５Ｒ，２５Ｌの厚さは、各上アーム制御層２３ＵＡ〜２３ＵＣの厚さ、各上アーム検出層２４ＵＡ〜２４ＵＣの厚さおよび各中継層２６Ａ〜２６Ｃの厚さよりも厚くてもよい。また、各導体部２５Ｒ，２５Ｌの厚さは、各上アーム搭載層２１ＵＡ〜２１ＵＣの厚さよりも厚くてもよい。この構成によれば、第１導体部２５Ｒと温度検出素子５０の第１電極５１との接合面積および第２導体部２５Ｌと温度検出素子５０の第２電極５２との接合面積がそれぞれ増加するため、各導体層２５Ａ〜２５Ｃと温度検出素子５０との接合強度を向上させることができる。

・上記実施形態では、各導体層２５Ａ〜２５Ｃの各導体部２５Ｒ，２５Ｌの基板主面１０ｓからの高さが温度検出素子５０の基板主面１０ｓからの高さと等しかったが、これに限られない。これらの高さの関係は任意に変更可能である。一例では、温度検出素子５０の基板主面１０ｓからの高さが各導体部２５Ｒ，２５Ｌの基板主面１０ｓからの高さよりも高くてもよい。

・上記実施形態において、各中継層２６Ａ〜２６Ｃのｙ方向の位置は任意に変更可能である。一例では、各中継層２６Ａ〜２６Ｃは、ｙ方向において、各上アーム制御層２３ＵＡ〜２３ＵＣおよび各上アーム検出層２４ＵＡ〜２４ＵＣよりも各導体層２５Ａ〜２５Ｃの近くに配置されてもよい。また別例では、各中継層２６Ａ〜２６Ｃは、各上アーム制御層２３ＵＡ〜２３ＵＣと各上アーム検出層２４ＵＡ〜２４ＵＣとのｙ方向の間に配置されてもよい。

・上記実施形態において、各中継層２６Ａ〜２６Ｃの幅の大きさは任意に変更可能である。一例では、各中継層２６Ａ〜２６Ｃの幅の大きさは、各上アーム制御層２３ＵＡ〜２３ＵＣの幅の大きさおよび各上アーム検出層２４ＵＡ〜２４ＵＣの幅の大きさよりも大きくてもよい。また別例では、各中継層２６Ａ〜２６Ｃの幅の大きさは、各上アーム制御層２３ＵＡ〜２３ＵＣの幅の大きさおよび各上アーム検出層２４ＵＡ〜２４ＵＣの幅の大きさよりも小さくてもよい。

・上記実施形態において、各中継層２６Ａ〜２６Ｃのｘ方向の長さは任意に変更可能である。一例では、各中継層２６Ａ〜２６Ｃのｘ方向の長さは、各上アーム制御層２３ＵＡ〜２３ＵＣのｘ方向の長さおよび各上アーム検出層２４ＵＡ〜２４ＵＣのｘ方向の長さよりも長くてもよい。また別例では、各中継層２６Ａ〜２６Ｃのｘ方向の長さは、各上アーム制御層２３ＵＡ〜２３ＵＣのｘ方向の長さおよび各上アーム検出層２４ＵＡ〜２４ＵＣのｘ方向の長さよりも短くてもよい。

・上記実施形態において、各下アーム制御層２３ＬＡ〜２３ＬＣおよび各下アーム検出層２４ＬＡ〜２４ＬＣのｙ方向の位置は任意に変更可能である。一例では、各下アーム制御層２３ＬＡ〜２３ＬＣおよび各下アーム検出層２４ＬＡ〜２４ＬＣは、各導電層２２Ａ〜２２Ｃよりも各基板１０Ａ〜１０Ｃの基板側面１２の近くに配置されてもよい。

・上記実施形態において、ダイオード４０を省略してもよい。
・上記実施形態において、第１半導体素子３０Ｕおよび第１半導体素子３０Ｕに逆並列に接続されたダイオード４０の個数は任意に変更可能である。これら第１半導体素子３０Ｕおよびダイオード４０の個数の変更にともない、第２半導体素子３０Ｌおよび第２半導体素子３０Ｌに逆並列に接続されたダイオード４０の個数が第１半導体素子３０Ｕおよびダイオード４０の個数と同じとなるように変更される。これら半導体素子３０Ｕ，３０Ｌおよびダイオード４０の個数は、たとえば半導体装置１の仕様に応じて変更される。

また、各半導体素子３０Ｕ、３０Ｌおよびダイオード４０の個数の変更にともない基板１０の個数を変更してもよい。各半導体素子３０Ｕ，３０Ｌおよびダイオード４０の個数が少ない場合、たとえば各半導体素子３０Ｕ，３０Ｌがそれぞれ６個およびダイオード４０が１２個の場合、基板１０から第２基板１０Ｂを省略する。

・上記実施形態において、図３１に示すように、半導体装置１に対して１個の導体層２５が設けられる構成であってもよい。すなわち半導体装置１は、１個の温度検出素子５０を備えている。この場合、温度検出素子５０は、半導体装置１の装置内部の温度を検出するといえる。導体層２５は、第１基板１０Ａに形成されている。より詳細には、導体層２５は、ｙ方向において第１上アーム搭載層２１ＵＡよりも基板側面１１の近くに配置されている。導体層２５は、ｙ方向において第１上アーム制御層２３ＵＡおよび第１上アーム検出層２４ＵＡと揃っている。導体層２５は、ｘ方向において第１上アーム制御層２３ＵＡおよび第１上アーム検出層２４ＵＡと、第１上アーム搭載層２１ＵＡの端子接続部２１ｂとの間に配置されている。導体層２５は、上記実施形態と同様に、第１導体部２５Ｒおよび第２導体部２５Ｌを有している。第１導体部２５Ｒおよび第２導体部２５Ｌの形状および構成は、上記実施形態と同様である。

図３２に示すように、温度検出素子５０は、上記実施形態と同様に、第１導体部２５Ｒの素子接続部２５ａと第２導体部２５Ｌの素子接続部２５ａとのｘ方向の間に配置されている。温度検出素子５０は、ｙ方向において各導体部２５Ｒ，２５Ｌの素子接続部２５ａのうち第１半導体素子３０Ｕの近くの端部に配置されている。

第１導体部２５Ｒのワイヤ接続部２５ｂと第１温度検出端子６８Ａとは、温度検出端子ワイヤ７８Ｅによって接続されている。これにより、第１導体部２５Ｒと第１温度検出端子６８Ａとが電気的に接続されている。温度検出端子ワイヤ７８Ｅは、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。

図３１および図３２の温度検出素子５０の各導体部２５Ｒ，２５Ｌに対する配置構成および温度検出素子５０と各導体部２５Ｒ，２５Ｌとの接続構成は、図１８および図１９に示す上記実施形態と同様である。すなわち、第１基板１０Ａの基板主面１０ｓ上（絶縁層１５上）に配置されている。温度検出素子５０の第１電極５１はｘ方向において第１導体部２５Ｒの素子接続部２５ａと対向しており、第２電極５２はｘ方向において第２導体部２５Ｌの素子接続部２５ａと対向している。第１電極５１と第１導体部２５Ｒの素子接続部２５ａとははんだなどの導電性接合材Ｐ２によって接合されており、第２電極５２と第２導体部２５Ｌの素子接続部２５ａとは導電性接合材Ｐ２によって接合されている。この構成によれば、上記実施形態の（１）〜（６）と同様の効果が得られる。

・半導体装置１に対して１個の導体層２５が設けられる構成の別例として、たとえば図３３に示す半導体装置１の構成であってもよい。
図３３に示す半導体装置１は、第１基板１０Ａおよび第３基板１０Ｃを備えている。すなわち半導体装置１から第２基板１０Ｂが省略されている。図３３に示す半導体装置１は、図３１に示す半導体装置１と比較して、次の点が主に異なる。

図３３に示すように、第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡはそれぞれ、第１下アーム搭載層２１ＬＡよりも基板側面１２の近くに配置されている。第３下アーム制御層２３ＬＣおよび第３下アーム検出層２４ＬＣはそれぞれ、第３下アーム搭載層２１ＬＣよりも基板側面１２の近くに配置されている。

また第１上アーム搭載層２１ＵＡと第３上アーム搭載層２１ＵＣとは、板状の搭載層接続部材１２１によって接続されている。第１下アーム搭載層２１ＬＡと第３下アーム搭載層２１ＬＣとは、板状の搭載層接続部材１２２によって接続されている。第１導電層２２Ａと第３導電層２２Ｃとは、板状の導電層接続部材１２３によって接続されている。搭載層接続部材１２１，１２２および導電層接続部材１２３は、同一形状であり、ｚ方向から視てＨ字状に形成されている。搭載層接続部材１２１，１２２および導電層接続部材１２３は、たとえばＣｕからなる。

入力端子６１Ａは、第１上アーム搭載層２１ＵＡに直接的に接続されている。入力端子６１Ｂは、第１導電層２２Ａに直接的に接続されている。出力端子６２Ａ，６２Ｂは、第３下アーム搭載層２１ＬＣに直接的に接続されている。すなわち、半導体装置１からワイヤ７１Ａ，７１Ｂが省略されている。

第１上アーム制御層２３ＵＡと第３上アーム制御層２３ＵＣとは、複数本の制御層接続ワイヤ８１Ｅによって接続されている。これにより、第１上アーム制御層２３ＵＡと第３上アーム制御層２３ＵＣとが電気的に接続されている。

第１上アーム検出層２４ＵＡと第３上アーム検出層２４ＵＣとは、複数本の検出層接続ワイヤ８２Ｅによって接続されている。これにより、第１上アーム検出層２４ＵＡと第３上アーム検出層２４ＵＣとが電気的に接続されている。

第１下アーム制御層２３ＬＡと第３下アーム制御層２３ＬＣとは、複数本の制御層接続ワイヤ８１Ｆによって接続されている。これにより、第１下アーム制御層２３ＬＡと第３下アーム制御層２３ＬＣとが電気的に接続されている。

第１下アーム検出層２４ＬＡと第３下アーム検出層２４ＬＣとは、複数本の検出層接続ワイヤ８２Ｆによって接続されている。これにより、第１下アーム検出層２４ＬＡと第３下アーム検出層２４ＬＣとが電気的に接続されている。

制御層接続ワイヤ８１Ｅ，８１Ｆおよび検出層接続ワイヤ８２Ｅ，８２Ｆはそれぞれ、たとえばＡｕ、Ａｕを含む合金、Ｃｕ、Ｃｕを含む合金、Ａｌ、およびＡｌを含む合金のいずれかである。なお、制御層接続ワイヤ８１Ｅ，８１Ｆおよび検出層接続ワイヤ８２Ｅ，８２Ｆの本数はそれぞれ、任意に変更可能である。たとえば、制御層接続ワイヤ８１Ｅ，８１Ｆおよび検出層接続ワイヤ８２Ｅ，８２Ｆの本数はそれぞれ、１本であってもよい。

図３４に示すように、温度検出素子５０は、上記実施形態と同様に、第１導体部２５Ｒの素子接続部２５ａと第２導体部２５Ｌの素子接続部２５ａとのｘ方向の間に配置されている。温度検出素子５０は、ｙ方向において各導体部２５Ｒ，２５Ｌの素子接続部２５ａのうち第１半導体素子３０Ｕの近くの端部に配置されている。

図３３および図３４の温度検出素子５０の各導体部２５Ｒ，２５Ｌに対する配置構成および温度検出素子５０と各導体部２５Ｒ，２５Ｌとの接続構成は、図１８および図１９に示す上記実施形態と同様である。すなわち、第１基板１０Ａの基板主面１０ｓに配置されている。温度検出素子５０の第１電極５１はｘ方向において第１導体部２５Ｒの素子接続部２５ａと対向しており、第２電極５２はｘ方向において第２導体部２５Ｌの素子接続部２５ａと対向している。第１電極５１と第１導体部２５Ｒの素子接続部２５ａとははんだなどの導電性接合材Ｐ２によって接合されており、第２電極５２と第２導体部２５Ｌの素子接続部２５ａとは導電性接合材Ｐ２によって接合されている。この構成によれば、上記実施形態の（１）〜（６）と同様の効果が得られる。

・上記実施形態において、各基板１０Ａ〜１０Ｃの構成は任意に変更可能である。一例では、各基板１０Ａ〜１０Ｃの構成は、たとえばセラミックスなどの電気絶縁部材の主面および裏面のそれぞれにＣｕ箔が接合されたＤＢＣ（Direct Bonding Copper）基板を用いることもできる。ＤＢＣ基板では、電気絶縁部材の主面に形成されたＣｕ箔の表面が基板主面１０ｓを構成し、電気絶縁部材の裏面に形成されたＣｕ箔の表面が基板裏面１０ｒを構成している。ＤＢＣ基板を用いる場合、基板主面１０ｓのＣｕ箔をパターニングすることによって搭載層、導電層、制御層および検出層などを容易に形成できる。また、基板裏面１０ｒのＣｕ箔は、各基板１０Ａ〜１０Ｃから放熱板１００に向けて伝熱する伝熱層とすることができる。

ＤＢＣ基板の一例として、図３５に示すように、第１基板１０Ａは、ｚ方向において互いに反対側を向く主面１３０ｓおよび裏面１３０ｒを有する電気絶縁性の絶縁層１３０を有する。絶縁層１３０の主面１３０ｓには、第１上アーム搭載層２１ＵＡ、図示していないが第１下アーム搭載層２１ＬＡ、第１導電層２２Ａ、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、第１導体層２５Ａ、第１中継層２６Ａ、第１下アーム制御層２３ＬＡおよび第１下アーム検出層２４ＬＡが形成されている。これら層は、Ｃｕ箔からなる。このように、第１上アーム搭載層２１ＵＡ、第１下アーム搭載層２１ＬＡ、第１導電層２２Ａ、第１上アーム制御層２３ＵＡ、第１上アーム検出層２４ＵＡ、第１下アーム制御層２３ＬＡ、第１下アーム検出層２４ＬＡ、複数の第１導体層２５Ａおよび第１中継層２６Ａはそれぞれ、絶縁層１３０の主面１３０ｓよりも上に形成されているともいえる。

第１上アーム搭載層２１ＵＡ上には、導電性接合材Ｐ１を介して第１半導体素子３０Ｕが搭載されている。
絶縁層１３０の主面１３０ｓ上には、温度検出素子５０が配置されている。温度検出素子５０と第１導体層２５Ａとの配置および接続関係は、上記実施形態の温度検出素子５０と第１導体層２５Ａとの配置および接続関係と同じである。

絶縁層１３０の裏面１３０ｒには、Ｃｕ箔からなる金属層１３１が形成されている。金属層１３１は、Ａｇペースト等の導電性接合材を介して放熱板１００の放熱主面１００ｓに取り付けられている。すなわち、金属層１３１と放熱板１００の放熱主面１００ｓとの間には、接合層１８が形成されている。

なお、第２基板１０Ｂおよび第３基板１０Ｃについても、図３５に示す第１基板１０Ａと同様の構成に変更することができる。この場合、図示していないが、各上アーム搭載層２１ＵＢ，２１ＵＣ、各下アーム搭載層２１ＬＢ，２１ＬＣ、各導電層２２Ｂ，２２Ｃ、各上アーム制御層２３ＵＢ，２３ＵＣ、各上アーム検出層２４ＵＢ，２４ＵＣ、各下アーム制御層２３ＬＢ，２３ＬＣ、各下アーム検出層２４ＬＢ，２４ＬＣ、複数の各導体層２５Ｂ，２５Ｃおよび各中継層２６Ｂ，２６Ｃはそれぞれ、絶縁層１３０の主面１３０ｓ上に形成されているため、絶縁層１３０の主面１３０ｓよりも上に形成されているともいえる。また、各基板１０Ｂ，１０Ｃの絶縁層１３０の主面１３０ｓ上に温度検出素子５０が配置される。温度検出素子５０と第２導体層２５Ｂとの配置および接続関係は、上記実施形態の温度検出素子５０と第２導体層２５Ｂとの配置および接続関係と同じである。また、温度検出素子５０と第３導体層２５Ｃとの配置および接続関係は、上記実施形態の温度検出素子５０と第３導体層２５Ｃとの配置および接続関係と同じである。

また、各基板１０Ａ〜１０Ｃは、ＤＢＣ基板に限られず、シリコン基板やガラスエポキシ基板等に変更することができる。この場合も、シリコン基板およびガラスエポキシ基板等における絶縁層の主面上に温度検出素子が配置される。

・上記実施形態において、金属層１６を省略してもよい。この場合、各上アーム搭載層２１ＵＡ〜２１ＵＣ、各下アーム搭載層２１ＬＡ〜２１ＬＣ、各導電層２２Ａ〜２２Ｃ、各上アーム制御層２３ＵＡ〜２３ＵＣ、各上アーム検出層２４ＵＡ〜２４ＵＣ、各中継層２６Ａ〜２６Ｃ、各下アーム制御層２３ＬＡ〜２３ＬＣおよび各下アーム検出層２４ＬＡ〜２４ＬＣは絶縁層１５上に形成される。

（付記）
上記実施形態および上記変更例から把握できる技術的思想について以下に説明する。
（付記Ａ１）厚さ方向において反対側を向く基板主面および基板裏面を有する電気絶縁性の基板と、前記基板主面に形成された導電性の搭載層と、前記搭載層に搭載された複数の半導体素子と、前記半導体素子の温度を検出する複数の温度検出素子と、を備え、前記複数の温度検出素子は、前記基板主面の平面方向において前記複数の半導体素子に対して個別に対向して配置されている、半導体装置。この構成によれば、複数の温度検出素子が複数の半導体素子の温度を個別に検出することができる。

（付記Ａ２）前記厚さ方向から視て、前記複数の半導体素子の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、前記温度検出素子は、前記第２方向において前記半導体素子と対向している、付記Ａ１に記載の半導体装置。

（付記Ａ３）前記複数の第１半導体素子と、前記複数の第１半導体素子と前記第２方向において対向する前記複数の温度検出素子との前記第２方向の間の距離は、互いに等しい、付記Ａ２に記載の半導体装置。この構成によれば、複数の半導体素子の温度の検出精度のばらつきを抑制することができる。

（付記Ａ４）前記基板主面に形成されており、前記温度検出素子と電気的に接続する複数の導体層を備え、前記複数の導体層は、前記複数の温度検出素子に対して個別に設けられている、付記Ａ１〜Ａ３のいずれか１つに記載の半導体装置。

（付記Ａ５）前記厚さ方向から視て、前記複数の半導体素子の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、前記複数の導体層は、前記第２方向において互いに揃った状態で前記第１方向において互いに離間して配列されている、付記Ａ４に記載の半導体装置。

（付記Ａ６）前記複数の温度検出素子はそれぞれ、第１電極および第２電極を有しており、前記複数の導体層はそれぞれ、前記第１電極と電気的に接続される第１導体部と、前記第２電極と電気的に接続される第２導体部と、を有しており、前記第１方向において、前記複数の導体層のそれぞれの前記第１導体部および前記第２導体部は互いに離間して配列されており、前記複数の温度検出素子は、前記複数の導体層に対して個別に、前記第１導体部と前記第２導体部と前記第１方向の間において、前記第１電極および前記第２電極が前記第１方向に配列された状態で配置されている、付記Ａ５に記載の半導体装置。

（付記Ａ７）前記第１導体部および前記第２導体部は、前記温度検出素子の両側に分散して配置されており、前記温度検出素子は、前記厚さ方向から視て、前記第１導体部の近くに前記第１電極が位置し、前記第２導体部の近くに前記第２電極が位置するように配置されている、付記Ａ６に記載の半導体装置。

（付記Ａ８）前記厚さ方向から視て、前記複数の半導体素子の配列方向を第１方向とすると、前記第１導体部および前記第２導体部は、前記第１方向において互いに離間して配列されている、付記Ａ７に記載の半導体装置。

（付記Ａ９）前記第１導体部および前記第２導体部はそれぞれ、前記第２方向に延びる部分を有しており、前記温度検出素子は、前記第１導体部および前記第２導体部のうち前記第２方向において前記半導体素子に近い部分に配置されている、付記Ａ６〜Ａ８のいずれか１つに記載の半導体装置。

（付記Ａ１０）前記複数の半導体素子はそれぞれ、制御電極を有しており、前記基板主面に形成されており、ワイヤによって前記複数の半導体素子のそれぞれの制御電極と電気的に接続された制御層を備え、前記制御層は、前記第１方向に向けて延びており、前記第２方向において前記搭載層から離間して配置されており、前記複数の導電層はそれぞれ、前記第２方向において前記搭載層と前記制御層との間に配置されている、付記Ａ６〜Ａ９のいずれか１つに記載の半導体装置。

（付記Ａ１１）ワイヤによって前記第１導体部および前記第２導体部のうち一方と接続される中継層を有しており、前記複数の導電層の前記第１導体部および前記第２導体部のうち一方はそれぞれ、個別の前記ワイヤを介して前記中継層に接続されている、付記Ａ１０に記載の半導体装置。

（付記Ａ１２）前記第２方向において、前記中継層は、前記制御層に対して前記導電層とは反対側に配置されている、付記Ａ１１に記載の半導体装置。
（付記Ａ１３）前記複数の半導体素子はそれぞれ、第１駆動電極および第２駆動電極をさらに有しており、前記複数の半導体素子の第１駆動電極はそれぞれ、前記搭載層と電気的に接続されており、ワイヤによって前記複数の半導体素子の前記第２駆動電極とそれぞれ接続された検出層を備え、前記検出層は、前記第２方向において前記制御層と前記導体層との間に配置されている、付記Ａ４〜Ａ１２のいずれか１つに記載の半導体装置。

（付記Ａ１４）前記複数の半導体素子はそれぞれ、トランジスタであり、前記複数の半導体素子に対して個別に逆並列に接続されるように前記搭載層に配置された複数のダイオードを有しており、前記複数のダイオードは、前記第２方向において前記複数の半導体素子に対して前記複数の温度検出素子とは反対側に配置されている、付記Ａ１〜Ａ１３のいずれか１つに記載の半導体装置。

（付記Ａ１５）前記複数のダイオードは、前記第２方向において互いに揃った状態で前記配列方向において互いに離間して配列されている、付記Ａ１４に記載の半導体装置。
（付記Ａ１６）前記厚さ方向から視て、前記複数の半導体素子の配列方向を第１方向とし、前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、前記複数の温度検出素子は、前記第２方向において前記搭載層と近接するように配置されている、付記Ａ１〜Ａ１５のいずれか１つに記載の半導体装置。

上記付記Ａに関する課題を以下に説明する。
従来の半導体装置は、１個の温度検出素子を備えている。このため、互いに並列接続された複数の半導体素子に対して１個の温度検出素子を用いて半導体素子の温度を測定している。この構成では、複数の半導体素子の発熱に起因する半導体装置内の温度を検出することができるものの、半導体素子の個別の温度を検出することは困難である。そこで、本開示の目的は、半導体素子の個別の温度を検出できる半導体装置を提供することにある。

（付記Ｂ１）半導体装置であって、電気絶縁性を有する絶縁層と、前記絶縁層よりも上に形成された導電性の搭載層と、前記搭載層に搭載された複数の半導体素子と、装置内部の温度を検出する温度検出素子と、を備え、前記温度検出素子は、前記絶縁層上に配置されている、半導体装置。

（付記Ｂ２）前記絶縁層の厚さ方向から視て、前記温度検出素子は、前記複数の半導体素子の配列方向と直交する方向において前記複数の半導体素子のうち１つの半導体素子と対向するように配置されている、付記Ｂ１に記載の半導体装置。

（付記Ｂ３）前記絶縁層よりも上において前記搭載層とは分離して形成されており、前記温度検出素子と電気的に接続する導体層を備え、前記温度検出素子は、第１電極および第２電極を有しており、前記導体層は、前記第１電極と電気的に接続される第１導体部と、前記第２電極と電気的に接続される第２導体部と、を有しており、前記第１導体部および前記第２導体部は、前記絶縁層の厚さ方向と交差する方向において前記温度検出素子を挟んで配置されており、前記温度検出素子は、前記厚さ方向から視て、前記第１導体部の近くに前記第１電極が位置し、前記第２導体部の近くに前記第２電極が位置するように配置されている、付記Ｂ１またはＢ２に記載の半導体装置。

（付記Ｂ４）前記第１導体部と前記第２導体部とが配列される方向を第１方向とすると、前記第１電極は、前記第１方向において前記第１導体部の側面と対向しており、導電性接合材によって前記第１導体部の側面と接合されており、前記第２電極は、前記第１方向において前記第２導体部の側面と対向しており、導電性接合材によって前記第２導体部の側面と接合されている、付記Ｂ３に記載の半導体装置。

（付記Ｂ５）前記第１導体部のうち前記温度検出素子と対向する部分は、前記厚さ方向において前記絶縁層から離れるにつれて前記温度検出素子から離れるように傾斜する第１傾斜部を有しており、前記第２導体部のうち前記温度検出素子と対向する部分は、前記厚さ方向において前記絶縁層から離れるにつれて前記温度検出素子から離れるように傾斜する第２傾斜部を有している、付記Ｂ４に記載の半導体装置。

１…半導体装置
１０…基板
１０Ａ…第１基板（基板）
１０Ｂ…第２基板（基板）
１０Ｃ…第３基板（基板）
１０ｓ…基板主面
１０ｒ…基板裏面
１５…絶縁層
１６…金属層
２１ＵＡ…第１上アーム搭載層（搭載層）
２１ＵＢ…第２上アーム搭載層（搭載層）
２１ＵＣ…第３上アーム搭載層（搭載層）
２３ＵＡ…第１上アーム制御層（制御層）
２３ＵＢ…第２上アーム制御層（制御層）
２３ＵＣ…第３上アーム制御層（制御層）
２５…導体層
２５Ａ…第１導体層（導体層）
２５Ｂ…第２導体層（導体層）
２５Ｃ…第３導体層（導体層）
２５Ｒ…第１導体部
２５Ｌ…第２導体部
２５ａ…素子接続部
２５ｂ…ワイヤ接続部
２５ｃ…傾斜部（第１傾斜部、第２傾斜部）
２６Ａ…第１中継層（中継層）
２６Ｂ…第２中継層（中継層）
２６Ｃ…第３中継層（中継層）
３０…半導体素子
３０Ｕ…第１半導体素子（半導体素子）
３１…ドレイン電極（第１駆動電極）
３２…ソース電極（第２駆動電極）
３３…ゲート電極（制御電極）
４０…ダイオード
５０…温度検出素子
５１…第１電極
５２…第２電極
６８…温度検出端子
７３Ｕ…上アーム制御ワイヤ（ワイヤ）
７４Ｕ…上アーム検出ワイヤ（ワイヤ）
７９Ｃ…温度検出端子ワイヤ（ワイヤ）
１３０…絶縁層
１３０ｓ…主面
１３０ｒ…裏面
Ｐ２…導電性接合材（第１導電性接合材、第２導電性接合材）

Claims

電気絶縁性を有する絶縁層と、
前記絶縁層よりも上に形成された導電性の搭載層と、
前記搭載層に搭載された半導体素子と、
前記半導体素子の温度を検出する温度検出素子と、
を備え、
前記温度検出素子は、前記絶縁層上に配置されている
半導体装置。
前記絶縁層よりも上において前記搭載層とは分離して形成されており、前記温度検出素子と電気的に接続する導体層を備え、
前記温度検出素子は、第１電極および第２電極を有しており、
前記導体層は、
前記第１電極と電気的に接続される第１導体部と、
前記第２電極と電気的に接続される第２導体部と、
を有しており、
前記第１導体部および前記第２導体部は、前記絶縁層の厚さ方向と交差する方向において前記温度検出素子を挟んで配置されており、
前記温度検出素子は、前記厚さ方向から視て、前記第１導体部の近くに前記第１電極が位置し、前記第２導体部の近くに前記第２電極が位置するように配置されている
請求項１に記載の半導体装置。
前記第１導体部と前記第２導体部とが配列される方向を第１方向とすると、
前記第１電極は、前記第１方向において前記第１導体部の側面と対向しており、導電性接合材によって前記第１導体部の側面と接合されており、
前記第２電極は、前記第１方向において前記第２導体部の側面と対向しており、導電性接合材によって前記第２導体部の側面と接合されている
請求項２に記載の半導体装置。
前記第１導体部のうち前記温度検出素子と対向する部分は、前記厚さ方向において前記絶縁層から離れるにつれて前記温度検出素子から離れるように傾斜する第１傾斜部を有しており、
前記第２導体部のうち前記温度検出素子と対向する部分は、前記厚さ方向において前記絶縁層から離れるにつれて前記温度検出素子から離れるように傾斜する第２傾斜部を有している
請求項３に記載の半導体装置。
前記厚さ方向および前記第１方向と直交する方向を第２方向とすると、
前記温度検出素子および前記半導体素子は、前記第２方向において配列されている
請求項３または４に記載の半導体装置。
前記温度検出素子は、前記搭載層と近接するように配置されている
請求項５に記載の半導体装置。
前記絶縁層から前記温度検出素子までの高さは、前記絶縁層から前記第１導体部および前記第２導体部までの高さと等しい
請求項２〜６のいずれか一項に記載の半導体装置。
前記半導体素子は、制御電極を有しており、
前記絶縁層よりも上に形成されており、ワイヤによって前記制御電極と電気的に接続された制御層を備え、
前記制御層は、前記第２方向において前記搭載層から離間して配置されており、
前記温度検出素子は、前記第２方向において前記搭載層と前記制御層との間に配置されている
請求項５に記載の半導体装置。
前記第２方向において、前記温度検出素子は、前記制御層よりも前記搭載層に寄せて配置されている
請求項８に記載の半導体装置。
前記第１導体部および前記第２導体部はそれぞれ、前記第２方向に延びる部分を有しており、
前記温度検出素子は、前記第１導体部および前記第２導体部のうち前記第２方向において前記半導体素子に近い部分に配置されている
請求項８または９に記載の半導体装置。
前記温度検出素子の検出情報を外部に取り出すための温度検出端子を備え、
前記第１導体部および前記第２導体部は、ワイヤによって前記温度検出端子と接続されており、
前記第２方向において、前記温度検出端子は、前記第１導体部および前記第２導体部に対して前記半導体素子とは反対側に配置されており、
前記第１導体部および前記第２導体部はそれぞれ、前記第２方向に向けて延びる素子接続部と、前記第２方向における前記素子接続部の両端部のうち前記半導体素子から遠い側の端部から前記第１方向に延びるワイヤ接続部と、を有しており、
前記ワイヤ接続部は、前記第２方向において前記温度検出素子よりも前記半導体素子から離れている
請求項８〜１０のいずれか一項に記載の半導体装置。
前記半導体素子は、第１駆動電極および第２駆動電極をさらに有しており、
前記第１駆動電極は、前記搭載層と電気的に接続されており、
ワイヤによって前記第２駆動電極と接続された検出層を備え、
前記検出層は、前記制御層と前記導体層との間に配置されている
請求項８〜１１のいずれか一項に記載の半導体装置。
厚さ方向において前記絶縁層上に形成された金属層を有しており、
前記搭載層および前記導体層はそれぞれ、前記金属層上に形成されている
請求項９〜１２のいずれか一項に記載の半導体装置。
前記第２方向における前記搭載層の大きさは、前記第２方向における前記半導体素子の大きさよりも大きく、
前記半導体素子は、前記第２方向において前記温度検出素子に近接するように前記搭載層に配置されている
請求項５，６，８〜１２のいずれか一項に記載の半導体装置。
前記半導体素子は、トランジスタであり、
前記トランジスタと逆並列に接続されるように前記搭載層に配置されたダイオードを有しており、
前記ダイオードは、前記第２方向において前記半導体素子に対して前記温度検出素子とは反対側に配置されている
請求項１４に記載の半導体装置。
前記厚さ方向から視て、前記温度検出素子、前記半導体素子および前記ダイオードは、前記第１方向において揃った状態で前記第２方向において互いに離間して配列されている
請求項１５に記載の半導体装置。
前記半導体素子として、複数の半導体素子を有しており、
前記温度検出素子として、前記複数の半導体素子に対して個別に設けられた複数の温度検出素子を有している
請求項１〜５のいずれか一項に記載の半導体装置。
前記複数の半導体素子は、前記搭載層の面方向のうち第３方向に配列されており、
前記絶縁層の厚さ方向および前記第３方向と直交する方向を第４方向とすると、
前記第４方向において、前記複数の温度検出素子は、前記複数の半導体素子に対して個別に対向するように配置されている
請求項１７に記載の半導体装置。
前記絶縁層よりも上に形成されており、前記温度検出素子と電気的に接続する複数の導体層を備え、
前記複数の導体層は、前記複数の温度検出素子に対して個別に設けられている
請求項１８に記載の半導体装置。
前記複数の導体層は、前記第４方向において互いに揃った状態で前記第３方向において互いに離間して配列されている
請求項１９に記載の半導体装置。
前記複数の温度検出素子は、前記第４方向において互いに揃った状態で前記第３方向において互いに離間して配列されている
請求項２０に記載の半導体装置。
前記複数の温度検出素子はそれぞれ、第１電極および第２電極を有しており、
前記複数の導体層はそれぞれ、
前記第１電極と電気的に接続される第１導体部と、
前記第２電極と電気的に接続される第２導体部と、
を有しており、
前記第３方向において、前記複数の導体層のそれぞれの前記第１導体部および前記第２導体部は互いに離間して配列されており、
前記複数の温度検出素子は、前記複数の導体層に対して個別に、前記第１導体部と前記第２導体部との前記第３方向の間において、前記第１電極および前記第２電極が前記第３方向に配列された状態で配置されている
請求項２１に記載の半導体装置。
前記複数の半導体素子はそれぞれ、制御電極を有しており、
前記絶縁層よりも上に形成されており、ワイヤによって前記複数の半導体素子のそれぞれの制御電極と電気的に接続された制御層を備え、
前記制御層は、前記第３方向に向けて延びており、前記第４方向において前記搭載層から離間して配置されており、
前記複数の導体層はそれぞれ、前記第４方向において前記搭載層と前記制御層との間に配置されている
請求項２２に記載の半導体装置。
前記絶縁層よりも上に形成されており、ワイヤによって前記第１導体部および前記第２導体部のうち一方と接続される中継層を有しており、
前記複数の導体層の前記第１導体部および前記第２導体部のうち一方はそれぞれ、個別の前記ワイヤを介して前記中継層に接続されている
請求項２３に記載の半導体装置。
前記第４方向において、前記中継層は、前記制御層に対して前記導体層とは反対側に配置されている
請求項２４に記載の半導体装置。
前記複数の半導体素子はそれぞれ、第１駆動電極および第２駆動電極をさらに有しており、
前記複数の半導体素子の第１駆動電極はそれぞれ、前記搭載層と電気的に接続されており、
前記絶縁層よりも上に形成されており、ワイヤによって前記複数の半導体素子の前記第２駆動電極とそれぞれ接続された検出層を備え、
前記検出層は、前記第４方向において前記制御層と前記導体層との間に配置されている
請求項２３〜２５のいずれか一項に記載の半導体装置。
厚さ方向において前記絶縁層上に形成された金属層を有しており、
前記搭載層および前記導体層はそれぞれ、前記金属層上に形成されている
請求項１９〜２６のいずれか一項に記載の半導体装置。
前記複数の半導体素子はそれぞれ、トランジスタであり、
前記複数の半導体素子に対して個別に逆並列に接続されるように前記搭載層に配置された複数のダイオードを有しており、
前記複数のダイオードは、前記第４方向において前記複数の半導体素子に対して前記複数の温度検出素子とは反対側に配置されている
請求項１７〜２７のいずれか一項に記載の半導体装置。
前記複数の半導体素子は、前記搭載層の面方向のうち第３方向に配列されており、
前記絶縁層の厚さ方向および前記第３方向と直交する方向を第４方向とすると、
前記複数のダイオードは、前記第４方向において互いに揃った状態で前記第３方向において互いに離間して配列されている
請求項２８に記載の半導体装置。
前記絶縁層は、アルミナを含む
請求項１〜２９のいずれか一項に記載の半導体装置。
前記金属層は、Ａｇを含み、
前記絶縁層は、アルミナを含む
請求項１３または２７に記載の半導体装置。
前記温度検出素子は、サーミスタである
請求項１〜３１のいずれか一項に記載の半導体装置。
前記半導体素子は、ＳｉＣＭＯＳＦＥＴである
請求項１〜３２のいずれか一項に記載の半導体装置。
電気絶縁性を有する絶縁層と、
前記絶縁層よりも上に形成された導電性の搭載層と、
前記搭載層に搭載された半導体素子と、
前記半導体素子の温度を検出する温度検出素子と、
を備える半導体装置の製造方法であって、
前記絶縁層上に前記温度検出素子を配置する配置工程を備える
半導体装置の製造方法。
前記温度検出素子は、第１電極および第２電極を有しており、
前記第１電極と電気的に接続される第１導体部、および前記第２電極と電気的に接続される第２導体部を有する導体層を前記絶縁層上に形成する導体層形成工程を備え、
前記配置工程は、前記導体層形成工程よりも後であり、
前記配置工程では、前記第１電極が前記第１導体部と対向し、前記第２電極が前記第２導体部と対向するように前記絶縁層のうち前記第１導体部と前記第２導体部との間の部分に前記温度検出素子を配置する
請求項３４に記載の半導体装置の製造方法。
前記第１電極と前記第１導体部との間を跨るように第１導電性接合材を塗布し、前記第２電極と前記第２導体部との間を跨るように第２導電性接合材を塗布する接合材塗布工程と、
前記第１導電性接合材を溶融して前記第１電極と前記第１導体部との間に前記第１導電性接合材を介在させ、前記第２導電性接合材を溶融して前記第２電極と前記第２導体部との間に前記第２導電性接合材を介在させる接合工程と、
をさらに備える
請求項３５に記載の半導体装置の製造方法。
前記絶縁層から前記温度検出素子までの高さは、前記絶縁層から前記第１導体部および前記第２導体部までの高さと等しい
請求項３６に記載の半導体装置の製造方法。