JP2019192751A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019192751A
JP2019192751A JP2018082981A JP2018082981A JP2019192751A JP 2019192751 A JP2019192751 A JP 2019192751A JP 2018082981 A JP2018082981 A JP 2018082981A JP 2018082981 A JP2018082981 A JP 2018082981A JP 2019192751 A JP2019192751 A JP 2019192751A
Authority
JP
Japan
Prior art keywords
semiconductor device
pad
electrode
resin
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018082981A
Other languages
English (en)
Other versions
JP7150461B2 (ja
Inventor
義勝 三浦
Yoshikatsu Miura
義勝 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018082981A priority Critical patent/JP7150461B2/ja
Priority to US16/388,021 priority patent/US11031322B2/en
Publication of JP2019192751A publication Critical patent/JP2019192751A/ja
Priority to US17/308,401 priority patent/US11742264B2/en
Priority to JP2022154130A priority patent/JP7441287B2/ja
Application granted granted Critical
Publication of JP7150461B2 publication Critical patent/JP7150461B2/ja
Priority to US18/349,496 priority patent/US20230352375A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性の向上を図った半導体装置を提供する。【解決手段】素子主面１０ａおよび素子裏面１０ｂを有し、素子主面１０ａにソース電極１２およびゲート電極１１が形成された半導体素子１と、ソース電極１２に電気的に接続された第１リード３と、ゲート電極１１に電気的に接続された第２リード４と、第１リード３の一部、第２リード４の一部、および、半導体素子１を覆う封止樹脂２と、を備えており、第１リード３は、ｚ方向に見て半導体素子１に重なる第１パッド部３１を含んでおり、第１パッド部３１は、ソース電極１２に接合された第１パッド接合面３１２およびｚ方向において第１パッド接合面３１２と反対側を向く第１パッド主面３１１を有しており、さらに、第１パッド接合面３１２から第１パッド主面３１１に向かって広がる凹部内面３１３ａを有し、かつ、ソース電極１２に接合されない非接合部（凹部３１３）を含んでいる。【選択図】図２

Description

本開示は、半導体素子を備えた半導体装置に関する。
半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリード、導電性金属板（以下、「ストラップ部材」という。）および封止樹脂を備えている。半導体素子は、複数のリードのそれぞれと導通しており、当該複数のリードのいずれかに、ストラップ部材を介して導通している。当該ストラップ部材は、半導体素子の上面に形成された電極の略全面を覆うように接合されている。封止樹脂は、半導体素子、複数のリードの一部ずつ、および、ストラップ部材を覆っている。
特開２００６−３１０６０９号公報
従来の半導体装置において、ストラップ部材と半導体素子との熱膨張係数が必ずしも等しくない。そのため、ストラップ部材と半導体素子とが接合された領域において、これらの熱膨張係数の差に起因する熱応力が生じ、半導体素子が破損しうる。したがって、半導体装置の信頼性の低下が懸念される。
本開示は、上記課題に鑑みて創作されたものであり、その目的は、信頼性の向上を図った半導体装置を提供することにある。
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に第１電極および第２電極が形成された半導体素子と、前記第１電極に電気的に接続された第１導電部材と、前記第２電極に電気的に接続された第２導電部材と、前記第１導電部材の一部、前記第２導電部材の一部、および、前記半導体素子を覆う封止樹脂と、を備えており、前記第１導電部材は、前記厚さ方向に見て前記半導体素子に重なる第１パッド部を含んでおり、前記第１パッド部は、前記第１電極に接合された接合面および前記厚さ方向において前記接合面と反対側を向く第１パッド主面を有しており、さらに、前記接合面から前記第１パッド主面に向かって広がる内面を有し、かつ、前記第１電極に接合されない非接合部を含んでいることを特徴とする。
前記半導体装置の好ましい実施の形態においては、前記第２電極は、前記第２導電部材が接合されたパッド電極部と、前記第２電極の内部抵抗を低減するためのフィンガー電極部とを有しており、前記非接合部は、前記厚さ方向に見て、前記フィンガー電極部に重なる。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記フィンガー電極部を覆う絶縁膜を有する。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記厚さ方向に見て０．０５〜０．３ｍｍ角である。
前記半導体装置の好ましい実施の形態においては、前記第１導電部材は、前記厚さ方向に見て前記封止樹脂から突き出た第１露出部と、前記封止樹脂に覆われ、かつ、前記第１パッド部および前記第１露出部に繋がる第１連結部とをさらに含んでいる。
前記半導体装置の好ましい実施の形態においては、前記第１露出部は、前記第１連結部に繋がり、かつ、前記厚さ方向に屈曲した第１屈曲部、および、前記第１屈曲部に繋がる第１端子部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記半導体素子が搭載された第３導電部材をさらに備えており、前記半導体素子は、前記素子裏面に第３電極が形成されており、前記第３導電部材は、前記第３電極に電気的に接続している。
前記半導体装置の好ましい実施の形態においては、前記封止樹脂は、前記素子裏面と同じ方向を向く樹脂裏面を有しており、前記第３導電部材は、前記素子裏面と同じ方向を向き、かつ、前記樹脂裏面から露出する実装面を有しており、前記第１端子部は、前記厚さ方向に直交する第１方向に見て、前記第３導電部材に重なる。
前記半導体装置の好ましい実施の形態においては、前記第２導電部材は、前記第２電極に接合された第２パッド部と、前記厚さ方向に見て、前記封止樹脂から突き出た第２露出部と、前記封止樹脂に覆われ、かつ、前記第２パッド部および前記第２露出部に繋がる第２連結部とを含んでいる。
前記半導体装置の好ましい実施の形態においては、前記第２露出部は、前記第２連結部に繋がり、かつ、前記厚さ方向に屈曲した第２屈曲部、および、前記第２屈曲部に繋がる第２端子部を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記第２端子部は、前記第１方向に見て、前記第３導電部材に重なる。
前記半導体装置の好ましい実施の形態においては、前記非接合部は、前記内面に繋がり、かつ、前記接合面と同じ方向を向く底面をさらに含む。
前記半導体装置の好ましい実施の形態においては、前記非接合部は、各々が前記厚さ方向に直交する第１方向に延びており、かつ、前記厚さ方向および前記第１方向の両方に直交する第２方向に並んだ複数の凹部である。
前記半導体装置の好ましい実施の形態においては、前記複数の凹部はそれぞれ、前記第１パッド部の前記第１方向の一方側の端縁から前記第１方向の他方側の端縁まで繋がる。
前記半導体装置の好ましい実施の形態においては、前記第１パッド主面は、少なくとも一部が前記封止樹脂から露出する。
前記半導体装置の好ましい実施の形態においては、前記封止樹脂は、前記素子主面と同じ方向を向く樹脂主面および当該樹脂主面から窪んだ樹脂凹部を有しており、前記樹脂凹部は、樹脂凹部底面、および、当該樹脂凹部底面と前記樹脂主面とに繋がる樹脂凹部側面を有しており、前記樹脂凹部底面と前記第１パッド主面とが面一である。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、パワーＭＯＳＦＥＴであり、前記第１電極は、ソース電極であり、前記第２電極は、ゲート電極である。
本開示の半導体装置によれば、当該半導体装置の信頼性を向上することができる。
第１実施形態にかかる半導体装置を示す平面図である。 図１に示す平面図において封止樹脂を透過した図である。 図２の一部を拡大した要部拡大図である。 第１実施形態にかかる半導体装置を示す底面図である。 図２のＶ−Ｖ線に沿う断面図である。 図２のＶＩ−ＶＩ線に沿う断面図である。 図２のＶＩＩ−ＶＩＩ線に沿う断面図である。 変形例にかかる半導体素子を示す要部拡大平面図である。 変形例にかかる半導体素子を示す断面図である。 変形例にかかる半導体素子を示す要部拡大平面図である。 変形例にかかる半導体素子を示す断面図である。 第２実施形態にかかる半導体装置を示す平面図（封止樹脂を透過している）である。 図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 第３実施形態にかかる半導体装置を示す平面図である。 図１４のＸＶ−ＸＶ線に沿う断面図である。 第３実施形態の変形例にかかる半導体装置を示す平面図である。 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 第４実施形態にかかる半導体装置を示す平面図（封止樹脂を透過している）である。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１８のＸＸ−ＸＸ線に沿う断面図である。 変形例にかかる半導体装置を示す要部拡大平面図である。
以下、本開示の半導体装置の好ましい実施の形態について、図面を参照して、具体的に説明する。
図１〜図７は、本開示の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１、封止樹脂２、第１リード３、第２リード４、第３リード５および複数の導電性接合材６を備えている。半導体装置Ａ１は、様々な電子機器などの回路基板に表面実装するものである。
図１は、半導体装置Ａ１を示す平面図である。図２は、図１に示す平面図において封止樹脂２を透過した図である。図３は、図２の一部を拡大した要部拡大図である。なお、図３においては、各導電性接合材６を省略し、かつ、第１リード３および第２リード４を透過している。図４は、半導体装置Ａ１を示す底面図である。図５は、図２に示すＶ−Ｖ線に沿う断面図である。図６は、図２に示すＶＩ−ＶＩ線に沿う断面図である。図７は、図２に示すＶＩＩ−ＶＩＩ線に沿う断面図である。説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とそれぞれ定義する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図における左右方向である。ｙ方向は、半導体装置Ａ１の平面図における上下方向である。ｘ方向、ｙ方向およびｚ方向が、特許請求の範囲に記載の「第２方向」、「第１方向」および「厚さ方向」にそれぞれ相当する。
半導体素子１は、半導体装置Ａ１の電気的機能を発揮する要素である。本実施形態においては、半導体素子１は、３つの電極を有する３端子素子であり、たとえばパワーＭＯＳＦＥＴである。なお、半導体素子１は、３端子素子に限定されず、ダイオードなどの２端子素子であってもよい。本実施形態においては、半導体素子１は、ｚ方向に見て（以下、「平面視」ともいう。）矩形状である。半導体素子１の平面視寸法は、０．０５〜０．３ｍｍ角である。
半導体素子１は、素子主面１０ａおよび素子裏面１０ｂを有する。素子主面１０ａおよび素子裏面１０ｂは、ｚ方向において離間しており、互いに反対側を向く。本実施形態においては、半導体装置Ａ１を回路基板に実装した際、素子裏面１０ｂが当該回路基板に対向する。素子主面１０ａおよび素子裏面１０ｂはともに、平坦である。
半導体素子１は、ゲート電極１１、ソース電極１２、ドレイン電極１３およびパッシベーション膜１４を有している。本実施形態においては、ゲート電極１１、ソース電極１２およびドレイン電極１３が、特許請求の範囲に記載の「第２電極」、「第１電極」および「第３電極」にそれぞれ相当する。また、パッシベーション膜１４が、特許請求の範囲に記載の「絶縁膜」に相当する。
ゲート電極１１およびソース電極１２は、素子主面１０ａに形成されている。ゲート電極１１の面積は、ソース電極１２の面積よりも小さい。ドレイン電極１３は、素子裏面１０ｂに形成されている。
半導体素子１において、ゲート電極１１は、パッド電極部１１１およびフィンガー電極部１１２を有する。パッド電極部１１１および複数のフィンガー電極部１１２は、半導体素子１の内部において導通している。
パッド電極部１１１は、第２リード４を接合するための部分である。パッド電極部１１１は、平面視矩形状である。各フィンガー電極部１１２は、ゲート電極１１における内部抵抗（ゲート抵抗）を低減するためのものである。各フィンガー電極部１１２は、パッシベーション膜１４に覆われている。これにより、各フィンガー電極部１１２は、半導体素子１の内部に配置されている。本実施形態においては、各フィンガー電極部１１２は、図３に示すように、ｙ方向に沿って延びており、平面視矩形状である。また、図３に示すように、素子主面１０ａのｙ方向の一方（図３における上方）寄りに、３つのフィンガー電極部１１２がｘ方向に並んでおり、素子主面１０ａのｙ方向の他方（図３における下方）寄りに、２つのフィンガー電極部１１２がｘ方向に並んで配置されている。各フィンガー電極部１１２によって、ソース電極１２がいくつかの領域に分割されている。
パッシベーション膜１４は素子主面１０ａを覆うように形成された半導体素子１の保護膜である。パッシベーション膜１４は、たとえばプラズマＣＶＤ法により形成されたＳｉ3Ｎ4層やＳｉＯ2層、または、塗布により形成されたポリイミド樹脂層である。または、これらの組み合わせによって形成されたものでもよい。パッシベーション膜１４から、ゲート電極１１のパッド電極部１１１およびソース電極１２がともに露出している。
封止樹脂２は、第１リード３、第２リード４および第３リード５のそれぞれ一部ずつと、半導体素子１とを覆っている。封止樹脂２は、たとえば黒色のエポキシ樹脂からなる。封止樹脂２は、たとえばモールド成形によって形成される。本実施形態においては、封止樹脂２は、平面視矩形状である。なお、封止樹脂２の素材、形成方法および形状はそれぞれ、上記したものに限定されない。封止樹脂２は、図１および図４〜図７に示すように、樹脂主面２１、樹脂裏面２２および複数の樹脂側面２３を有する。
樹脂主面２１と樹脂裏面２２とは、厚さ方向ｚにおいて反対側を向く。樹脂主面２１は、素子主面１０ａと同じ方向を向く。樹脂裏面２２は、素子裏面１０ｂと同じ方向を向く。複数の樹脂側面２３は、樹脂主面２１および樹脂裏面２２に繋がっている。本実施形態においては、各樹脂側面２３は、図５〜図７に示すように、樹脂主面２１および樹脂裏面２２の両方に対して直交する。また、各樹脂側面２３は、平坦である。なお、各樹脂側面２３は、厚さ方向ｚに対して若干傾斜していてもよい。
第１リード３、第２リード４および第３リード５はそれぞれ、半導体素子１に導通する。第１リード３、第２リード４および第３リード５は、金属からなる。本実施形態においては、当該金属は、主な成分がＣｕ（銅）であるものとするが、Ｎｉ（ニッケル）、または、ＣｕやＮｉの合金、４２アロイなどであってもよい。なお、第１リード３、第２リード４および第３リード５の各素材は、上記したものに限定されない。第１リード３、第２リード４および第３リード５は、たとえば金属プレス加工（スタンピング加工）によって所定の形状に形成される。
第１リード３は、半導体素子１のソース電極１２に導通する導電部材である。本実施形態においては、第１リード３が、特許請求の範囲に記載の「第１導電部材」に相当する。第１リード３は、第１パッド部３１、複数の第１露出部３２および複数の第１連結部３３を含んでいる。
第１パッド部３１は、半導体素子１のソース電極１２に接合するための部分である。第１パッド部３１は、平面視において、ソース電極１２に重なる。本実施形態においては、第１パッド部３１は、封止樹脂２に覆われている。第１パッド部３１は、第１パッド主面３１１および第１パッド接合面３１２を有し、さらに、複数の凹部３１３を含む。
第１パッド主面３１１は、図５および図６に示すように、半導体素子１の素子主面１０ａと同じ方向を向く。本実施形態においては、第１パッド主面３１１は平坦である。また、第１パッド主面３１１は、封止樹脂２に覆われている。
第１パッド接合面３１２は、半導体素子１の素子裏面１０ｂと同じ方向を向く。よって、第１パッド接合面３１２は、第１パッド主面３１１と反対側を向く。第１パッド接合面３１２は、半導体素子１に対向しており、一部の導電性接合材６（後述する第１接合材６１）を介して、ソース電極１２に接合されている。第１パッド接合面３１２が特許請求の範囲に記載の「接合面」に相当する。
複数の凹部３１３はそれぞれ、第１パッド接合面３１２からｚ方向に窪んだ部分である。本実施形態においては、第１パッド部３１には、３つの凹部３１３が形成されている。また、各凹部３１３は、図２に示すように、平面視においてｙ方向に延びている。本実施形態においては、各凹部３１３は、第１パッド部３１のｙ方向の一方の端縁からｙ方向他方の端縁まで繋がる。各凹部３１３は、図３に示すように、平面視においてゲート電極１１のフィンガー電極部１１２に重なる。本実施形態においては、凹部３１３が特許請求の範囲に記載の「非接合部」に相当する。各凹部３１３は、複数の凹部内面３１３ａおよび凹部底面３１３ｂを有する。
複数の凹部内面３１３ａはそれぞれ、第１パッド接合面３１２から第１パッド主面３１１に向かって広がる。本実施形態においては、各凹部３１３は、２つの凹部内面３１３ａを有する。各凹部内面３１３ａは、平坦である。各凹部内面３１３ａは、第１パッド接合面３１２および凹部底面３１３ｂの両方に直交する。なお、各凹部内面３１３ａは、曲面であってもよいし、ｚ方向に対して傾斜していてもよい。本実施形態においては、凹部内面３１３ａが特許請求の範囲に記載の「内面」に相当する。
凹部底面３１３ｂは、各凹部３１３における複数の凹部内面３１３ａに繋がる。凹部底面３１３ｂは、第１パッド接合面３１２と同じ方向を向き、第１パッド接合面３１２よりもｚ方向において第１パッド主面３１１側に配置されている。本実施形態においては、凹部底面３１３ｂは、平坦である。なお、凹部底面３１３ｂは、平坦に限定されず、たとえば曲面であってもよい。
複数の第１露出部３２はそれぞれ、封止樹脂２から露出する。本実施形態においては、各第１露出部３２は、平面視において、封止樹脂２のｙ方向を向く２つの樹脂側面２３の一方（平面図（図１参照）における下方）から突き出ている。本実施形態においては、第１露出部３２は、３つある。なお、第１露出部３２の数は限定されない。複数の第１露出部３２は、ｘ方向に並んでいる。複数の第１露出部３２は、ｘ方向に見て、互いに重なる。各第１露出部３２は、図１、図２および図４に示すように、第１先端面３２ａを有している。第１先端面３２ａは、ｙ方向の一方（図１において下方）を向く面である。本実施形態においては、各第１露出部３２は、各第１先端面３２ａを除いて、めっき（図示略）で覆われている。よって、各第１先端面３２ａにおいて、第１リード３の素地（本実施形態においてはＣｕ）が露出している。なお、各第１先端面３２ａもめっきで覆われていてもよい。各第１露出部３２は、第１端子部３２１および第１屈曲部３２２を含んでいる。
各第１端子部３２１は、半導体装置Ａ１を回路基板等に実装する際の端子として機能する。本実施形態においては、第１リード３が半導体素子１のソース電極１２に導通しているので、各第１端子部３２１は半導体装置Ａ１におけるソース端子である。
各第１屈曲部３２２は、平面視において、ｙ方向の一方の端縁が第１連結部３３に繋がり、ｙ方向の他方の端縁が第１端子部３２１に繋がる。各第１屈曲部３２２は、ｚ方向に屈曲している。各第１屈曲部３２２は、ガルウィング状に曲げ加工が施されている。
複数の第１連結部３３はそれぞれ、封止樹脂２に覆われている。各第１連結部３３は、第１パッド部３１と各第１露出部３２とを繋いでいる。各第１連結部３３は、各第１露出部３２に対して形成されている。本実施形態においては、第１露出部３２が３つあるので、第１連結部３３も３つある。各第１連結部３３は、ｚ方向において、各第１端子部３２１よりも素子主面１０ａが向く方向に位置する。
第２リード４は、半導体素子１のゲート電極１１に導通する導電部材である。本実施形態においては、第２リード４が、特許請求の範囲に記載の「第２導電部材」に相当する。第２リード４は、第２パッド部４１、第２露出部４２および第２連結部４３を含んでいる。
第２パッド部４１は、半導体素子１のゲート電極１１（パッド電極部１１１）に接合するための部分である。第２パッド部４１は、平面視において半導体素子１のゲート電極１１に重なる。第２パッド部４１は、封止樹脂２に覆われている。本実施形態においては、第２パッド部４１は、平面視矩形状である。第２パッド部４１は、第２パッド主面４１１および第２パッド接合面４１２を有する。
第２パッド主面４１１は、図５および図７に示すように、半導体素子１の素子主面１０ａと同じ方向を向く。本実施形態においては、第２パッド主面４１１は平坦である。また、第２パッド主面４１１は、封止樹脂２に覆われている。
第２パッド接合面４１２は、半導体素子１の素子裏面１０ｂと同じ方向を向く。よって、第２パッド接合面４１２は、第２パッド主面４１１と反対側を向く。第２パッド接合面４１２は、半導体素子１に対向しており、一部の導電性接合材６（後述する第２接合材６２）を介して、ゲート電極１１に接合されている。
第２露出部４２は、封止樹脂２から露出する。本実施形態においては、第２露出部４２は、平面視において、封止樹脂２のｙ方向を向く２つの樹脂側面２３の一方（平面図（図１参照）における下方）から突き出ている。第２露出部４２は、ｘ方向に見て、各第１露出部３２と重なる。第２露出部４２は、図１、図２、図４および図７に示すように、第２先端面４２ａを有している。第２先端面４２ａは、ｙ方向の一方（図１において下方）を向く面である。本実施形態においては、第２露出部４２は、第２先端面４２ａを除いて、めっき（図示略）で覆われている。よって、第２先端面４２ａにおいて、第２リード４の素地（本実施形態においてはＣｕ）が露出している。なお、第２先端面４２ａもめっきで覆われていてもよい。第２露出部４２は、第２端子部４２１および第２屈曲部４２２を含んでいる。
第２端子部４２１は、半導体装置Ａ１を回路基板等に実装する際の端子として機能する。本実施形態においては、第２リード４が半導体素子１のゲート電極１１に導通しているので、第２端子部４２１は半導体装置Ａ１におけるゲート端子である。
第２屈曲部４２２は、平面視において、ｙ方向の一方の端縁が第２連結部４３に繋がり、ｙ方向の他方の端縁が第２端子部４２１に繋がる。第２屈曲部４２２は、ｚ方向に屈曲している。第２屈曲部４２２は、ガルウィング状に曲げ加工が施されている。
第２連結部４３は、封止樹脂２に覆われている。第２連結部４３は、第２パッド部４１と第２露出部４２とを繋いでいる。第２連結部４３は、ｚ方向において、第２端子部４２１よりも素子主面１０ａが向く方向に位置する。
第３リード５は、半導体素子１のドレイン電極１３に導通する導電部材である。本実施形態においては、第３リード５が、特許請求の範囲に記載の「第３導電部材」に相当する。第３リード５は、板状であり、かつ、平面視矩形状である。第３リード５は、搭載面５０ａ、実装面５０ｂおよび実装面側凹部５０ｃを有する。搭載面５０ａと実装面５０ｂとは、ｚ方向において、離間しており、かつ、互いに反対側を向く。
搭載面５０ａは、半導体素子１の素子主面１０ａと同じ方向を向く。搭載面５０ａには、半導体素子１が搭載されている。搭載面５０ａは封止樹脂２に覆われている。搭載面５０ａは、平坦である。
実装面５０ｂは、半導体素子１の素子裏面１０ｂと同じ方向を向く。実装面５０ｂは、半導体装置Ａ１が回路基板に実装された際、当該回路基板に対向する。実装面５０ｂは、封止樹脂２から露出している。実装面５０ｂは、平坦である。本実施形態においては、第３リード５が半導体素子１のドレイン電極１３と導通しているので、実装面５０ｂは半導体装置Ａ１のドレイン端子となる。
実装面側凹部５０ｃは、実装面５０ｂからｚ方向に窪んだ部分である。本実施形態においては、実装面側凹部５０ｃは、図４〜図７に示すように、第３リード５のうち、平面視において、封止樹脂２に重なる部分であって、かつ、外側に形成されている。実装面側凹部５０ｃによって、第３リード５は、厚肉な部分と薄肉な部分とを含んでいる。実装面側凹部５０ｃは、封止樹脂２で覆われている。なお、第３リード５は、実装面側凹部５０ｃを有していなくてよい。ただし、第３リード５に実装面側凹部５０ｃがあることで、第３リード５が封止樹脂２から抜けることを抑制できる。
また、第３リード５は、平面視において封止樹脂２から露出した第３露出部５２を含んでいる。第３露出部５２は、図１、図２および図４に示すように、一対の露出側面５２１を有する。一対の露出側面５２１はそれぞれ、ｘ方向において、互いに反対側を向く。一対の露出側面５２１はともに、露出側面第１部５２１ａおよび露出側面第２部５２１ｂを含んでいる。各露出側面５２１において、露出側面第１部５２１ａは平坦である。露出側面第２部５２１ｂは、露出側面第１部５２１ａに繋がり、かつ、平面視において露出側面第１部５２１ａから内方に陥入している。第３リード５のうち封止樹脂２から露出した部分は、各露出側面第１部５２１ａを除いて、めっき（図示略）で覆われている。よって、各露出側面第１部５２１ａにおいて、第３リード５の素地（本実施形態においてはＣｕ）が露出している。なお、各露出側面第１部５２１ａもめっきで覆われていてもよい。
本実施形態においては、第３リード５には、貫通孔５１が形成されている。なお、貫通孔５１は、形成されていなくてもよい。貫通孔５１には、封止樹脂２が充填されている。また、本実施形態においては、図２に示すように、貫通孔５１は、平面視矩形状であるが、平面視形状は限定されない。貫通孔５１は、ｚ方向において、搭載面５０ａから実装面５０ｂまで繋がる。
本実施形態においては、複数の第１端子部３２１および第２端子部４２１は、ｘ方向に見て重なる。また、複数の第１端子部３２１および第２端子部４２１はそれぞれ、ｙ方向に見て、第３リード５に重なる。本実施形態においては、複数の第１端子部３２１のｚ方向下面（素子裏面１０ｂと同じ方向を向く面）、第２端子部４２１のｚ方向下面（素子裏面１０ｂと同じ方向を向く面）および第３リード５の実装面５０ｂとはｚ方向において略同じ位置に配置されている。これにより、半導体装置Ａ１を回路基板に表面実装可能であるとともに、半導体装置Ａ１を安定した姿勢で表面実装することができる。
本実施形態においては、半導体素子１は、第１リード３および第２リード４と、第３リード５とによって、挟持されている。
複数の導電性接合材６は、たとえばはんだあるいはＡｇペーストからなる。なお、各導電性接合材６の素材は、上記したものに限定されない。複数の導電性接合材６は、複数の第１接合材６１、第２接合材６２および第３接合材６３を含む。
複数の第１接合材６１はそれぞれ、第１パッド部３１とソース電極１２とを接合し、これらを導通させる。本実施形態においては、各第１接合材６１は、第１パッド部３１の第１パッド接合面３１２とソース電極１２との間に介在する。
第２接合材６２は、第２パッド部４１とゲート電極１１とを接合し、これらを導通させる。本実施形態においては、第２接合材６２は、第２パッド部４１の第２パッド接合面４１２とゲート電極１１のパッド電極部１１１との間に介在する。
第３接合材６３は、第３リード５（搭載面５０ａ）とドレイン電極１３とを接合し、これらを導通させる。本実施形態においては、第３接合材６３は、第３リード５の搭載面５０ａとドレイン電極１３との間に介在する。
次に、半導体装置Ａ１の作用効果について説明する。
半導体装置Ａ１によれば、第１リード３の第１パッド部３１は、複数の凹部３１３を含んでいる。このような構成をとることで、第１パッド部３１には、半導体素子１のソース電極１２に接合されない非接合部が形成される。よって、半導体素子１が第１リード３（第１パッド部３１）に拘束される領域を少なくできる。これにより、たとえば、第１リード３と半導体素子１との熱膨張係数の差により半導体素子１に加わる応力を緩和することができる。したがって、半導体素子１の破損を抑制できるため、半導体装置Ａ１の信頼性が向上する。
半導体装置Ａ１によれば、第１リード３の第１パッド部３１に形成された複数の凹部３１３は、平面視において、半導体素子１のゲート電極１１のフィンガー電極部１１２に重なる。従来の半導体装置においては、ソース電極１２の略全面に接合材が配置（接合）されている。このような構成を半導体装置Ａ１に適用した場合、フィンガー電極部１１２を覆うパッシベーション膜１４上にも導電性接合材６（第１接合材６１）が配置される。この結果、当該パッシベーション膜１４と第１接合材６１との素材の違いによる熱膨張係数の差により、半導体素子１が破損しうる。一方、本実施形態においては、上記するように、複数の凹部３１３が平面視においてフィンガー電極部１１２に重なるため、第１パッド部３１に形成された各凹部３１３により、パッシベーション膜１４上に第１接合材６１が配置されない。したがって、半導体素子１の破損を抑制することができる。
半導体装置Ａ１によれば、第１パッド部３１には３つの凹部３１３が形成されている。また、半導体装置Ａ１は、半導体素子１の平面視寸法が０．０５〜０．３ｍｍ角程度である。平面視寸法がこの大きさである半導体素子１においては、ｘ方向に並ぶフィンガー電極部１１２は３つ以下となることが多い。すなわち、ｘ方向に並ぶフィンガー電極部１１２が１つや２つの場合もある。たとえば、図８および図９は、ｘ方向に並ぶフィンガー電極部１１２が１つの場合を示しており、図１０および図１１は、ｘ方向に並ぶフィンガー電極部１１２が２つの場合を示している。図８および図１０は、図３に対応する要部拡大図である。図９および図１１は、図２のＶＩ−ＶＩ線に沿う断面に対応する断面図（図６参照）である。これらの図に示すように、いずれの場合であっても、平面視において、フィンガー電極部１１２が複数の凹部３１３のいずれかに重なっている。したがって、半導体素子１に形成されたゲート電極１１のフィンガー電極部１１２の配置によらず、上記した形状の第１リード３を利用できる。換言すれば、半導体素子１に応じて、第１リード３に形成された複数の凹部３１３の配置を変更する必要がないため、用いる半導体素子１に合わせて第１リード３を設計し直す必要がない。たとえば、半導体素子１が１つのフィンガー電極部１１２を有する場合、この１つのフィンガー電極部１１２上に、１つの凹部３１３が配置されるように第１パッド部３１（第１リード３）を設計することが可能である。しかしながら、このように設計された第１リード３では、半導体素子１が２つのフィンガー電極部１１２を有する場合には、そのまま用いることができず、２つのフィンガー電極部１１２の配置に応じて、２つの凹部３１３が配置されるように第１パッド部３１を設計する必要がある。したがって、半導体素子１に設けられたフィンガー電極部１１２に応じて、一品一様に第１リード３（第１パッド部３１の凹部３１３の配置）を設計する必要がある。一方、半導体装置Ａ１においては、第１パッド部３１に複数の凹部３１３が形成されている。そのため、フィンガー電極部１１２の個数や配置が異なる半導体素子１であっても、第１リード３を流用できることがある。したがって、複数の凹部３１３が形成された第１パッド部３１を含む第１リード３を用いることで、半導体装置Ａ１の生産性の向上を図ることができる。
半導体装置Ａ１によれば、第１パッド部３１には複数の凹部３１３が形成されている。したがって、凹部３１３が形成されていない板状の場合と比較して、第１パッド部３１の、ｙ方向に直交する平面（ｘ−ｚ平面）における断面積を縮小するとともに、表面積を増大することができる。これにより、周波数の高い電流が第１パッド部３１に流れた場合であっても、表皮効果による抵抗の増加を抑制することができる。
半導体装置Ａ１によれば、第１リード３が半導体素子１のソース電極１２に直接接合されている。したがって、ボンディングワイヤやボンディングリボンを介して導通する場合よりも、半導体装置Ａ１の内部抵抗を低減することができる。同様に、半導体装置Ａ１においては、第２リード４が半導体素子１のゲート電極１１に直接接合されている。したがって、ボンディングワイヤやボンディングリボンを介して導通する場合よりも、半導体装置Ａ１の内部抵抗を低減することができる。
半導体装置Ａ１によれば、第１リード３は封止樹脂２から露出した第１露出部３２を含んでおり、第１露出部３２は、第１屈曲部３２２によって屈曲している。このような構成をとることで、半導体装置Ａ１を回路基板に実装した際に加わる応力を、第１屈曲部３２２によって緩和させることができる。
第１実施形態では、各フィンガー電極部１１２がｙ方向に延びた矩形状である場合を示したが、各フィンガー電極部１１２の形状はこれに限定されない。たとえば、フィンガー電極部１１２は、平面視において、ソース電極１２のうち、第１パッド部３１の非接合部（凹部３１３）に重なる領域に形成されていればよい。すなわち、平面視において、非接合部（凹部３１３）に重なる領域内であれば、フィンガー電極部１１２を自由に配置することができる。
以下に、本開示の半導体装置にかかる他の実施形態について説明する。なお、以下に示す他の実施形態において、上記第１実施形態と同一または類似の要素には、同じ符号を付してその説明を省略する。
図１２および図１３は、第２実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ２は、上記半導体装置Ａ１（第１実施形態）と比較して、第１パッド部３１に、複数の凹部３１３の代わりに複数の貫通孔３１４が形成されている点で異なる。
図１２は、半導体装置Ａ２を示す平面図である。なお、図１２においては、封止樹脂２を透過している。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。図１３は、第１実施形態における図６に示す断面に対応する。
複数の貫通孔３１４はそれぞれ、ｚ方向において第１パッド接合面３１２から第１パッド主面３１１まで繋がっている。本実施形態においては、各貫通孔３１４は、平面視において、ｙ方向に延びる矩形状である。なお、各貫通孔３１４の平面視形状は、矩形状に限定されず、多角形状あるいは円形状などであってもよい。本実施形態においては、各貫通孔３１４は、貫通孔内面３１４ａを有する。
貫通孔内面３１４ａは、ｚ方向において、第１パッド接合面３１２から第１パッド主面３１１まで繋がる。本実施形態においては、貫通孔内面３１４ａは平坦である。また、貫通孔内面３１４ａは、第１パッド接合面３１２および第１パッド主面３１１のそれぞれに直交する。よって、貫通孔内面３１４ａは、ｚ方向に対して平行である。なお、貫通孔内面３１４ａは、ｚ方向に対して傾斜していてもよい。本実施形態においては、貫通孔３１４が特許請求の範囲に記載の「非接合部」に相当し、貫通孔内面３１４ａが特許請求の範囲に記載の「内面」に相当する。
半導体装置Ａ２によれば、第１リード３の第１パッド部３１は、複数の貫通孔３１４を含んでいる。このような構成をとることで、第１パッド部３１には、半導体素子１のソース電極１２に接合されない非接合部が形成される。したがって、半導体装置Ａ２は、半導体装置Ａ１と同様に、半導体素子１の破損を抑制できるため、半導体装置Ａ２の信頼性が向上する。また、半導体装置Ａ２において、半導体装置Ａ１と同様に構成された部分は、半導体装置Ａ１と同様の効果を奏することができる。
半導体装置Ａ２によれば、第１パッド部３１には複数の貫通孔３１４が形成されている。したがって、上記複数の凹部３１３と同様に、第１パッド部３１の、ｘ−ｚ平面における断面積を縮小するとともに、表面積を増大することができる。したがって、周波数の高い電流が流れる場合、表皮効果による低抵抗化を図ることができる。
なお、半導体装置Ａ２の通電時に、半導体素子１が発熱し、この半導体素子１から発生する熱は、第１パッド部３１に伝達する。本実施形態にかかる第１パッド部３１は、貫通孔３１４が形成されており、第１実施形態のように凹部３１３が形成された第１パッド部３１と比較して、その容積が減少する。よって、半導体素子１から発生した熱が伝達する経路が少なくなる。したがって、第１パッド部３１に複数の凹部３１３が形成されている方が、複数の貫通孔３１４が形成されている場合よりも、半導体素子１から発生する熱の放熱性を向上させることができる。
図１４および図１５は、第３実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ３は、上記半導体装置Ａ１（第１実施形態）と比較して、第１パッド部３１の第１パッド主面３１１の一部が露出している点で異なる。
図１４は、半導体装置Ａ３を示す平面図である。図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。図１５は、第１実施形態における図６に示す断面に対応する。
本実施形態においては、封止樹脂２は、図１５に示すように、樹脂主面２１からｚ方向に窪んだ樹脂凹部２５を有する。樹脂凹部２５によって、封止樹脂２の樹脂主面２１は開口している。本実施形態においては、樹脂凹部２５は、平面視矩形状である。樹脂凹部２５は、図１４および図１５に示すように、第１パッド部３１の第１パッド主面３１１の一部を露出させている。樹脂凹部２５は、樹脂凹部底面２５ａおよび樹脂凹部側面２５ｂを有する。
樹脂凹部底面２５ａは、半導体素子１の素子主面１０ａと同じ方向を向く。樹脂凹部底面２５ａは、図１５に示すように、ｚ方向において、樹脂主面２１と樹脂裏面２２との間に位置する。樹脂凹部底面２５ａと第１パッド主面３１１とは図１５に示すように面一である。
樹脂凹部側面２５ｂは、ｚ方向において、一方の端縁が樹脂主面２１に繋がり、他方の端縁が樹脂凹部底面２５ａに繋がる。ただし、本実施形態においては、図１４のｙ方向下側の樹脂凹部側面２５ｂにおいて、上記他方の端縁の一部は第１パッド主面３１１に接している。樹脂凹部側面２５ｂは、平坦である。本実施形態においては、樹脂凹部側面２５ｂは、樹脂主面２１および樹脂凹部底面２５ａの両方に対して直交する。樹脂凹部側面２５ｂは、ｚ方向に対して平行である。なお、樹脂凹部側面２５ｂは、ｚ方向に対して傾斜していてもよい。
半導体装置Ａ３によれば、半導体装置Ａ１と同様に、第１リード３の第１パッド部３１は、複数の凹部３１３を含んでいる。このような構成をとることで、第１パッド部３１には、半導体素子１のソース電極１２に接合されない非接合部が形成される。したがって、半導体装置Ａ３は、半導体装置Ａ１と同様に、半導体素子１の破損を抑制できるため、半導体装置Ａ３の信頼性が向上する。また、半導体装置Ａ３において、半導体装置Ａ１，Ａ２と同様に構成された部分は、半導体装置Ａ１，Ａ２と同様の効果を奏することができる。
半導体装置Ａ３によれば、封止樹脂２には、樹脂凹部２５が形成されており、当該樹脂凹部２５において、第１パッド部３１の第１パッド主面３１１の一部が封止樹脂２から露出している。半導体装置Ａ３の通電時に、この半導体素子１から発生した熱は、第１パッド部３１に伝達する。よって、上記するように第１パッド主面３１１の一部を封止樹脂２から露出させたことで、半導体素子１から発生した熱を効率よく外部に放出することが可能となる。すなわち、半導体装置Ａ３は、半導体装置Ａ１と比較して、放熱性が向上する。
第３実施形態では、樹脂凹部２５が樹脂凹部底面２５ａを有する場合を示したが、これを有していなくてもよい。図１６および図１７は、このような変形例にかかる半導体装置Ａ３’を示している。図１６は、半導体装置Ａ３’を示す平面図であり、図１４に対応する。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図であり、図１５に対応する。
半導体装置Ａ３’においては、樹脂凹部２５の樹脂凹部側面２５ｂは、図１７に示すように、ｚ方向において、一方の端縁が樹脂主面２１に繋がり、他方の端縁が第１パッド主面３１１に接している。このような場合であっても、上記半導体装置Ａ３と同様の効果を奏することができる。
なお、第３実施形態およびその変形例においては、樹脂凹部２５によって、第１パッド主面３１１の一部を封止樹脂２から露出させる場合を示したが、これに限定されない。たとえば、封止樹脂２の厚みを全体的に薄くすることで、第１パッド主面３１１の少なくとも一部を露出させるようにしてもよい。この場合、樹脂主面２１と第１パッド主面３１１とが面一となる。ただし、この場合においては、第２リード４の第２パッド主面４１１も同様に封止樹脂２から露出する。よって、第１リード３と第２リード４との意図せぬ短絡を抑制するために、次のような対策を講じるとよい。それは、第２パッド主面４１１を絶縁体で覆うか、第２パッド主面４１１が封止樹脂２から露出しないように、第２パッド主面４１１を第１パッド主面３１１よりもｚ方向下方に配置させるなどである。
図１８〜図２０は、第４実施形態にかかる半導体装置を示している。本実施形態の半導体装置Ａ４は、上記半導体装置Ａ１（第１実施形態）と比較して、第１リード３と半導体素子１のソース電極１２とが、板状の金属部材（以下、「ストラップ部材７」という。）を介して、導通している点で異なる。
図１８は、半導体装置Ａ４を示す平面図である。なお、図１８においては、封止樹脂２を透過している。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。図１９は、第１実施形態における図６に示す断面に対応する。図２０は、図１８のＸＸ−ＸＸ線に沿う断面図である。
本実施形態においては、第１リード３は、帯状部３４と複数の第１露出部３２と複数の第１連結部３３とを含んでいる。帯状部３４は、ストラップ部材７が接合される部分である。本実施形態においては、帯状部３４は、平面視においてｘ方向に延びる矩形状である。本実施形態においては、各第１連結部３３は、帯状部３４と各第１露出部３２とにそれぞれ繋がる。各第１連結部３３は、帯状部３４のｙ方向一方（図１８における下方）の端縁から延びる。
ストラップ部材７は、上記するように板状の金属部材である。本実施形態においては、ストラップ部材７は、第１リード３の帯状部３４と半導体素子１のソース電極１２とにそれぞれ接合されている。ストラップ部材７は、そのすべてが封止樹脂２に覆われている。本実施形態においては、ストラップ部材７が特許請求の範囲に記載の「第１導電部材」に相当する。ストラップ部材７は、第１クリップ接合部７１、第２クリップ接合部７２および屈曲部７３を含んでいる。
第１クリップ接合部７１は、半導体素子１のソース電極１２に接合するための部分である。第１クリップ接合部７１は、上記第１リード３の第１パッド部３１と同様に構成される。本実施形態においては、第１クリップ接合部７１が特許請求の範囲に記載の「第１パッド部」に相当する。第１クリップ接合部７１は、ストラップ主面７１１、ストラップ接合面７１２および複数の凹部７１３を有する。ストラップ主面７１１、ストラップ接合面７１２および複数の凹部７１３は、上記第１パッド部３１における第１パッド主面３１１、第１パッド接合面３１２および複数の凹部３１３とそれぞれ同様に構成される。本実施形態においては、ストラップ接合面７１２が特許請求の範囲に記載の「接合面」に相当する。半導体素子１は、ストラップ部材７の第１クリップ接合部７１と第３リード５とにより挟持されている。
第２クリップ接合部７２は、第１リード３の帯状部３４に接合するための部分である。第２クリップ接合部７２は、導電性接合材６（第４接合材６４）を介して、帯状部３４に接合されている。第４接合材６４は、たとえばはんだあるいはＡｇペーストからなる。なお、第４接合材６４の素材は、上記したものに限定されない。
屈曲部７３は、第１クリップ接合部７１と第２クリップ接合部７２とに繋がる。本実施形態においては、第１クリップ接合部７１と第２クリップ接合部７２とは、ｚ方向において異なる位置に配置されている。したがって、屈曲部７３は、これらを繋ぐように、ｚ方向に屈曲している。
半導体装置Ａ４によれば、ストラップ部材７の第１クリップ接合部７１は、複数の凹部７１３を含んでいる。このような構成をとることで、第１クリップ接合部７１には、半導体素子１のソース電極１２に接合されない非接合部が形成される。よって、半導体素子１がストラップ部材７（第１クリップ接合部７１）に拘束される領域を少なくできる。これにより、ストラップ部材７と半導体素子１との熱膨張係数の差により半導体素子１に加わる応力を緩和することができる。したがって、半導体素子１の破損を抑制できるため、半導体装置Ａ４の信頼性が向上する。すなわち、上記第１実施形態と同様の効果を奏することができる。また、半導体装置Ａ４において、半導体装置Ａ１〜Ａ３と同様に構成された部分は、半導体装置Ａ１〜Ａ３と同様の効果を奏することができる。
第４実施形態においては、第１リード３とソース電極１２とをストラップ部材７を介して、接続した場合を示したが、これに限定されない。たとえば、第２リード４とゲート電極１１とを、ストラップ部材７と同様のストラップ部材で接続してもよい。
第３実施形態および第４実施形態においては、上記第１実施形態と同様に、第１パッド部３１に複数の凹部３１３が形成されている場合を示したが、第２実施形態と同様に、複数の凹部３１３の代わりに複数の貫通孔３１４が形成されていてもよい。
第１実施形態ないし第４実施形態においては、半導体装置Ａ１〜Ａ４のパッケージは図示したものに限定されない。本開示にかかる半導体装置は、その他の表面実装型パッケージあるいはピン挿入型パッケージなどであってもよい。
第１実施形態ないし第４実施形態においては、平面視において、第１パッド部３１の非接合部（凹部３１３あるいは貫通孔３１４）がゲート電極１１のフィンガー電極部１１２に重なる場合を示したが、これに限定されない。半導体素子１において、第１パッド部３１によって接合したくない領域がある場合には、上記非接合部が当該領域に重なるように構成してもよい。このような変形例の一例について、図２１を参照して、以下に説明する。
図２１は、当該変形例にかかる要部拡大平面図であり、第１実施形態における図３に対応する。図２１に示す半導体素子１は、ゲート電極１１、ソース電極１２およびドレイン電極１３がともに、素子主面１０ａに形成されている。そして、素子主面１０ａにおいて、ソース電極１２およびドレイン電極１３がそれぞれ櫛歯状に形成されている。
ソース電極１２は、パッド電極部１２１および複数のフィンガー電極部１２２を有する。パッド電極部１２１は、平面視において、ｘ方向に延びる矩形状である。複数のフィンガー電極部１２２は、平面視矩形状であり、パッド電極部１２１のｙ方向の一方（図２１における上方）側の端縁からｙ方向に延びている。パッド電極部１２１および複数のフィンガー電極部１２２はともに、パッシベーション膜１４から露出している。
ドレイン電極１３は、パッド電極部１３１および複数のフィンガー電極部１３２を有する。パッド電極部１３１は、平面視において、ｘ方向に延びる矩形状である。当該変形例においては、図２１に示すように、パッド電極部１３１と第３リード５（搭載面５０ａ）とがストラップ部材７’で接合されている。なお、ストラップ部材７’に限定されず、ボンディングワイヤあるいはボンディングリボンであってもよい。複数のフィンガー電極部１３２は、平面視矩形状であり、パッド電極部１３１のｙ方向一方（図２１における下方）側の端縁からｙ方向に延びている。パッド電極部１３１および複数のフィンガー電極部１３２はともに、パッシベーション膜１４から露出している。
複数のフィンガー電極部１２２と複数のフィンガー電極部１３２とは、ｘ方向において交互に並んでいる。また、隣り合うフィンガー電極部１２２とフィンガー電極部１３２との離間距離はともに等しい。
このように構成されたソース電極１２に対して、従来のように、非接合部（たとえば複数の凹部３１３）がない第１パッド部３１で全面接合すると、ドレイン電極１３にも接合される。その結果、ソース電極１２とドレイン電極１３とが短絡する。一方、図２１に示す変形例においては、第１パッド部３１に非接合部（たとえば複数の凹部３１３）が形成されており、当該非接合部は平面視においてドレイン電極１３のフィンガー電極部１３２に重なる。これにより、ソース電極１２のフィンガー電極部１２２には、第１パッド部３１が接合され、ドレイン電極１３のフィンガー電極部１３２には、第１パッド部３１が接合されないように構成できる。したがって、ソース電極１２とドレイン電極１３との短絡を防止することができる。
また、図２１に示す変形例においては、第１パッド部３１の非接合部（複数の凹部３１３）は、第１パッド部３１のｙ方向の一方（図２１における下方）側の端縁まで繋がっていない。これにより、第１パッド部３１は、ソース電極１２のパッド電極部１２１の略全面に接合できる。したがって、第１パッド部３１は、ソース電極１２のパッド電極部１２１および複数のフィンガー電極部１２２の略全面に接合されているため、内部抵抗の低減を図ることができる。
さらに、図２１に示す変形例においては、第１パッド部３１の非接合部（複数の凹部３１３）は、平面視において、ゲート電極１１のフィンガー電極部１１２に重なっている。したがって、ゲート電極１１のフィンガー電極部１１２を覆うパッシベーション膜１４と第１接合材６１との熱膨張係数の差による半導体素子１の破損を抑制することができる。
なお、上記した変形例においては、半導体素子１の素子主面１０ａのうち、図２１に示す上寄りにドレイン電極１３が形成されており、図２１に示す下寄りにソース電極１２が形成されている場合を示したが、反対であってもよい。すなわち、図２１に示す上寄りにソース電極１２が形成されており、図２１に示す下寄りにドレイン電極１３が形成されていてもよい。この場合、第１リード３の第１端子部３２１はドレイン端子になる。
本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１〜Ａ４，Ａ３’：半導体装置
１ ：半導体素子
１０ａ ：素子主面
１０ｂ ：素子裏面
１１ ：ゲート電極
１１１ ：パッド電極部
１１２ ：フィンガー電極部
１２ ：ソース電極
１２１ ：パッド電極部
１２２ ：フィンガー電極部
１３ ：ドレイン電極
１３１ ：パッド電極部
１３２ ：フィンガー電極部
１４ ：パッシベーション膜
２ ：封止樹脂
２１ ：樹脂主面
２２ ：樹脂裏面
２３ ：樹脂側面
２５ ：樹脂凹部
２５ａ ：樹脂凹部底面
２５ｂ ：樹脂凹部側面
３ ：第１リード
３１ ：第１パッド部
３１１ ：第１パッド主面
３１２ ：第１パッド接合面
３１３ ：凹部
３１３ａ ：凹部内面
３１３ｂ ：凹部底面
３１４ ：貫通孔
３１４ａ ：貫通孔内面
３２ ：第１露出部
３２ａ ：第１先端面
３２１ ：第１端子部
３２２ ：第１屈曲部
３３ ：第１連結部
３４ ：帯状部
４ ：第２リード
４１ ：第２パッド部
４１１ ：第２パッド主面
４１２ ：第２パッド接合面
４２ ：第２露出部
４２ａ ：第２先端面
４２１ ：第２端子部
４２２ ：第２屈曲部
４３ ：第２連結部
５ ：第３リード
５０ａ ：搭載面
５０ｂ ：実装面
５１ ：貫通孔
５２ ：第３露出部
５２１ ：露出側面
５２１ａ ：露出側面第１部
５２１ｂ ：露出側面第２部
６ ：導電性接合材
６１ ：第１接合材
６２ ：第２接合材
６３ ：第３接合材
６４ ：第４接合材
７，７’ ：ストラップ部材
７１ ：第１クリップ接合部
７１１ ：ストラップ主面
７１２ ：ストラップ接合面
７１３ ：凹部
７２ ：第２クリップ接合部
７３ ：屈曲部

Claims (17)

  1. 厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に第１電極および第２電極が形成された半導体素子と、
    前記第１電極に電気的に接続された第１導電部材と、
    前記第２電極に電気的に接続された第２導電部材と、
    前記第１導電部材の一部、前記第２導電部材の一部、および、前記半導体素子を覆う封止樹脂と、を備えており、
    前記第１導電部材は、前記厚さ方向に見て前記半導体素子に重なる第１パッド部を含んでおり、
    前記第１パッド部は、前記第１電極に接合された接合面および前記厚さ方向において前記接合面と反対側を向く第１パッド主面を有しており、さらに、前記接合面から前記第１パッド主面に向かって広がる内面を有し、かつ、前記第１電極に接合されない非接合部を含んでいる、
    ことを特徴とする半導体装置。
  2. 前記第２電極は、前記第２導電部材が接合されたパッド電極部と、前記第２電極の内部抵抗を低減するためのフィンガー電極部とを有しており、
    前記非接合部は、前記厚さ方向に見て、前記フィンガー電極部に重なる、
    請求項１に記載の半導体装置。
  3. 前記半導体素子は、前記フィンガー電極部を覆う絶縁膜を有する、
    請求項２に記載の半導体装置。
  4. 前記半導体素子は、前記厚さ方向に見て０．０５〜０．３ｍｍ角である、
    請求項２または請求項３のいずれか一項に記載の半導体装置。
  5. 前記第１導電部材は、前記厚さ方向に見て前記封止樹脂から突き出た第１露出部と、前記封止樹脂に覆われ、かつ、前記第１パッド部および前記第１露出部に繋がる第１連結部と、をさらに含んでいる、
    請求項１ないし請求項４のいずれか一項に記載の半導体装置。
  6. 前記第１露出部は、前記第１連結部に繋がり、かつ、前記厚さ方向に屈曲した第１屈曲部、および、前記第１屈曲部に繋がる第１端子部を含んでいる、
    請求項５に記載の半導体装置。
  7. 前記半導体素子が搭載された第３導電部材をさらに備えており、
    前記半導体素子は、前記素子裏面に第３電極が形成されており、
    前記第３導電部材は、前記第３電極に電気的に接続している、
    請求項６に記載の半導体装置。
  8. 前記封止樹脂は、前記素子裏面と同じ方向を向く樹脂裏面を有しており、
    前記第３導電部材は、前記素子裏面と同じ方向を向き、かつ、前記樹脂裏面から露出する実装面を有しており、
    前記第１端子部は、前記厚さ方向に直交する第１方向に見て、前記第３導電部材に重なる、
    請求項７に記載の半導体装置。
  9. 前記第２導電部材は、前記第２電極に接合された第２パッド部と、前記厚さ方向に見て、前記封止樹脂から突き出た第２露出部と、前記封止樹脂に覆われ、かつ、前記第２パッド部および前記第２露出部に繋がる第２連結部と、を含んでいる、
    請求項８に記載の半導体装置。
  10. 前記第２露出部は、前記第２連結部に繋がり、かつ、前記厚さ方向に屈曲した第２屈曲部、および、前記第２屈曲部に繋がる第２端子部を含んでいる、
    請求項９に記載の半導体装置。
  11. 前記第２端子部は、前記第１方向に見て、前記第３導電部材に重なる、
    請求項１０に記載の半導体装置。
  12. 前記非接合部は、前記内面に繋がり、かつ、前記接合面と同じ方向を向く底面をさらに含む、
    請求項１ないし請求項１１のいずれか一項に記載の半導体装置。
  13. 前記非接合部は、各々が前記厚さ方向に直交する第１方向に延びており、かつ、前記厚さ方向および前記第１方向の両方に直交する第２方向に並んだ複数の凹部である、
    請求項１２に記載の半導体装置。
  14. 前記複数の凹部はそれぞれ、前記第１パッド部の前記第１方向の一方側の端縁から前記第１方向の他方側の端縁まで繋がる、
    請求項１３に記載の半導体装置。
  15. 前記第１パッド主面は、少なくとも一部が前記封止樹脂から露出する、
    請求項１ないし請求項１４のいずれか一項に記載の半導体装置。
  16. 前記封止樹脂は、前記素子主面と同じ方向を向く樹脂主面および当該樹脂主面から窪んだ樹脂凹部を有しており、
    前記樹脂凹部は、樹脂凹部底面、および、当該樹脂凹部底面と前記樹脂主面とに繋がる樹脂凹部側面を有しており、
    前記樹脂凹部底面と前記第１パッド主面とが面一である、
    請求項１５に記載の半導体装置。
  17. 前記半導体素子は、パワーＭＯＳＦＥＴであり、
    前記第１電極は、ソース電極であり、
    前記第２電極は、ゲート電極である、
    請求項１ないし請求項１６のいずれか一項に記載の半導体装置。
JP2018082981A 2018-04-24 2018-04-24 半導体装置 Active JP7150461B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018082981A JP7150461B2 (ja) 2018-04-24 2018-04-24 半導体装置
US16/388,021 US11031322B2 (en) 2018-04-24 2019-04-18 Semiconductor device mounted on circuit board of electronic device
US17/308,401 US11742264B2 (en) 2018-04-24 2021-05-05 Semiconductor device
JP2022154130A JP7441287B2 (ja) 2018-04-24 2022-09-27 半導体装置
US18/349,496 US20230352375A1 (en) 2018-04-24 2023-07-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082981A JP7150461B2 (ja) 2018-04-24 2018-04-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022154130A Division JP7441287B2 (ja) 2018-04-24 2022-09-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2019192751A true JP2019192751A (ja) 2019-10-31
JP7150461B2 JP7150461B2 (ja) 2022-10-11

Family

ID=68237048

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018082981A Active JP7150461B2 (ja) 2018-04-24 2018-04-24 半導体装置
JP2022154130A Active JP7441287B2 (ja) 2018-04-24 2022-09-27 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022154130A Active JP7441287B2 (ja) 2018-04-24 2022-09-27 半導体装置

Country Status (2)

Country Link
US (3) US11031322B2 (ja)
JP (2) JP7150461B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021166215A (ja) * 2020-04-06 2021-10-14 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置
WO2022030244A1 (ja) * 2020-08-05 2022-02-10 ローム株式会社 半導体装置
US20220115307A1 (en) * 2019-07-10 2022-04-14 Denso Corporation Semiconductor device
WO2022255053A1 (ja) * 2021-06-04 2022-12-08 株式会社デンソー 半導体装置
WO2023100659A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
US11069600B2 (en) * 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design
JP2021150334A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置及びその製造方法
JP2024067293A (ja) 2022-11-04 2024-05-17 株式会社リコー 結像レンズ、交換レンズ、撮像装置及び情報処理装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006967A (ja) * 2003-07-28 2004-01-08 Denso Corp 半導体装置
JP2005277168A (ja) * 2004-03-25 2005-10-06 Nec Electronics Corp 半導体装置、その組立方法及び半導体装置用導電性接着剤
JP2007037892A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 遠隔医療システム
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2009516389A (ja) * 2005-11-18 2009-04-16 フェアチャイルド セミコンダクター コーポレイション リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法
US20110102059A1 (en) * 2008-05-19 2011-05-05 X-Fab Semiconductor Foundries Ag Location-Related Adjustment of the Operatng Temperature Distribution or Power Distribution of a Semiconductor Power Component, and Component for Carrying Out Said Method
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP2016036047A (ja) * 2015-11-04 2016-03-17 トヨタ自動車株式会社 パワーモジュール
WO2016071982A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
JP2018061009A (ja) * 2016-09-30 2018-04-12 ローム株式会社 半導体装置および半導体パッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573119B1 (en) 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
JP4078993B2 (ja) 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2006310609A (ja) 2005-04-28 2006-11-09 Toshiba Corp 半導体装置
JP2009004435A (ja) 2007-06-19 2009-01-08 Toshiba Corp 半導体装置
JP4804497B2 (ja) 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2011192760A (ja) 2010-03-12 2011-09-29 Nec Corp 半導体装置および半導体装置の製造方法
JP2012182240A (ja) 2011-02-28 2012-09-20 Panasonic Corp 半導体装置
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6150866B2 (ja) 2015-11-02 2017-06-21 三菱電機株式会社 電力半導体装置
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006967A (ja) * 2003-07-28 2004-01-08 Denso Corp 半導体装置
JP2005277168A (ja) * 2004-03-25 2005-10-06 Nec Electronics Corp 半導体装置、その組立方法及び半導体装置用導電性接着剤
JP2007037892A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 遠隔医療システム
JP2009516389A (ja) * 2005-11-18 2009-04-16 フェアチャイルド セミコンダクター コーポレイション リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
US20110102059A1 (en) * 2008-05-19 2011-05-05 X-Fab Semiconductor Foundries Ag Location-Related Adjustment of the Operatng Temperature Distribution or Power Distribution of a Semiconductor Power Component, and Component for Carrying Out Said Method
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
WO2016071982A1 (ja) * 2014-11-06 2016-05-12 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
JP2016036047A (ja) * 2015-11-04 2016-03-17 トヨタ自動車株式会社 パワーモジュール
JP2018061009A (ja) * 2016-09-30 2018-04-12 ローム株式会社 半導体装置および半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220115307A1 (en) * 2019-07-10 2022-04-14 Denso Corporation Semiconductor device
US11990393B2 (en) * 2019-07-10 2024-05-21 Denso Corporation Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
JP2021166215A (ja) * 2020-04-06 2021-10-14 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置
WO2022030244A1 (ja) * 2020-08-05 2022-02-10 ローム株式会社 半導体装置
WO2022255053A1 (ja) * 2021-06-04 2022-12-08 株式会社デンソー 半導体装置
WO2023100659A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US11031322B2 (en) 2021-06-08
US20210257281A1 (en) 2021-08-19
US20230352375A1 (en) 2023-11-02
US20190326204A1 (en) 2019-10-24
JP7441287B2 (ja) 2024-02-29
JP7150461B2 (ja) 2022-10-11
JP2022177252A (ja) 2022-11-30
US11742264B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
US6153924A (en) Multilayered lead frame for semiconductor package
US8198712B2 (en) Hermetically sealed semiconductor device module
US20150228564A1 (en) Semiconductor device
JP7260224B2 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
WO2021251126A1 (ja) 半導体装置
JP2020038914A (ja) 半導体装置
TWI543306B (zh) 半導體裝置
JP2015115471A (ja) 電力用半導体装置
TW201909717A (zh) 電子模組
WO2021241304A1 (ja) 半導体モジュールの実装構造
JP5147295B2 (ja) 半導体装置
JP6796666B2 (ja) 半導体装置
WO2020090411A1 (ja) 半導体装置
JP2016134547A (ja) 半導体装置
WO2023100754A1 (ja) 半導体装置
WO2023100759A1 (ja) 半導体装置
JP2019050297A (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
JPS6220701B2 (ja)
WO2022259809A1 (ja) 半導体装置
WO2023100663A1 (ja) 半導体装置
WO2023210170A1 (ja) 半導体装置
WO2023100681A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7150461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150