WO2023210170A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023210170A1
WO2023210170A1 PCT/JP2023/008664 JP2023008664W WO2023210170A1 WO 2023210170 A1 WO2023210170 A1 WO 2023210170A1 JP 2023008664 W JP2023008664 W JP 2023008664W WO 2023210170 A1 WO2023210170 A1 WO 2023210170A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
semiconductor device
wire
joint
lead frame
Prior art date
Application number
PCT/JP2023/008664
Other languages
English (en)
French (fr)
Inventor
遼一 加藤
裕一朗 日向
悠馬 村田
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112023000186.3T priority Critical patent/DE112023000186T5/de
Priority to CN202380013536.4A priority patent/CN117981063A/zh
Publication of WO2023210170A1 publication Critical patent/WO2023210170A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Definitions

  • the present invention relates to a semiconductor device.
  • the semiconductor device includes a power device.
  • a semiconductor device has, for example, a power conversion function.
  • the power device is, for example, a semiconductor chip including an IGBT (Insulated Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the semiconductor device further includes a circuit board on which the semiconductor chip is arranged, and connection wiring (for example, a lead frame) that electrically connects the semiconductor chip and the circuit board, and is sealed with a sealing member.
  • the connection wiring connects the main electrode on the front surface of the semiconductor chip and the wiring board included in the circuit board (see, for example, Patent Documents 1 to 4).
  • the semiconductor device may further include a shunt resistor.
  • the shunt resistor may also be connected directly to the wiring board of the circuit board by means of connection wiring (see, for example, Patent Documents 5 and 6).
  • the semiconductor device may include a lead frame on which a semiconductor chip is placed (Patent Documents 7 to 9).
  • the semiconductor device may include a wire for source sensing. Such wires may be joined to connection wiring (for example, Patent Documents 3 and 4).
  • the sealing member of a semiconductor device has low adhesion depending on the parts to be sealed.
  • the sealing member has low adhesion to the solder that joins the connection wiring to the circuit board. If there is a portion of the sealing member with low adhesion, peeling occurs there, and the peeling extends from the peeling as a starting point. If there is a source sensing wire bonded to the connection wiring at the end of such peeling, there is a risk that the wire may be cut due to the peeling.
  • the present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device in which the occurrence of wire breakage is suppressed.
  • a first conductive part and a second conductive part are provided with a gap between them, and a first joint part joined to a first front surface of the first conductive part; a connection wiring including a second joint part joined to a second front surface of the second conductive part, and a wiring part connecting the first joint part and the second joint part across the gap;
  • the wiring part includes a vertical part whose lower end part is connected to the first joint part and whose upper end part stands vertically upward with respect to the first joint part, and a vertical part from the upper end part of the vertical part.
  • a semiconductor device is provided, including a parallel portion parallel to the first conductive portion and the second conductive portion, and an inclined portion inclined from the parallel portion toward the second bonding portion.
  • the occurrence of wire breakage is suppressed, and a decrease in reliability is prevented.
  • FIG. 1 is a plan view of a semiconductor device according to an embodiment.
  • FIG. 3 is a plan view of a storage area of a case included in the semiconductor device of the embodiment.
  • FIG. 2 is a plan view of a semiconductor unit included in the semiconductor device of the embodiment.
  • FIG. 2 is a plan view of an insulated circuit board of a semiconductor unit included in a semiconductor device according to an embodiment.
  • 1 is a cross-sectional view of a semiconductor unit included in a semiconductor device according to an embodiment.
  • FIG. 3 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment.
  • FIG. 3 is a plan view of a lead frame included in the semiconductor device of the embodiment.
  • FIG. 2 is a cross-sectional view (before wire bonding) of a lead frame included in a semiconductor device of a reference example.
  • FIG. 2 is a cross-sectional view (after wire bonding) of a lead frame included in a semiconductor device of a reference example.
  • FIG. 3 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment (Modification 1).
  • FIG. 7 is a plan view of a lead frame included in the semiconductor device of the embodiment (modification 1).
  • FIG. 7 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment (Modification 2).
  • FIG. 7 is a plan view of a lead frame included in the semiconductor device of the embodiment (Modification 2).
  • front surface and “top surface” refer to the XY plane facing upward (+Z direction) in the semiconductor device 10 shown in the figure.
  • above refers to the upper side (+Z direction) in the semiconductor device 10 of FIG. 1.
  • back surface and “bottom surface” refer to the XY plane facing downward (-Z direction) in the semiconductor device 10 shown in the figure.
  • lower refers to the lower side (-Z direction) in the semiconductor device 10 of FIG. Similar directions are indicated in other drawings as necessary.
  • High refers to the upper (+Z side) position in the semiconductor device 10 shown in the figure.
  • “lower” refers to a lower position (-Z side) in the semiconductor device 10 shown in the figure.
  • Front surface “top surface,” “top,” “back surface,” “bottom surface,” “bottom,” and “side surface” are merely convenient expressions for specifying relative positional relationships; It is not intended to limit the technical ideas of For example, “above” and “below” do not necessarily mean a direction perpendicular to the ground. That is, the “up” and “down” directions are not limited to the direction of gravity.
  • the term “main component” refers to a case where it contains 80 vol% or more.
  • FIG. 1 is a plan view of a semiconductor device according to an embodiment
  • FIG. 2 is a plan view of a storage area of a case included in the semiconductor device according to an embodiment.
  • FIG. 2 is a plan view of the terminal stack 25b (first power terminal 22b, insulating sheet 23b, second power terminal 24b) of the semiconductor device 10.
  • the storage area 21e2 of the main body 21 is indicated by a broken line.
  • FIG. 2 only shows the storage area 21e2 and the terminal stacking part 25b, and the storage areas 21e1 and 21e3 and the terminal stacking parts 25a and 25c can also be shown in the same manner.
  • the semiconductor device 10 includes a semiconductor unit (not shown), a heat dissipation base plate (not shown) on which the semiconductor unit is disposed, and a case 20 that is disposed on the heat dissipation base plate and stores the semiconductor unit. .
  • the case 20 includes a main body 21, terminal laminated parts 25a to 25c, a U terminal 27a, a V terminal 27b, a W terminal 27c, and a control terminal (not shown here; see FIG. 3). There is.
  • the main body portion 21 has a substantially rectangular shape in plan view, and is surrounded on all sides by first to fourth side portions 21a to 21d in that order.
  • the first side 21a and the third side 21c correspond to the long sides
  • the second side 21b and the fourth side 21d correspond to the short sides.
  • the main body 21 shown in FIG. 1 has fastening holes in the corners formed by the first side 21a and the second side 21b and the corners formed by the third side 21c and the fourth side 21d.
  • the figure shows the case where a is formed.
  • the main body portion 21 includes storage areas 21e1 to 21e3 and control frame portions 26a to 26c.
  • the storage areas 21e1 to 21e3 are partitioned by control frame portions 26a and 26b.
  • the storage areas 21e1 to 21e3 are partitioned into control frame parts 26a and 26b in the middle part of the main body part 21 in plan view, and are arranged along the longitudinal direction (first and third side parts 21a and 21c) of the main body part 21, respectively. It is a space that has been created.
  • the fourth side portion 21d of the storage area 21e3 may include a control frame portion 26c.
  • Semiconductor units are stored in the storage areas 21e1 to 21e3, respectively.
  • the storage areas 21e1 to 21e3 may have a shape and size that can accommodate semiconductor units in plan view.
  • the shape may be, for example, rectangular.
  • the sealing member includes a thermosetting resin and a filler contained in the thermosetting resin.
  • the thermosetting resin is, for example, an epoxy resin, a phenol resin, or a maleimide resin.
  • the filler is silicon oxide, aluminum oxide, boron nitride or aluminum nitride.
  • the main body portion 21 includes terminal stacked portions 25a to 25c along the first side portion 21a. Further, the terminal stacked portions 25a to 25c are exposed from the first side portion 21a.
  • the main body portion 21 includes a U terminal 27a, a V terminal 27b, and a W terminal 27c along the third side portion 21c. Further, the U terminal 27a, the V terminal 27b, and the W terminal 27c are exposed from the front surface of the third side portion 21c.
  • the control terminals are provided in the control frame portions 26a to 26c, respectively.
  • the main body portion 21 and control frame portions 26a to 26c are molded using thermoplastic resin.
  • the thermoplastic resin is, for example, polyphenylene sulfide (PPS) resin, polybutylene terephthalate (PBT) resin, polybutylene succinate (PBS) resin, polyamide (PA) resin, or acrylonitrile butadiene styrene (ABS) resin.
  • the main body portion 21 is formed of such a material by insert molding and includes the terminal laminated portions 25a to 25c, the U terminal 27a, the V terminal 27b, and the W terminal 27c.
  • the control frame portions 26a to 26c are formed by insert molding and include control terminals.
  • the control frame parts 26a to 26c may be separately attached to the main body part 21.
  • the terminal stacking portions 25a to 25c are stacked with first power terminals 22a to 22c, insulating sheets 23a to 23c, and second power terminals 24a to 24c.
  • One end of the front surface of the first power terminals 22a to 22c is exposed in the terminal areas 21a1 to 21a3 of the first side part 21a of the main body part 21, respectively, along the longitudinal direction (first side part 21a). There is. Here, one end portion of the first power terminals 22a to 22c protrudes outward (in the ⁇ Y direction) from the first side portion 21a. The other end portions of the first power terminals 22a to 22c are electrically connected to a portion corresponding to an N terminal of a semiconductor chip included in the semiconductor unit inside the main body portion 21 (storage areas 21e1 to 21e3).
  • the first power terminals 22a to 22c have a flat plate shape.
  • the first power terminals 22a to 22c are made of metal with excellent conductivity. Such metals are, for example, copper, copper alloys, aluminum, aluminum alloys.
  • One end of the front surface of the second power terminals 24a to 24c protrudes outward (in the ⁇ Y direction) from the first side portion 21a.
  • the second power terminals 24a to 24c are each exposed on the first side 21a of the main body 21 along the longitudinal direction (first side 21a). At this time, one end portion of the second power terminals 24a to 24c is exposed.
  • the tips (terrace portions 28a, 28b, 28c) of the insulating sheets 23a to 23c are located between the tips of the first power terminals 22a to 22c and the tips of the second power terminals 24a to 24c in plan view. It is located in This maintains insulation between the first power terminals 22a to 22c and the second power terminals 24a to 24c.
  • the other end portions of the second power terminals 24a to 24c are electrically connected to locations corresponding to P terminals of semiconductor chips included in the semiconductor unit inside the main body portion 21 (storage areas 21e1 to 21e3).
  • the second power terminals 24a to 24c have a flat plate shape.
  • the second power terminals 24a to 24c are made of metal with excellent conductivity. Such metals are, for example, copper, copper alloys, aluminum, aluminum alloys.
  • the insulating sheets 23a to 23c are made of an insulating material having insulation properties.
  • an insulating material for example, an insulating paper made of a wholly aromatic polyamide polymer, or a sheet-like material made of a fluorine-based or polyimide-based resin material is applied.
  • control terminals included in the control frame parts 26a to 26c are included by insert molding along the control frame parts 26a to 26c.
  • the control terminals 26b1 to 26b4 included in the control frame portion 26b form a J-shape when viewed from the side (as viewed from the arrow in the Y direction).
  • One end portion of the control terminals 26b1 to 26b4 extends vertically upward (+Z direction) from the front surface of the control frame portion 26b.
  • the other end portions of the control terminals 26b1 to 26b4 are exposed on the storage area 21e2 side of the control frame portion 26b.
  • the control terminals 26b1 to 26b4 are each directly connected to the control electrodes of the semiconductor chips included in the semiconductor unit within the storage area 21e2 by wiring members.
  • the control terminals included in the control frame portions 26a and 26c are connected to the control electrodes of the semiconductor chips included in the semiconductor units within the storage areas 21e1 and 21e3, respectively, by wiring members.
  • the wiring members are, for example, wires 70a, 70b, 71a, 71b, 71c, 71d, 72a, and 72b.
  • the wiring member may be a lead frame.
  • the wiring member is made of a material with excellent conductivity. Such materials are metals (eg, aluminum, copper) or alloys containing at least one of these.
  • Such control terminals are also made of metal with excellent conductivity.
  • Such metals are, for example, copper, copper alloys, aluminum, aluminum alloys.
  • the other ends of the U terminal 27a, V terminal 27b, and W terminal 27c are electrically connected to the source electrode (or emitter electrode) of the semiconductor chip of each semiconductor unit in the storage areas 21e1 to 21e3.
  • FIG. 2 illustrates the case of the V terminal 27b.
  • the other ends of the U terminal 27a and the W terminal 27c are also provided in the same manner with respect to the storage areas 21e1 and 21e3.
  • One end portions of the U terminal 27a, the V terminal 27b, and the W terminal 27c are exposed at the third side portion 21c of the main body portion 21 along the longitudinal direction (third side portion 21c) of the main body portion 21, respectively.
  • the other end portions of the second power terminals 24a to 24c are electrically connected to locations corresponding to P terminals of semiconductor chips included in the semiconductor unit inside the main body portion 21 (storage areas 21e1 to 21e3).
  • the U terminal 27a, the V terminal 27b, and the W terminal 27c are made of metal with excellent conductivity. Such metals are, for example, copper, copper alloys, aluminum, aluminum alloys.
  • FIG. 3 is a plan view of a semiconductor unit included in the semiconductor device of the embodiment.
  • FIG. 4 is a plan view of an insulated circuit board of a semiconductor unit included in the semiconductor device of the embodiment.
  • FIG. 5 is a cross-sectional view of a semiconductor unit included in the semiconductor device of the embodiment. Note that FIG. 4 shows only the insulated circuit board shown in FIG. 3.
  • FIG. 5 is a sectional view taken along the dashed line YY in FIG.
  • the semiconductor unit 30 is placed on the heat dissipation base plate 45 via a bonding member (not shown). Note that the case 20 is placed on the heat dissipation base plate 45 via an adhesive. At this time, the semiconductor units 30 are stored in the storage areas 21e1 to 21e3 of the case 20, respectively.
  • Such a semiconductor unit 30 includes an insulated circuit board 40, semiconductor chips 50a to 50d, and lead frames 60a to 60d.
  • solder or a sintered material is used as the joining member for joining the heat dissipation base plate 45 and the semiconductor unit 30 (insulated circuit board 40).
  • solder lead-free solder or lead-containing solder is used.
  • Lead-free solder has, for example, an alloy containing at least two of tin, silver, copper, zinc, antimony, indium, and bismuth as a main component.
  • the solder may contain additives. Additives are, for example, nickel, germanium, cobalt or silicon. When solder contains additives, wettability, gloss, and bonding strength are improved, and reliability can be improved.
  • Lead-containing solder further contains lead.
  • the sintered material for example, a metal material containing at least one of copper, copper alloy, nickel, nickel alloy, silver, and silver alloy is used.
  • the insulated circuit board 40 has a rectangular shape in plan view.
  • the insulated circuit board 40 includes an insulating board 41, a metal plate 42 formed on the back surface of the insulating board 41, and a plurality of wiring boards 43a to 43g formed on the front surface of the insulating board 41. .
  • the outer shapes of the plurality of wiring boards 43a to 43g and the metal plate 42 are smaller than the outer shape of the insulating plate 41 in plan view, and are formed inside the insulating plate 41. Note that the shape, number, and size of the plurality of wiring boards 43a to 43g in this embodiment are merely examples. Further, the plurality of wiring boards 43a to 43g are a specific example of a conductive part.
  • the insulating plate 41 has a rectangular shape in plan view. Furthermore, the corners of the insulating plate 41 may be chamfered. For example, it may be C-chamfered or R-chamfered.
  • the insulating plate 41 is surrounded on all sides by the outer periphery of a long side 41a, a short side 41b, a long side 41c, and a short side 41d. Further, the insulating plate 41 includes corner portions 41e to 41h.
  • the corner portion 41e is composed of a long side 41a and a short side 41b.
  • the corner portion 41f is composed of a short side 41b and a long side 41c.
  • the corner portion 41g is composed of a long side 41c and a short side 41d.
  • the corner portion 41h is composed of a short side 41d and a long side 41a.
  • Such an insulating plate 41 is made of ceramic with good thermal conductivity. Ceramics are made of, for example, a material whose main component is aluminum oxide, aluminum nitride, or silicon nitride. Further, the thickness of the insulating plate 41 is, for example, 0.2 mm or more and 2.0 mm or less.
  • the metal plate 42 has a rectangular shape in plan view. Further, the corner portions may be chamfered with a C or a radius, for example.
  • the metal plate 42 is smaller in size than the insulating plate 41 and is formed on the entire back surface of the insulating plate 41 except for the edges.
  • the metal plate 42 is mainly composed of a metal having excellent thermal conductivity.
  • the metal is, for example, copper, aluminum, or an alloy containing at least one of these. Further, the thickness of the metal plate 42 is, for example, 0.1 mm or more and 2.0 mm or less.
  • plating treatment may be performed. At this time, the plating material used is, for example, nickel, nickel-phosphorus alloy, or nickel-boron alloy.
  • the wiring boards 43a to 43h are formed over the entire surface of the insulating board 41 except for the edges.
  • the ends of the wiring boards 43a to 43g facing the outer periphery of the insulating plate 41 overlap the ends of the metal plate 42 on the outer periphery side of the insulating plate 41. Therefore, the stress balance between the insulating circuit board 40 and the metal plate 42 on the back surface of the insulating plate 41 is maintained. Damage such as excessive warping and cracking of the insulating plate 41 is suppressed.
  • the regions indicated by two broken lines above the wiring boards 43a and 43b represent chip regions 50a1 and 50c1 of the two semiconductor chips 50a and 50c, respectively.
  • the regions indicated by broken lines below the wiring boards 43c and 43d represent chip regions 50b1 and 50d1 of the two semiconductor chips 50b and 50d, respectively.
  • the thickness of the wiring boards 43a to 43h is, for example, 0.1 mm or more and 2.0 mm or less.
  • Wiring boards 43a to 43h are made of metal with excellent conductivity. Such metals are, for example, copper, aluminum, or alloys containing at least one of these. Further, the surfaces of the wiring boards 43a to 43h may be plated to improve corrosion resistance. At this time, the plating material used is, for example, nickel, nickel-phosphorus alloy, or nickel-boron alloy.
  • the wiring board 43a is formed on the long side 41a side of the insulating plate 41, along the long side 41a, from the short side 41b to the short side 41d.
  • a depression is formed on the lower side (-Y direction) of the long side 41c of the wiring board 43a.
  • the wiring board 43b is substantially symmetrical with respect to the center line in the ⁇ Y direction with respect to the wiring board 43a.
  • the wiring board 43b is formed on the long side 41c side of the insulating board 41, along the long side 41c, from the short side 41b to the short side 41d.
  • a recess is formed on the lower side (-Y direction) of the long side 41a of the wiring board 43b.
  • the wiring board 43c is adjacent to the wiring board 43a, parallel to the long side 41a, and extends in the -Y direction from the short side 41b.
  • the end of the wiring board 43c in the -Y direction is spaced apart from the short side 41d.
  • the upper part (+Y direction) of the wiring board 43c on the long side 41c side is recessed in the middle.
  • the wiring board 43d is substantially symmetrical with respect to the center line in the ⁇ Y direction with respect to the wiring board 43c.
  • the wiring board 43d is adjacent to the upper part (+Y direction) of the wiring board 43b, is parallel to the long side 41c, and extends from the short side 41b in the ⁇ Y direction.
  • the end of the wiring board 43d in the -Y direction is spaced apart from the short side 41d.
  • the upper part (+Y direction) of the wiring board 43d on the long side 41a side is recessed in the middle.
  • the wiring board 43e is arranged in an area surrounded by the lower part of the wiring board 43a (-Y direction), the lower part of the wiring board 43c (-Y direction), the short side 41d, and the wiring board 43c. That is, the wiring board 43e has a substantially L-shape.
  • the wiring board 43f is substantially symmetrical with respect to the center line in the ⁇ Y direction with respect to the wiring board 43e.
  • the wiring board 43f is arranged in an area surrounded by the lower part (-Y direction) of the wiring board 43b, the wiring board 43d, the short side 41d, and the wiring board 43d. That is, the wiring board 43e has a substantially L-shape.
  • the wiring board 43g has an I-shape in plan view, and is arranged in a region surrounded by the recesses of the wiring boards 43c and 43d, on the wiring board 43c side and parallel to the long side 41a.
  • Wiring board 43h has an L-shape in plan view, and is disposed on the wiring board 43d side in a region surrounded by the recesses of wiring boards 43c and 43d, parallel to long side 41c.
  • the wiring board 43h is arranged so as to surround the long side 41c and the short side 41d of the wiring board 43g.
  • Wiring board 43i has an I-shape in plan view, and is arranged between wiring boards 43c and 43d, parallel to long sides 41a and 41c.
  • the bonding portions of the second power terminals 24a to 24c are bonded to the lower ends ( ⁇ Y direction) of the wiring boards 43a and 43b of the insulated circuit board 40, respectively.
  • FIG. 3 illustrates a case where internal joint portions 24b1 and 24b2 of the second power terminal 24b are joined to wiring boards 43a and 43b, respectively.
  • the bonding portions of the first power terminals 22a to 22c are bonded to the lower ends (-Y direction) of the wiring boards 43c and 43d of the insulated circuit board 40, respectively.
  • FIG. 3 illustrates a case where internal joint portions 22b1 and 22b2 of the first power terminal 22b are joined to wiring boards 43c and 43d, respectively.
  • FIG. 3 illustrates a case where internal connection portions 27b1 and 27b2 of V terminal 27b are joined to wiring boards 43c and 43d, respectively.
  • the insulated circuit board 40 having such a configuration, for example, a DCB (Direct Copper Bonding) board or an AMB (Active Metal Brazed) board may be used.
  • the insulated circuit board 40 radiates heat generated by semiconductor chips 50a to 50d, which will be described later, by conducting it to the back side of the insulated circuit board 40 via wiring boards 43a to 43d, an insulating plate 41, and a metal plate 42.
  • Semiconductor chips 50a to 50d are power devices made of silicon carbide.
  • An example of this power device is a power MOSFET.
  • Such semiconductor chips 50a to 50d have drain electrodes as input electrodes (main electrodes) on the back surface, gate electrodes as control electrodes 51a to 51d, and source electrodes as output electrodes 52a to 52d (main electrodes) on the front surface.
  • Each is equipped with Note that the output electrodes 52a to 52d are one specific example of a conductive part.
  • the semiconductor chips 50a to 50d may be power devices made of silicon.
  • the power device in this case is, for example, an RC (Reverse Conducting)-IGBT.
  • the RC-IGBT has an IGBT as a switching element and an FWD (Free Wheeling Diode) as a diode element in one chip.
  • Such semiconductor chips 50a to 50d each have, for example, a collector electrode as an input electrode (main electrode) on the back surface, a gate electrode as a control electrode, and an emitter electrode as an output electrode (main electrode) on the front surface. There is.
  • FIG. 3 shows a case where two of each are arranged.
  • each of the semiconductor chips 50a to 50d is arranged such that the control electrodes 51a to 51d face each other.
  • Lead frames 60a to 60d electrically connect output electrodes on the front surfaces of semiconductor chips 50a to 50d and wiring boards 43a to 43f.
  • Lead frame 60a electrically and mechanically connects semiconductor chip 50a and wiring board 43c.
  • Lead frame 60b electrically and mechanically connects semiconductor chip 50b and wiring board 43e.
  • Lead frame 60c electrically and mechanically connects semiconductor chip 50c and wiring board 43d.
  • the lead frame 60d electrically and mechanically connects the semiconductor chip 50d and the wiring board 43f.
  • the lead frames 60a to 60d are made of a material with excellent conductivity. Such a material may be made of, for example, copper, aluminum, or an alloy containing at least one of these materials. Further, the surfaces of the lead frames 60a to 60d may be plated to improve corrosion resistance. The plating material in this case is, for example, nickel, nickel-phosphorus alloy, or nickel-boron alloy. Lead frames 60a to 60d will be described as lead frame 60 unless otherwise distinguished. Details of the lead frame 60 will be described later.
  • control electrodes 51a to 51d of the semiconductor chips 50a to 50d are electrically connected to control terminals included in the control frames 26a to 26c by wires.
  • the control electrode 51a of the semiconductor chip 50a is electrically connected to the control terminal 26b1 via a wire 70a relayed to the wiring board 43g.
  • Control electrodes 51b and 51d of semiconductor chips 50b and 50d are electrically connected to control terminal 26b3 via wire 70b.
  • the control electrode 51c of the semiconductor chip 50c is electrically connected to the control terminal 26b1 via the wire 70a.
  • the lead frames 60a and 60c are electrically and mechanically connected to the wiring board 43h via wires 71a and 71b. Furthermore, wiring board 43h is electrically and mechanically connected to control terminal 26b2 via wire 72a. That is, the lead frames 60a and 60c are electrically connected to the control terminal 26b2. Lead frames 60b and 60d are electrically and mechanically connected to wiring board 43g via wires 71c and 71d. Further, the wiring board 43g is electrically and mechanically connected to the control terminal 26b4 via the wire 72b. That is, lead frames 60b and 60d are electrically connected to control terminal 26b4. Control terminals 26b2 and 26b4 are used for source sensing.
  • the wires 70a, 70b, 71a, 71b, 71c, 71d, 72a, and 72b described above are mainly composed of a material with excellent conductivity. Such a material is made of, for example, gold, copper, aluminum, or an alloy containing at least one of these.
  • the wires 70a, 70b, 71a, 71b, 71c, 71d, 72a, 72b may be an aluminum alloy containing a trace amount of silicon.
  • the diameter of the wires 70a, 70b, 71a, 71b, 71c, 71d, 72a, and 72b is, for example, 100 ⁇ m or more and 400 ⁇ m or less.
  • FIG. 6 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment
  • FIG. 7 is a plan view of the lead frame included in the semiconductor device of the embodiment. Note that FIGS. 6 and 7 correspond to the lead frame 60c in FIG. 3. However, since the other lead frames have similar configurations, the lead frame 60 is used here.
  • the lead frame 60 is a specific example of connection wiring.
  • the lead frame 60 includes a chip bonding portion 61, a wiring bonding portion 62, and a wiring portion 63.
  • the chip bonding portion 61 is bonded to the output electrode 52c on the front surface of the semiconductor chip 50c via the bonding member 46.
  • This joining member 46 may be solder in this case as described above.
  • the wiring joint portion 62 is joined to the front surface of the wiring board 43d.
  • the wiring joint portion 62 is joined to the wiring board 43d by the previously described joining member 46. Alternatively, they are bonded by ultrasonic bonding.
  • the wiring section 63 bridges the gap G between the wiring boards 43d and 43b and connects the chip joint section 61 and the wiring joint section 62.
  • Such a lead frame 60 has a flat plate shape as a whole, and is integrally connected to a chip bonding portion 61, a wiring bonding portion 62, and a wiring portion 63. Further, the thickness of the lead frame 60 is generally uniform throughout, and may be, for example, 0.2 mm or more and 0.6 mm or less, and more preferably 0.3 mm or more and 0.5 mm or less. preferable.
  • the chip joint portion 61 has a rectangular shape in plan view, similar to the plan view shape of the output electrode 52c of the semiconductor chip 50c. Further, the area of the chip bonding portion 61 in a plan view may be 60% or more and 95% or less of the area of the output electrode 52c of the semiconductor chip 50c in a plan view.
  • the wiring section 63 further includes a vertical section 64, a parallel section 65, and an inclined section 66.
  • a lower end portion of the vertical portion 64 is connected to the chip joint portion 61, and an upper end portion of the vertical portion 64 rises vertically above the chip joint portion 61. Therefore, the angle R formed by the vertical portion 64 and the chip joint portion 61 is approximately 90 degrees.
  • the angle R may be substantially 90 degrees.
  • the angle R is preferably 90 degrees, but may be greater than or equal to 80 degrees and less than 90 degrees. In this embodiment, unless otherwise specified, the explanation will be made assuming that the angle R is 90 degrees.
  • connection point (heel portion 61b) between the lower end of the vertical portion 64 and the chip joint portion 61 may form an R surface. Alternatively, it may be chamfered. Therefore, the joining member 46 that joins the chip joining part 61 and the semiconductor chip 50c has a fillet shape at the toe part 61a (+X direction) of the chip joining part 61. Further, the joining member 46 also forms a fillet shape, covering the outside of the connection point with the vertical portion 64 in the heel portion 61b ( ⁇ X direction) of the chip joining portion 61. Note that the side portions of the tip joint portion 61 that are perpendicular to the toe portion 61a and the heel portion 61b also have a fillet shape.
  • the parallel portion 65 is connected to the upper end of the vertical portion 64, and is parallel to the wiring boards 43b, 43d and the semiconductor chip 50c from the upper end. Since the wiring portion 63 straddles the gap G, the parallel portion 65 extends from the upper end of the vertical portion 64 toward the wiring joint portion 62 side. In this case as well, the outside of the connection point P2 between the parallel portion 65 and the vertical portion 64 may form an R surface. Alternatively, it may be chamfered.
  • the angle formed by the parallel portion 65 and the vertical portion 64 is approximately 90 degrees. This angle may also be substantially 90 degrees.
  • one end portion of the wire 71b (wire joint portion 71b1) is joined to the front surface of the parallel portion 65.
  • the other end of the wire 71b is joined to a wiring board 43h (adjacent to the wiring board 43d in the ⁇ X direction).
  • the wire 71b is bonded to the parallel portion 65 by a bonding device, as described above. In the bonding device, ultrasonic waves are applied while pressing one end of the wire 71b against the parallel portion 65. At this time, the wire joint portion 71b1, in which one end portion of the wire 71b is plastically deformed, is joined to the parallel portion 65.
  • the wire joint portion 71b1 extends in any direction depending on the vibration direction of the ultrasonic wave.
  • the wire joint portion 71b1 extends in the wiring direction ( ⁇ X direction) of the wiring portion 63, and has an elliptical shape in plan view. Further, in this embodiment, the wire 71b is wired in a straight line with respect to the long axis of the wire joint portion 71b1.
  • the inclined portion 66 is inclined from the parallel portion 65 toward the wiring joint portion 62.
  • the angle of inclination of the inclined portion 66 with respect to the wiring joint portion 62 is assumed to be an angle ⁇ .
  • the outer side (upper side) of the connection point P3 between the inclined portion 66 and the parallel portion 65 may form an R surface. Alternatively, it may be chamfered.
  • the outer side (wiring board 43d side) of the connection point P1 (heel portion 62b) between the inclined portion 66 and the wiring joint portion 62 may form an R surface. Alternatively, it may be chamfered.
  • the joining member 46 that joins the wiring joining part 62 and the wiring board 43d has a fillet shape at the toe part 62a (-X direction) of the wiring joining part 62. Further, the joining member 46 has a fillet shape so as to cover the outside (on the wiring board 43d side) of the connection point P1 with the inclined portion 66 even in the heel portion 62b (+X direction) of the wiring joining portion 62.
  • the length between the connection points P1 and P2 in the wiring portion 63 of the lead frame 60 is defined as a length L. That is, the length L is the distance between the heel portion 61b of the chip joint portion 61 and the heel portion 62b of the wiring joint portion 62 in the ⁇ X direction.
  • the length between the connection points P2 and P3 is defined as length L1. That is, the length L1 is the length of the parallel portion 65 in the ⁇ X direction along the wiring direction of the lead frame 60.
  • the length between the connection points P3 and P1 in plan view is defined as length L2. That is, the length L2 is the length of the inclined portion 66 in the ⁇ X direction in a plan view along the wiring direction of the lead frame 60.
  • the actual length of the inclined portion 66 along the wiring direction of the lead frame 60 is expressed as length L2/COS ⁇ .
  • the width of the wiring portion 63 in plan view may be substantially uniform throughout.
  • the width of the wiring portion 63 may be smaller than the widths of the chip bonding portion 61 and the wiring bonding portion 62. Further, part of the width of the wiring portion 63 may be narrow. In order to stabilize the wiring portion 63, it is preferable that the width of the wiring portion 63 is substantially uniform throughout. For further stability, it is more preferable that the width of the lead frame 60 is substantially uniform throughout.
  • the wiring portions 63 may have different angles ⁇ .
  • the angle ⁇ is increased, the length L2 becomes shorter and the length L1 becomes longer.
  • the angle ⁇ is decreased, the length L2 becomes longer and the length L1 becomes shorter.
  • the wire 71b is joined to the front surface of the parallel portion 65.
  • the angle ⁇ of the parallel portion 65 is such that a bondable area (length L1) is ensured.
  • FIG. 8 is a cross-sectional view (before wire bonding) of a lead frame included in the semiconductor device of the reference example
  • FIG. 9 is a cross-sectional view (after wire bonding) of the lead frame included in the semiconductor device of the reference example.
  • a lead frame 160 is provided in place of the lead frame 60 in FIGS. 6 and 7.
  • the other configurations are the same as those in FIGS. 6 and 7.
  • the lead frame 160 also includes a chip bonding portion 61, a wiring bonding portion 62, and a wiring portion 63.
  • the wiring section 63 of the reference example further includes a vertical section 64a, a parallel section 65, and a vertical section 64b.
  • the lower end portion of the vertical portion 64a is connected to the chip joint portion 61 similarly to the vertical portion 64, and the upper end portion of the vertical portion 64a rises vertically above the chip joint portion 61.
  • An angle R1 formed by the vertical portion 64a and the chip joint portion 61 is approximately 90 degrees.
  • the angle R1 may be substantially 90 degrees.
  • the parallel part 65 is connected to the upper end of the vertical part 64a, and is parallel to the wiring boards 43b, 43d and the semiconductor chip 50c from the upper end.
  • the vertical portion 64b extends vertically from the parallel portion 65 toward the wiring joint portion 62.
  • the vertical portion 64b is at an angle R2 with respect to the wiring joint portion 62.
  • the angle R2 formed by the vertical portion 64b and the wiring joint portion 62 is approximately 90 degrees.
  • the angle R2 may be substantially 90 degrees.
  • the semiconductor unit 30 is sealed with a sealing member 29.
  • the components included in the semiconductor unit 30 include those that have low adhesion to the sealing member 29.
  • the sealing member 29 has low adhesion to, for example, the solder that is the joining member 46. For this reason, there is a possibility that the sealing member 29 that seals the semiconductor unit 30 may peel off at a portion where it is in close contact with the bonding member 46 . The peeling that occurs in the sealing member 29 extends. If the wire joint portion 71b1 of the wire 71b is present at the extension destination of the peeling, the wire 71b may be cut due to the peeling.
  • the lead frame 160 has a rectangular shape when viewed from the side. For this reason, for example, even if the sealing member 29 peels off along the broken line arrows A1 and A2 in FIG. 8, one end of the wire 71b is away from the peeling location, so it will not be affected by the peeling. The possibility increases. Further, peeling of the sealing member 29 extending along the broken line arrows A1 and A2 is suppressed at the connection points between the parallel portion 65 and the vertical portions 64a and 64b. Therefore, the peeling of the sealing member 29 does not extend to the wire 71b. It is expected that cutting of the wire 71b will be prevented in this way.
  • both angles R1 and R2 may be similarly inclined at acute angles to make the lead frame 160 trapezoidal in side view. Conceivable. In this case, although the occurrence of distortion in the parallel portion 65 is prevented more than when the angles R1 and R2 are 90 degrees, the occurrence of distortion cannot be reliably suppressed.
  • the lead frame 60 of this embodiment includes a chip bonding portion 61, a wiring bonding portion 62, and a wiring portion 63.
  • the chip bonding portion 61 is bonded to the output electrode 52c on the front surface of the semiconductor chip 50c via a bonding member.
  • the wiring joint portion 62 is joined to the front surface of the wiring board 43d.
  • the wiring part 63 connects the chip joint part 61 and the wiring joint part 62 across the gap G between the wiring boards 43d and 43b.
  • the wiring section 63 further includes a vertical section 64, a parallel section 65, and an inclined section 66. A lower end portion of the vertical portion 64 is connected to the chip joint portion 61, and an upper end portion of the vertical portion 64 rises vertically above the chip joint portion 61.
  • the angle R of the vertical portion 64 with respect to the chip joint portion 61 is a right angle (90 degrees).
  • the parallel portion 65 is connected to the upper end of the vertical portion 64 and extends from the upper end in parallel to the wiring boards 43b, 43d and the semiconductor chip 50c.
  • the inclined portion 66 is inclined from the parallel portion 65 toward the wiring joint portion 62 . Even if the wire 71b is bonded to the front surface of the parallel portion 65 of the wiring portion 63 included in the lead frame 60, the occurrence of distortion of the parallel portion 65 toward the insulated circuit board 40 side is suppressed. In particular, when the angle ⁇ is between 30 degrees and 60 degrees, the distortion of the parallel portion 65 toward the insulated circuit board 40 occurs as shown in FIG.
  • the angle R of the vertical portion 64 is not limited to 90 degrees, but as described above, even when it is 80 degrees or more and less than 90 degrees, the insulation circuit of the parallel portion 65 is It has been confirmed that the occurrence of strain on the substrate 40 side is suppressed.
  • the angle ⁇ is preferably 30 degrees or more and 60 degrees, and more preferably 30 degrees or more and 45 degrees or less.
  • the wire 71b be joined to the vertical portion 64 side with respect to the parallel portion 65.
  • the pressure applied during bonding is supported by the vertical portion 64, thereby further preventing distortion of the parallel portion 65. Therefore, the wire 71b can be reliably joined to the parallel portion 65 of the lead frame 60.
  • the sealing member 29 peels off near the wiring joint portion 62, and the wiring joint portion 62 Even if the peeling extends from the tip to the inclined portion 66, the wire 71b is far away from the location where the peeling occurs, so the peeling does not extend. Therefore, cutting due to peeling of the wire 71b is also prevented. As a result, deterioration in reliability of the semiconductor device 10 including the lead frame 60 is also suppressed.
  • the vertical portion 64 extends vertically upward from the chip joint portion 61, the height H from the front surface of the semiconductor chip 50c to the parallel portion 65 can be ensured.
  • the height H By increasing the height H, the influence of local heat generation by the semiconductor chip 50c on the parallel portion 65 connected to the vertical portion 64 can be reduced. Therefore, even if peeling occurs in the sealing member 29 near the chip joint portion 61 of the lead frame 60, the peeling does not easily extend from the chip joint portion 61 to the vertical portion 64.
  • the height H from the front surface of the semiconductor chip 50c to the parallel portion 65 can be ensured.
  • a coating material mainly composed of a thermoplastic resin is sprayed into the storage areas 21e1 to 21e3 of the case 20. That is, the surface of the semiconductor unit 30 is covered with a film. Such a film can protect the semiconductor unit 30. In particular, the adhesion of the semiconductor unit 30 to the sealing member 29 is improved through this film.
  • Such a coating material is sprayed onto the object by air spray from a nozzle of a coating device.
  • the application by the nozzle spreads to a diameter of about 8 mm with respect to the object.
  • the film needs to be applied to the entire surface of the semiconductor unit 30.
  • the sealing member 29 has poor adhesion to the solder that is the joining member 46.
  • the nozzle can also reliably apply the film around the heel portion 61b (in the ⁇ X direction) of the chip joint portion 61 of the lead frame 60. Therefore, in the semiconductor unit 30, a film is applied to the front surface of the insulated circuit board 40, the semiconductor chips 50a to 50d, the wires 70a, 70b, 71a, 71b, 71c, 71d, 72a, 72b, and the surface of the lead frame 60. Ru.
  • the lead frame 60 connects the wiring board 43d and the output electrode 52c of the semiconductor chip 50c. Therefore, in the lead frame 60, the chip joint portion 61 is located higher than the wiring joint portion 62.
  • the lead frame 60 may connect wiring boards in some cases. Further, instead of the semiconductor chip 50c, it may be connected to another element. That is, the lead frame 60 may connect different conductive parts across a gap.
  • FIG. 10 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment (Modification 1)
  • FIG. 11 is a plan view of the lead frame included in the semiconductor device of the embodiment (Modification 1). be. Note that FIGS. 10 and 11 correspond to FIGS. 6 and 7.
  • FIG. 10 is a sectional view taken along the dashed line YY in FIG.
  • one or more groove portions 66a are formed on the front surface (the surface facing the +X direction) of the vertical portion 64.
  • the groove portion 66a is formed to be perpendicular to the long axis of the wire joint portion 71b1 of the wire 71b.
  • the groove portion 66a is continuously formed in a straight line so as to cross the width ( ⁇ Y direction) of the vertical portion 64.
  • the depth and width (the length in the wiring direction of the lead frame 60) of the groove portion 66a are set within a range that does not affect the conduction of electricity in the vertical portion 64.
  • Such depth may be, for example, 20% or more and 45% or less of the thickness of the vertical portion 64.
  • the groove portion 66a does not need to be continuous. That is, the groove portion 66a may be formed in a straight broken line shape (discontinuous). Further, the groove portion 66a does not have to be linear, and may be, for example, V-shaped, wavy, or jagged.
  • the semiconductor unit 30 including such a lead frame 60 is sealed by the sealing member 29.
  • the sealing member 29 may peel off in the range where it comes into contact with the solder of the joining member 46 that joins the chip joining portion 61 and the output electrode 50c of the semiconductor chip 50c.
  • the groove portion 66a formed in the vertical portion 64 suppresses the extension of the peeling. Therefore, the peeling is suppressed from reaching the wire 71b, and cutting due to the peeling of the wire 71b is also prevented. As a result, deterioration in reliability of the semiconductor device 10 including the lead frame 60 is also suppressed.
  • one or more such groove portions 66a may be further formed on the front surface (the surface facing the ⁇ X direction) of the inclined portion 66.
  • the groove portion 66a formed in the inclined portion 66 is also similar to the groove portion 66a formed in the vertical portion 64. That is, the groove 66a is formed to be perpendicular to the long axis of the wire joint portion 71b1 of the wire 71b.
  • the groove portion 66a may be continuously formed in a straight line so as to cross the width ( ⁇ Y direction) of the inclined portion 66.
  • the depth and width (the length of the lead frame 60 in the wiring direction) of the groove portion 66a may also be the same as above, and the groove portion 66a may not be continuous.
  • the sealing member 29 may peel off in the range where it comes into contact with the solder of the joining member 46 that joins the wiring joining portion 62 and the wiring board 43d.
  • peeling extends from the wiring bonding portion 62 along the inclined portion 66, the groove portion 66a formed in the inclined portion 66 suppresses the extension of the peeling.
  • FIG. 12 is a cross-sectional view of a lead frame included in the semiconductor device of the embodiment (Modification 2)
  • FIG. 13 is a plan view of the lead frame included in the semiconductor device of the embodiment (Modification 2). be.
  • FIGS. 12 and 13 correspond to FIGS. 6 and 7.
  • FIG. 12 is a sectional view taken along the dashed line YY in FIG. 13.
  • FIG. 3 can also be referred to.
  • a plurality of protrusions 66b are formed on the front surface (the surface facing the +X direction) of the vertical section 64 of the wiring section 63.
  • the protrusion 66b is semicircular and two rows of four protrusions 66b are formed.
  • the protrusion 66b is formed to be perpendicular to the wire joint portion 71b1 of the wire 71b.
  • the four protrusions 66b are just an example, and if the width ( ⁇ Y direction) of the vertical portion 64 can be roughly covered, one, two, three, five or more may be used depending on the area of the protrusions 66b. There may be.
  • the protrusion 66b is not limited to a semispherical shape, but may be a convex shape, for example, a triangular pyramid shape, a quadrangular pyramid shape, or a cubic shape. Further, the protruding portion 66b may be continuously linear so as to cross the width ( ⁇ Y direction) of the inclined portion 66, and may be formed to have a convex cross section. In this case, the protrusion 66b extends in a direction perpendicular to the long axis of the wire joint 71b1. Further, the height and width (the length of the lead frame 60 in the wiring direction) of the protrusion 66b in this case may be within a range that does not interfere with the wire 71b.
  • the semiconductor unit 30 including the lead frame 60 is sealed with the sealing member 29.
  • the sealing member 29 will peel off in the range where it comes into contact with the solder of the joining member 46 that joins the chip joining portion 61 and the output electrode 52c of the semiconductor chip 50c.
  • this peeling extends from the chip joint portion 61 along the vertical portion 64, the extension of the peeling is suppressed by the protrusion 66b formed on the vertical portion 64 of the lead frame 60. Therefore, cutting due to peeling of the wire 71b is also prevented. As a result, deterioration in reliability of the semiconductor device 10 including the lead frame 60 is also suppressed.
  • Such a plurality of protrusions 66b may be further formed on the front surface (the surface facing the ⁇ X direction) of the inclined portion 66.
  • the plurality of protrusions 66b formed on the inclined portion 66 are also similar to those formed on the vertical portion 64. That is, the plurality of protrusions 66b are formed to be perpendicular to the long axis of the wire joint portion 71b1 of the wire 71b.
  • the plurality of projections 66b formed on the slope 66 may also be one or more, depending on the area of the projection 66b, as long as the width ( ⁇ Y direction) of the slope 66 can be approximately covered. Moreover, one or more rows may be sufficient.
  • the sealing member 29 may peel off in the range where it comes into contact with the solder of the joining member 46 that joins the wiring joining portion 62 and the wiring board 43d.
  • peeling extends from the wiring joint portion 62 along the inclined portion 66, the plurality of protrusions 66b formed on the inclined portion 66 suppresses the extension of the peeling.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

ワイヤの断線の発生を抑制する。　配線部（６３）は、鉛直部（６４）と平行部（６５）と傾斜部（６６）とを含んでいる。鉛直部（６４）は、チップ接合部（６１）に下端部が接続されて、チップ接合部（６１）に対して上端部が鉛直上方に立ち上がっている。平行部（６５）は、鉛直部（６４）の上端部に接続されて、当該上端部から配線板（４３ｂ，４３ｄ）及び半導体チップ（５０ｃ）に平行を成している。傾斜部（６６）は、平行部（６５）から配線接合部（６２）に向かって傾斜している。このようなリードフレーム（６０）に含まれる配線部（６３）の平行部（６５）のおもて面にワイヤ（７１ｂ）を接合しても、平行部（６５）の絶縁回路基板（４０）側への歪みの発生が抑制される。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置は、パワーデバイスを含んでいる。このような半導体装置は、例えば、電力変換機能を有する。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体チップである。
　半導体装置は、さらに、半導体チップが配置される回路基板と半導体チップ及び回路基板を電気的に接続する接続配線（例えば、リードフレーム）とを含み、封止部材により封止される。接続配線は、半導体チップのおもて面の主電極と回路基板に含まれる配線板とを接続する（例えば、特許文献１～４を参照）。半導体装置は、さらに、シャント抵抗も含んでもよい。シャント抵抗もまた接続配線により回路基板の配線板に直接接続してもよい（例えば、特許文献５，６を参照）。また、半導体装置は、回路基板に代わり、半導体チップが配置されるリードフレームを含んでもよい（特許文献７～９）。半導体装置は、ソースセンス用のワイヤを含んでもよい。このようなワイヤは、接続配線に接合されてもよい（例えば、特許文献３，４）。
国際公開第２０１５／０５９８８２号 特開２００３－３３２３９３号公報 特開２０１６－００４７９６号公報 特開２０１９－０７１３９９号公報 特開２０１９－０７５５２１号公報 特開２０１９－０７５９５９号公報 国際公開第２０１５／１５１２７３号 特開２０１３－２４３３９４号公報 特開昭６１－１３７３５２号公報
　半導体装置の封止部材は、封止される部品によっては密着性が低い。封止部材は、例えば、回路基板に接続配線を接合するはんだに対する密着性が低い。封止部材に密着性が低い箇所があると、そこに剥離が生じ、当該剥離を起点として剥離が伸展する。このような剥離の伸展先に、接続配線に接合されたソースセンス用のワイヤがあると、剥離によりワイヤが切れてしまうおそれがある。
　本発明は、このような点を鑑みてなされたものであり、ワイヤの断線の発生が抑制された半導体装置を提供することを目的とする。
　本発明の一観点によれば、隙間を空けてそれぞれ設けられた第１導電部及び第２導電部と、前記第１導電部の第１おもて面に接合された第１接合部と、前記第２導電部の第２おもて面に接合された第２接合部と、前記隙間を跨いで前記第１接合部と前記第２接合部とを繋ぐ配線部とを含む接続配線と、を含み、前記配線部は、前記第１接合部に下端部が接続されて、前記第１接合部に対して上端部が鉛直上方に立ち上がっている鉛直部と、前記鉛直部の前記上端部から前記第１導電部及び前記第２導電部に平行な平行部と、前記平行部から前記第２接合部に向かって傾斜している傾斜部と、を含んでいる、半導体装置が提供される。
　開示の技術によれば、ワイヤの断線の発生を抑制し、信頼性の低下を防止する。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
実施の形態の半導体装置の平面図である。 実施の形態の半導体装置に含まれるケースの収納領域の平面図である。 実施の形態の半導体装置に含まれる半導体ユニットの平面図である。 実施の形態の半導体装置に含まれる半導体ユニットの絶縁回路基板の平面図である。 実施の形態の半導体装置に含まれる半導体ユニットの断面図である。 実施の形態の半導体装置に含まれるリードフレームの断面図である。 実施の形態の半導体装置に含まれるリードフレームの平面図である。 参考例の半導体装置に含まれるリードフレームの断面図（ワイヤ接合前）である。 参考例の半導体装置に含まれるリードフレームの断面図（ワイヤ接合後）である。 実施の形態（変形例１）の半導体装置に含まれるリードフレームの断面図である。 実施の形態（変形例１）の半導体装置に含まれるリードフレームの平面図である。 実施の形態（変形例２）の半導体装置に含まれるリードフレームの断面図である。 実施の形態（変形例２）の半導体装置に含まれるリードフレームの平面図である。
　以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置１０において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図１の半導体装置１０において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図の半導体装置１０において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図１の半導体装置１０において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「高位」とは、図の半導体装置１０において、上側（＋Ｚ側）の位置を表す。同様に、「低位」とは、図の半導体装置１０において、下側（－Ｚ側）の位置を表す。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
　実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、実施の形態の半導体装置の平面図であり、図２は、実施の形態の半導体装置に含まれるケースの収納領域の平面図である。なお、図２は、半導体装置１０の端子積層部２５ｂ（第１パワー端子２２ｂ、絶縁シート２３ｂ、第２パワー端子２４ｂ）の平面図を図示している。本体部２１の収納領域２１ｅ２は破線で示している。また、図２は、収納領域２１ｅ２及び端子積層部２５ｂを示しているに過ぎず、収納領域２１ｅ１，２１ｅ３及び端子積層部２５ａ，２５ｃも同様に示すことができる。
　半導体装置１０は、図示を省略する半導体ユニットと当該半導体ユニットが配置された放熱ベース板（図示を省略）と当該放熱ベース板に配置されて当該半導体ユニットを格納するケース２０とを有している。なお、半導体ユニット及び放熱ベース板の詳細については後述する。ケース２０は、本体部２１と、端子積層部２５ａ～２５ｃと、Ｕ端子２７ａと、Ｖ端子２７ｂと、Ｗ端子２７ｃと、制御端子（ここでは図示を省略。図３を参照）とを含んでいる。
　本体部２１は、平面視で略矩形状を成しており、四方が第１～第４側部２１ａ～２１ｄにより順に囲まれている。第１側部２１ａ及び第３側部２１ｃは長辺に、第２側部２１ｂ及び第４側部２１ｄは短辺にそれぞれ対応する。なお、図１に示す本体部２１は第１側部２１ａ及び第２側部２１ｂで構成される角部と第３側部２１ｃ及び第４側部２１ｄで構成される角部とにそれぞれ締結孔が形成されている場合を示している。
　本体部２１は、収納領域２１ｅ１～２１ｅ３と制御枠部２６ａ～２６ｃとを含んでいる。収納領域２１ｅ１～２１ｅ３は、制御枠部２６ａ，２６ｂで仕切られている。収納領域２１ｅ１～２１ｅ３は、平面視で本体部２１の中間部に制御枠部２６ａ，２６ｂに仕切られて、本体部２１の長手方向（第１，第３側部２１ａ，２１ｃ）に沿ってそれぞれ設けられた空間である。なお、収納領域２１ｅ３の第４側部２１ｄには制御枠部２６ｃを含んでもよい。収納領域２１ｅ１～２１ｅ３には、半導体ユニットがそれぞれ格納されている。収納領域２１ｅ１～２１ｅ３は、平面視で、半導体ユニットが収納できる形状、大きさであってよい。形状は例えば、矩形状であってよい。収納領域２１ｅ１～２１ｅ３は、半導体ユニットが格納されると、図１に示すように、封止樹脂により内部が封止される（図５の封止部材２９を参照）。封止部材は、熱硬化性樹脂と当該熱硬化性樹脂に含まれる充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。充填剤は、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。
　本体部２１は、端子積層部２５ａ～２５ｃを第１側部２１ａに沿って含んでいる。また、端子積層部２５ａ～２５ｃは、第１側部２１ａから表出している。本体部２１は、Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃと、を第３側部２１ｃに沿って含んでいる。また、Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとは、第３側部２１ｃのおもて面から表出している。制御端子は、制御枠部２６ａ～２６ｃにそれぞれ設けられている。
　このような本体部２１並びに制御枠部２６ａ～２６ｃは、熱可塑性樹脂を用いて成形される。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂である。本体部２１は、このような材料により、端子積層部２５ａ～２５ｃと、Ｕ端子２７ａと、Ｖ端子２７ｂと、Ｗ端子２７ｃとを含んでインサート成形により成形される。制御枠部２６ａ～２６ｃは、制御端子を含んでインサート成形により成形される。制御枠部２６ａ～２６ｃは、本体部２１に別途取り付けてもよい。
　端子積層部２５ａ～２５ｃは、第１パワー端子２２ａ～２２ｃと絶縁シート２３ａ～２３ｃと第２パワー端子２４ａ～２４ｃとが積層されている。
　第１パワー端子２２ａ～２２ｃのおもて面の一端部は、本体部２１の第１側部２１ａの端子領域２１ａ１～２１ａ３に、長手方向（第１側部２１ａ）に沿ってそれぞれ露出されている。ここでは、第１パワー端子２２ａ～２２ｃの一端部は、第１側部２１ａから外側（－Ｙ方向）に突出している。第１パワー端子２２ａ～２２ｃの他端部は、本体部２１内部（収納領域２１ｅ１～２１ｅ３）で半導体ユニットに含まれる半導体チップのＮ端子に相当する箇所に電気的に接続される。第１パワー端子２２ａ～２２ｃは平板状を成している。第１パワー端子２２ａ～２２ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金である。
　第２パワー端子２４ａ～２４ｃのおもて面の一端部は、第１側部２１ａから外側（－Ｙ方向）に突出している。第２パワー端子２４ａ～２４ｃは、本体部２１の第１側部２１ａに、長手方向（第１側部２１ａ）に沿ってそれぞれ露出されている。この際、第２パワー端子２４ａ～２４ｃの一端部を露出して配置されている。なお、絶縁シート２３ａ～２３ｃの先端部（テラス部２８ａ，２８ｂ，２８ｃ）は、平面視で、第１パワー端子２２ａ～２２ｃの先端部と、第２パワー端子２４ａ～２４ｃの先端部との間に位置している。これにより、第１パワー端子２２ａ～２２ｃと、第２パワー端子２４ａ～２４ｃとの絶縁性が維持される。第２パワー端子２４ａ～２４ｃの他端部は、本体部２１内部（収納領域２１ｅ１～２１ｅ３）で半導体ユニットに含まれる半導体チップのＰ端子に相当する箇所に電気的に接続されている。第２パワー端子２４ａ～２４ｃは平板状を成している。第２パワー端子２４ａ～２４ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金である。
　絶縁シート２３ａ～２３ｃは、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料により形成されたシート状のものが適用される。
　制御枠部２６ａ～２６ｃに含まれる制御端子は、制御枠部２６ａ～２６ｃに沿ってインサート成形により含まれている。例えば、後述する図３に示されるように、制御枠部２６ｂに含まれる制御端子２６ｂ１～２６ｂ４は、側面視（Ｙ方向の矢視）で、Ｊ字型を成している。制御端子２６ｂ１～２６ｂ４の一端部は、制御枠部２６ｂのおもて面から鉛直上方（＋Ｚ方向）に延伸している。制御端子２６ｂ１～２６ｂ４の他端部は、制御枠部２６ｂの収納領域２１ｅ２側に露出されている。制御端子２６ｂ１～２６ｂ４は収納領域２１ｅ２内で半導体ユニットに含まれる半導体チップの制御電極にそれぞれ配線部材により直接接続されている。図示を省略する制御枠部２６ａ，２６ｃに含まれる制御端子でも制御枠部２６ｂと同様に、収納領域２１ｅ１，２１ｅ３内で半導体ユニットに含まれる半導体チップの制御電極にそれぞれ配線部材により接続されている。なお、配線部材は、例えば、ワイヤ７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂである。配線部材は、または、リードフレームであってもよい。配線部材は、導電性に優れた材質により構成される。このような材質は、金属（例えば、アルミニウム、銅）、または、少なくともこれらの一種を含む合金である。このような制御端子もまた、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金である。
　Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの他端部は、収納領域２１ｅ１～２１ｅ３内の各半導体ユニットの半導体チップのソース電極（または、エミッタ電極）にそれぞれ電気的に接続されている。なお、図２では、Ｖ端子２７ｂの場合を例示している。Ｕ端子２７ａとＷ端子２７ｃとの他端部もまた、収納領域２１ｅ１，２１ｅ３に対して同様に設けられている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの一端部は、本体部２１の第３側部２１ｃに本体部２１の長手方向（第３側部２１ｃ）に沿ってそれぞれ露出されている。第２パワー端子２４ａ～２４ｃの他端部は、本体部２１内部（収納領域２１ｅ１～２１ｅ３）で半導体ユニットに含まれる半導体チップのＰ端子に相当する箇所に電気的に接続されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金である。
　次に、放熱ベース板に配置される半導体ユニットについて図３～図５を用いて説明する。図３は、実施の形態の半導体装置に含まれる半導体ユニットの平面図である。図４は、実施の形態の半導体装置に含まれる半導体ユニットの絶縁回路基板の平面図である。図５は、実施の形態の半導体装置に含まれる半導体ユニットの断面図である。なお、図４は、図３に示される絶縁回路基板のみを示している。図５は、図３の一点鎖線Ｙ－Ｙにおける断面図である。
　半導体ユニット３０は、図５に示されるように、放熱ベース板４５に接合部材（図示を省略）を介して配置される。なお、ケース２０は放熱ベース板４５に接着剤を介して配置される。この際、半導体ユニット３０はケース２０の収納領域２１ｅ１～２１ｅ３にそれぞれ収納される。このような半導体ユニット３０は、絶縁回路基板４０と半導体チップ５０ａ～５０ｄとリードフレーム６０ａ～６０ｄとを含んでいる。
　なお、放熱ベース板４５と半導体ユニット３０（絶縁回路基板４０）とを接合する接合部材は、はんだ、または、焼結材が用いられる。はんだは、鉛フリーはんだ、または、鉛入りはんだが用いられる。鉛フリーはんだは、例えば、錫、銀、銅、亜鉛、アンチモン、インジウム、ビスマスの少なくとも２つを含む合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。鉛入りはんだは、さらに、鉛を含む。焼結材は、例えば、銅、銅合金、ニッケル、ニッケル合金、銀、銀合金の少なくとも１つを含む金属材料が用いられる。
　絶縁回路基板４０は、平面視で矩形状を成す。絶縁回路基板４０は、絶縁板４１と、絶縁板４１の裏面に形成された金属板４２と、絶縁板４１のおもて面に形成された複数の配線板４３ａ～４３ｇとを有している。複数の配線板４３ａ～４３ｇ及び金属板４２の外形は、平面視で、絶縁板４１の外形より小さく、絶縁板４１の内側に形成されている。なお、本実施の形態の複数の配線板４３ａ～４３ｇの形状、個数、大きさは一例である。また、複数の配線板４３ａ～４３ｇは、導電部の一具体例である。
　絶縁板４１は、平面視で矩形状を成す。また、絶縁板４１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りされていてもよい。絶縁板４１は、外周辺である長辺４１ａ、短辺４１ｂ、長辺４１ｃ、短辺４１ｄにより四方が順に囲まれている。また、絶縁板４１は、角部４１ｅ～４１ｈを含んでいる。角部４１ｅは長辺４１ａ及び短辺４１ｂで構成される。角部４１ｆは、短辺４１ｂ及び長辺４１ｃで構成される。角部４１ｇは長辺４１ｃ及び短辺４１ｄで構成される。角部４１ｈは短辺４１ｄ及び長辺４１ａで構成される。このような絶縁板４１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板４１の厚さは、例えば、０．２ｍｍ以上、２．０ｍｍ以下である。
　金属板４２は、平面視で矩形状を成す。また、角部が、例えば、Ｃ面取りあるいはＲ面取りされていてもよい。金属板４２は、絶縁板４１のサイズより小さく、絶縁板４１の縁部を除いた裏面全面に形成されている。金属板４２は、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。また、金属板４２の厚さは、例えば、０．１ｍｍ以上、２．０ｍｍ以下である。金属板４２の耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
　配線板４３ａ～４３ｈは、絶縁板４１の縁部を除いた全面にわたって形成されている。好ましくは、平面視で、配線板４３ａ～４３ｇの絶縁板４１の外周に面する端部は、金属板４２の絶縁板４１の外周側の端部と重畳する。このため、絶縁回路基板４０は、絶縁板４１の裏面の金属板４２との応力バランスが維持される。絶縁板４１の過度な反り、割れ等の損傷が抑制される。なお、配線板４３ａ，４３ｂの上方（＋Ｙ方向）に示されているそれぞれ２つの破線の領域は、２つの半導体チップ５０ａ，５０ｃのチップ領域５０ａ１，５０ｃ１をそれぞれ表している。配線板４３ｃ，４３ｄの下方（－Ｙ方向）に示されている破線の領域は、２つの半導体チップ５０ｂ，５０ｄのチップ領域５０ｂ１，５０ｄ１をそれぞれ表している。また、配線板４３ａ～４３ｈの厚さは、例えば、０．１ｍｍ以上、２．０ｍｍ以下である。配線板４３ａ～４３ｈは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、配線板４３ａ～４３ｈの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
　配線板４３ａは、絶縁板４１の長辺４１ａ側に、長辺４１ａに沿って、短辺４１ｂから短辺４１ｄにかけて形成されている。配線板４３ａの下方（－Ｙ方向）の長辺４１ｃ側に窪みが形成されている。配線板４３ｂは、配線板４３ａに対して±Ｙ方向の中心線に対してほぼ線対称を成している。配線板４３ｂは、絶縁板４１の長辺４１ｃ側に、長辺４１ｃに沿って、短辺４１ｂから短辺４１ｄにかけて形成されている。配線板４３ｂの下方（－Ｙ方向）の長辺４１ａ側に窪みが形成されている。
　配線板４３ｃは、配線板４３ａに隣接して、長辺４１ａに平行を成し短辺４１ｂから－Ｙ方向に延伸している。配線板４３ｃの－Ｙ方向の端部は、短辺４１ｄから離間している。配線板４３ｃの上部（＋Ｙ方向）の長辺４１ｃ側の側部が途中で窪んでいる。配線板４３ｄは、配線板４３ｃに対して±Ｙ方向の中心線に対してほぼ線対称を成している。配線板４３ｄは、配線板４３ｂの上部（＋Ｙ方向）に隣接して、長辺４１ｃに平行を成し短辺４１ｂから－Ｙ方向に延伸している。配線板４３ｄの－Ｙ方向の端部は、短辺４１ｄから離間している。配線板４３ｄの上部（＋Ｙ方向）の長辺４１ａ側の側部が途中で窪んでいる。
　配線板４３ｅは、配線板４３ａの下部（－Ｙ方向）と配線板４３ｃの下部（－Ｙ方向）と短辺４１ｄと配線板４３ｃとで囲まれる領域に配置されている。すなわち、配線板４３ｅは、略Ｌ字状を成している。配線板４３ｆは、配線板４３ｅに対して±Ｙ方向の中心線に対してほぼ線対称を成している。配線板４３ｆは、配線板４３ｂの下部（－Ｙ方向）と配線板４３ｄと短辺４１ｄと配線板４３ｄとで囲まれる領域に配置されている。すなわち、配線板４３ｅは、略Ｌ字状を成している。
　配線板４３ｇは、平面視でＩ字状を成し、配線板４３ｃ，４３ｄの窪みで囲まれる領域に配線板４３ｃ側であって、長辺４１ａに平行を成して配置されている。配線板４３ｈは、平面視でＬ字状を成し、配線板４３ｃ，４３ｄの窪みで囲まれる領域に配線板４３ｄ側であって、長辺４１ｃに平行を成して配置されている。配線板４３ｈは、配線板４３ｇの長辺４１ｃ側及び短辺４１ｄ側を囲うように配置されている。配線板４３ｉは、平面視でＩ字状を成し、配線板４３ｃ，４３ｄの間に、長辺４１ａ，４１ｃに平行を成して配置されている。
　また、絶縁回路基板４０の配線板４３ａ，４３ｂの下端部（－Ｙ方向）には、第２パワー端子２４ａ～２４ｃの接合部がそれぞれ接合される。なお、図３では、第２パワー端子２４ｂの内部接合部２４ｂ１，２４ｂ２が配線板４３ａ，４３ｂにそれぞれ接合されている場合を例示している。絶縁回路基板４０の配線板４３ｃ，４３ｄの下端部（－Ｙ方向）には、第１パワー端子２２ａ～２２ｃの接合部がそれぞれ接合される。なお、図３では、第１パワー端子２２ｂの内部接合部２２ｂ１，２２ｂ２が配線板４３ｃ，４３ｄにそれぞれ接合されている場合を例示している。絶縁回路基板４０の配線板４３ｃ，４３ｄの上端部（＋Ｙ方向）には、Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの接合部がそれぞれ接合される。なお、図３では、Ｖ端子２７ｂの内部接続部２７ｂ１，２７ｂ２が配線板４３ｃ，４３ｄにそれぞれ接合されている場合を例示している。
　このような構成を有する絶縁回路基板４０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いてもよい。絶縁回路基板４０は、後述する半導体チップ５０ａ～５０ｄで発生した熱を配線板４３ａ～４３ｄ、絶縁板４１及び金属板４２を介して、絶縁回路基板４０の裏面側に伝導させて放熱する。
　半導体チップ５０ａ～５０ｄは、炭化シリコンにより構成されるパワーデバイスである。このパワーデバイスの一例として、パワーＭＯＳＦＥＴが挙げられる。このような半導体チップ５０ａ～５０ｄは、裏面に入力電極（主電極）としてドレイン電極を、おもて面に、制御電極５１ａ～５１ｄとしてゲート電極及び出力電極５２ａ～５２ｄ（主電極）としてソース電極をそれぞれ備えている。なお、出力電極５２ａ～５２ｄは、導電部の一具体例である。
　また、半導体チップ５０ａ～５０ｄは、シリコンにより構成されるパワーデバイスであってもよい。この場合のパワーデバイスは、例えば、ＲＣ（Reverse Conducting）－ＩＧＢＴである。ＲＣ－ＩＧＢＴは、スイッチング素子であるＩＧＢＴ及びダイオード素子であるＦＷＤ（Free Wheeling Diode）が１チップ内に構成されたものである。このような半導体チップ５０ａ～５０ｄは、例えば、裏面に入力電極（主電極）としてコレクタ電極を、おもて面に、制御電極としてゲート電極、出力電極（主電極）としてエミッタ電極をそれぞれ備えている。
　なお、半導体チップ５０ａ～５０ｄは、本実施の形態では、配線板４３ａ～４３ｄに、既述の接合部材（図６の接合部材４６を参照）を介してそれぞれ複数配置されている。図３では、それぞれ、２つずつ配置されている場合を示している。この場合、各半導体チップ５０ａ～５０ｄは、制御電極５１ａ～５１ｄがそれぞれ対向するように配置されている。
　リードフレーム６０ａ～６０ｄは、半導体チップ５０ａ～５０ｄのおもて面の出力電極と配線板４３ａ～４３ｆとを電気的に接続する。リードフレーム６０ａは、半導体チップ５０ａと配線板４３ｃとを電気的かつ機械的に接続している。リードフレーム６０ｂは、半導体チップ５０ｂと配線板４３ｅとを電気的かつ機械的に接続している。リードフレーム６０ｃは、半導体チップ５０ｃと配線板４３ｄとを電気的かつ機械的に接続している。リードフレーム６０ｄは、半導体チップ５０ｄと配線板４３ｆとを電気的かつ機械的に接続している。
　リードフレーム６０ａ～６０ｄの一端部は半導体チップ５０ａ～５０ｄの出力電極に接合部材４６として既述のはんだにより接合される。また、リードフレーム６０ａ～６０ｄの他端部は配線板４３ｃ，４３ｅ，４３ｄ，４３ｆに既述の接合部材４６を用いて接合される。このようなリードフレーム６０ａ～６０ｄは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。また、リードフレーム６０ａ～６０ｄの表面には、耐食性を向上させるために、めっき処理を行ってもよい。この場合のめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。リードフレーム６０ａ～６０ｄは特に区別しない場合には、リードフレーム６０として説明する。リードフレーム６０の詳細については後述する。
　また、半導体チップ５０ａ～５０ｄの制御電極５１ａ～５１ｄは制御枠部２６ａ～２６ｃに含まれる制御端子とワイヤにより電気的に接続されている。例えば、図３に示されるように、半導体チップ５０ａの制御電極５１ａは、配線板４３ｇに中継されたワイヤ７０ａを経由して、制御端子２６ｂ１に電気的に接続されている。半導体チップ５０ｂ，５０ｄの制御電極５１ｂ，５１ｄは、ワイヤ７０ｂを経由して、制御端子２６ｂ３に電気的に接続されている。半導体チップ５０ｃの制御電極５１ｃは、ワイヤ７０ａを経由して制御端子２６ｂ１に電気的に接続されている。
　また、リードフレーム６０ａ，６０ｃはワイヤ７１ａ，７１ｂを介して、配線板４３ｈに電気的かつ機械的に接続されている。さらに、配線板４３ｈはワイヤ７２ａを介して、制御端子２６ｂ２に電気的かつ機械的に接続されている。すなわち、リードフレーム６０ａ，６０ｃは、制御端子２６ｂ２に電気的に接続されている。リードフレーム６０ｂ，６０ｄはワイヤ７１ｃ，７１ｄを介して、配線板４３ｇに電気的かつ機械的に接続されている。さらに、配線板４３ｇはワイヤ７２ｂを介して、制御端子２６ｂ４に電気的かつ機械的に接続されている。すなわち、リードフレーム６０ｂ，６０ｄは、制御端子２６ｂ４に電気的に接続されている。制御端子２６ｂ２，２６ｂ４は、ソースセンス用として用いられる。
　上記で説明したワイヤ７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂは、導電性に優れた材質を主成分としている。このような材質は、例えば、金、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。好ましくは、ワイヤ７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂは、シリコンを微量含むアルミニウム合金であってよい。また、ワイヤ７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂの径は、例えば、１００μｍ以上、４００μｍ以下である。
　次にリードフレーム６０ａ～６０ｄの詳細について、図６及び図７を用いて説明する。図６は、実施の形態の半導体装置に含まれるリードフレームの断面図であり、図７は、実施の形態の半導体装置に含まれるリードフレームの平面図である。なお、図６及び図７では、図３のリードフレーム６０ｃに対応している。但し、ここでは、他のリードフレームも同様の構成であるために、リードフレーム６０としている。
　リードフレーム６０は、接続配線の具体例である。リードフレーム６０は、チップ接合部６１と配線接合部６２と配線部６３とを含んでいる。チップ接合部６１は、半導体チップ５０ｃのおもて面の出力電極５２ｃに接合部材４６を介して接合される。この接合部材４６は、既述の通りであるこの場合は、はんだであってよい。配線接合部６２は、配線板４３ｄのおもて面に接合される。配線接合部６２は配線板４３ｄに対して、既述の接合部材４６により接合される。または、超音波接合により接合される。配線部６３は、配線板４３ｄ，４３ｂの隙間Ｇを跨いで、チップ接合部６１と配線接合部６２とを繋いでいる。このようなリードフレーム６０は、全体的に平板状を成して、チップ接合部６１と配線接合部６２と配線部６３と一体的に接続されている。また、リードフレーム６０の厚さは全体的に略均一であって、例えば、０．２ｍｍ以上、０．６ｍｍ以下であってよく、さらには、０．３ｍｍ以上、０．５ｍｍ以下であることが好ましい。チップ接合部６１の平面視の形状は、半導体チップ５０ｃの出力電極５２ｃの平面視の形状と同様に矩形状である。また、チップ接合部６１の平面視の面積は、半導体チップ５０ｃの出力電極５２ｃの平面視の面積に対して、６０％以上、９５％以下であってよい。
　配線部６３は、さらに、鉛直部６４と平行部６５と傾斜部６６とを含んでいる。鉛直部６４の下端部は、チップ接合部６１に接続されて、鉛直部６４の上端部は、チップ接合部６１に対し鉛直上方に立ち上がっている。したがって、鉛直部６４とチップ接合部６１とが成す角度Ｒは略９０度である。角度Ｒは実質的に９０度であればよい。角度Ｒは、９０度であることが好ましいものの、８０度以上、９０度未満であってよい。本実施の形態では、特に断りが無い場合に限り、角度Ｒは９０度として説明する。鉛直部６４の下端部とチップ接合部６１との接続箇所（踵部６１ｂ）の外側（配線板４３ｂ側）はＲ面を成していてもよい。または、Ｃ面取りされてもよい。このため、チップ接合部６１と半導体チップ５０ｃとを接合する接合部材４６は、チップ接合部６１のつま先部６１ａ（＋Ｘ方向）にてフィレット状を成している。また、接合部材４６は、チップ接合部６１の踵部６１ｂ（－Ｘ方向）でも鉛直部６４との接続箇所の外側を覆ってフィレット状を成している。なお、チップ接合部６１のつま先部６１ａ及び踵部６１ｂに直交する側部もまたフィレット状を成している。
　平行部６５は、鉛直部６４の上端部に接続されて、当該上端部から配線板４３ｂ，４３ｄ及び半導体チップ５０ｃに平行を成している。配線部６３は隙間Ｇを跨いでいるため、平行部６５は鉛直部６４の上端部から配線接合部６２側に延伸している。この場合も、平行部６５と鉛直部６４との接続箇所Ｐ２の外側はＲ面を成していてもよい。または、Ｃ面取りされてもよい。平行部６５と鉛直部６４とが成す角度は略９０度である。この角度も実質的に９０度であればよい。
　また、平行部６５のおもて面にはワイヤ７１ｂの一端部（ワイヤ接合部７１ｂ１）が接合されている。ワイヤ７１ｂの他端部は、（配線板４３ｄに－Ｘ方向に隣接する）配線板４３ｈに接合されている。ワイヤ７１ｂは、既述の通り、ボンディング装置により平行部６５に接合される。ボンディング装置では、ワイヤ７１ｂの一端部を平行部６５に押圧しながら超音波を印加する。この際、ワイヤ７１ｂの一端部が塑性変形したワイヤ接合部７１ｂ１が平行部６５に接合される。ワイヤ接合部７１ｂ１は、超音波の振動方向に応じて任意の方向に延びる。本実施の形態では、ワイヤ接合部７１ｂ１は、配線部６３の配線方向（±Ｘ方向）に延び、平面視では楕円形状を成す。また、本実施の形態では、ワイヤ７１ｂはワイヤ接合部７１ｂ１の長軸に対して一直線状を成して配線されている。
　傾斜部６６は、平行部６５から配線接合部６２に向かって傾斜している。傾斜部６６の配線接合部６２に対する傾斜角度は角度αとする。傾斜部６６と平行部６５との接続箇所Ｐ３の外側（上方側）はＲ面を成していてもよい。または、Ｃ面取りされてもよい。傾斜部６６と配線接合部６２との接続箇所Ｐ１（踵部６２ｂ）の外側（配線板４３ｄ側）はＲ面を成していてもよい。または、Ｃ面取りされてもよい。このため、配線接合部６２と配線板４３ｄを接合する接合部材４６は、配線接合部６２のつま先部６２ａ（－Ｘ方向）にてフィレット状を成している。また、接合部材４６は、配線接合部６２の踵部６２ｂ（＋Ｘ方向）でも傾斜部６６との接続箇所Ｐ１の外側（配線板４３ｄ側）を覆ってフィレット状を成している。
　このようなリードフレーム６０の配線部６３において接続箇所Ｐ１，Ｐ２間の長さを長さＬとする。すなわち、長さＬは、チップ接合部６１の踵部６１ｂと配線接合部６２の踵部６２ｂとの±Ｘ方向の距離である。長さＬのうち、接続箇所Ｐ２，Ｐ３間の長さを長さＬ１とする。すなわち、長さＬ１は、平行部６５のリードフレーム６０の配線方向に沿った±Ｘ方向の長さである。長さＬのうち、接続箇所Ｐ３，Ｐ１間の平面視の長さを長さＬ２とする。すなわち、長さＬ２は、傾斜部６６のリードフレーム６０の配線方向に沿った平面視の±Ｘ方向の長さである。また、傾斜部６６のリードフレーム６０の配線方向に沿った実際の長さは、長さＬ２／ＣＯＳαと表される。
　また、配線部６３の平面視の幅（リードフレーム６０の配線方向（±Ｘ方向）に対して直交する方向（±Ｙ方向）の幅）は、全体的に略均一であってよい。配線部６３の幅は、チップ接合部６１及び配線接合部６２の幅よりも小さくてもよい。また、配線部６３の幅の一部が狭くてもよい。配線部６３の安定のため、配線部６３の幅は全体的に略均一であることが好ましい。さらなる安定のため、リードフレーム６０の幅は全体的に略均一であることがより好ましい。
　また、配線部６３は、角度αを異ならせてもよい。角度αを大きくすると、長さＬ２が短くなり、長さＬ１が長くなる。他方、角度αを小さくすると、長さＬ２が長くなり、長さＬ１が短くなる。ワイヤ７１ｂは平行部６５のおもて面に接合される。このため、平行部６５は、接合可能な面積（長さＬ１）が確保されるような角度αであることが好ましい。
　ここで、リードフレーム６０に対する参考例について図８及び図９を用いて説明する。図８は、参考例の半導体装置に含まれるリードフレームの断面図（ワイヤ接合前）であり、図９は、参考例の半導体装置に含まれるリードフレームの断面図（ワイヤ接合後）である。参考例では、図６及び図７において、リードフレーム６０に代わり、リードフレーム１６０が設けられている。他の構成は、図６及び図７と同様である。
　リードフレーム１６０もまた、チップ接合部６１と配線接合部６２と配線部６３とを含んでいる。参考例の配線部６３は、さらに、鉛直部６４ａと平行部６５と鉛直部６４ｂとを含む。鉛直部６４ａの下端部は、鉛直部６４と同様に、チップ接合部６１に接続されて、鉛直部６４ａの上端部は、チップ接合部６１に対して鉛直上方に立ち上がっている。鉛直部６４ａとチップ接合部６１とが成す角度Ｒ１は略９０度である。角度Ｒ１は実質的に９０度であればよい。
　平行部６５は、リードフレーム６０に含まれる平行部６５と同様に、鉛直部６４ａの上端部に接続されて、当該上端部から配線板４３ｂ，４３ｄ及び半導体チップ５０ｃに平行を成している。
　鉛直部６４ｂは、平行部６５から配線接合部６２に向かって鉛直に延伸している。鉛直部６４ｂの配線接合部６２に対して角度Ｒ２とする。鉛直部６４ｂと配線接合部６２とが成す角度Ｒ２は略９０度である。角度Ｒ２は実質的に９０度であればよい。
　このようなリードフレーム１６０に対して、平行部６５のおもて面にワイヤ７１ｂを接合された場合について説明する。半導体ユニット３０は封止部材２９で封止される。既述の通り、半導体ユニット３０に含まれる構成部品には封止部材２９に対して密着性が低いものを含む。封止部材２９は、例えば、接合部材４６であるはんだに対しては密着性が低い。このため、半導体ユニット３０を封止する封止部材２９は、接合部材４６との密着箇所に剥離が生じてしまうおそれがある。封止部材２９に生じた剥離は伸展する。剥離の伸展先にワイヤ７１ｂのワイヤ接合部７１ｂ１があれば、剥離に応じてワイヤ７１ｂが切断されてしまうことがある。しかし、参考例の場合には、リードフレーム１６０は側面視で矩形状を成している。このため、例えば、図８の破線の矢印Ａ１，Ａ２に沿って封止部材２９の剥離が伸展しても、ワイヤ７１ｂの一端部が剥離箇所から離れているために、剥離の影響を受けなくなる可能性が高まる。また、破線の矢印Ａ１，Ａ２に沿って伸展する封止部材２９の剥離は、平行部６５と鉛直部６４ａ，６４ｂとの接続箇所で抑制される。このため、封止部材２９の剥離の伸展がワイヤ７１ｂに及ばなくなる。このようにしてワイヤ７１ｂの切断が防止されることが期待される。なお、このような半導体ユニット３０の信頼性試験（パワーサイクル試験）では、封止部材２９により封止されるリードフレーム１６０のチップ接合部６１の周囲の方が配線接合部６２の周囲よりも剥離が起こりやすい。よって、封止部材２９の剥離は矢印Ａ２の方が、矢印Ａ１よりも伸展しやすい。これは、パワーサイクル試験の半導体チップ５０ｃの局所発熱に起因する。半導体チップ５０ｃの局所発熱によりチップ接合部６１及び鉛直部６４ａが加熱されると共に、チップ接合部６１及び鉛直部６４ａ（矢印Ａ２）に沿った剥離が伸展しやすい。
　しかしながら、実際のところ、ワイヤ７１ｂを平行部６５のおもて面に押圧しながら超音波により接合すると、図９に示されるように、平行部６５がワイヤ７１ｂのボンディング時の押圧により絶縁回路基板４０（－Ｚ方向）側に歪んでしまう。したがって、ワイヤ７１ｂをリードフレーム１６０の平行部６５に確実に接合させることができなくなる。また、リードフレーム１６０が破損してしまう。この結果、このようなリードフレーム１６０を含む半導体装置の信頼性の低下が懸念される。
　また、リードフレーム１６０の平行部６５に対してワイヤ７１ｂを確実に接合するために、角度Ｒ１，Ｒ２の両方を同様に鋭角に傾斜させて、リードフレーム１６０を側面視で台形状にすることが考えられる。この場合、角度Ｒ１，Ｒ２が９０度の場合よりも、平行部６５の歪みの発生が防止されるものの、確実に歪みの発生を抑制することができない。
　そこで、本実施の形態のリードフレーム６０は、チップ接合部６１と配線接合部６２と配線部６３とを含んでいる。チップ接合部６１は、半導体チップ５０ｃのおもて面の出力電極５２ｃに接合部材を介して接合される。配線接合部６２は、配線板４３ｄのおもて面に接合される。配線部６３は、配線板４３ｄ，４３ｂの隙間Ｇを跨いでチップ接合部６１と配線接合部６２とを繋いでいる。配線部６３は、さらに、鉛直部６４と平行部６５と傾斜部６６とを含んでいる。鉛直部６４の下端部は、チップ接合部６１に接続されて、鉛直部６４の上端部はチップ接合部６１に対鉛直上方に立ち上がっている。すなわち、鉛直部６４のチップ接合部６１に対する角度Ｒは、直角（９０度）を成している。平行部６５は、鉛直部６４の上端部に接続されて、当該上端部から配線板４３ｂ，４３ｄ及び半導体チップ５０ｃに平行を成している。傾斜部６６は、平行部６５から配線接合部６２に向かって傾斜している。このようなリードフレーム６０に含まれる配線部６３の平行部６５のおもて面にワイヤ７１ｂを接合しても、平行部６５の絶縁回路基板４０側への歪みの発生が抑制される。特に、角度αが３０度から６０度である場合に、平行部６５の絶縁回路基板４０側への歪みの発生が図８の場合及び図８において角度Ｒ１，Ｒ２が同じ角度で鋭角を成す場合に比べて、より抑制されることが確認されている。さらに、角度αが３０度以上、４５度未満の場合に、平行部６５の絶縁回路基板４０側への歪みの発生がより抑制されたことが確認されている。
　なお、鉛直部６４の角度Ｒは、９０度に限らず、既述の通り、８０度以上、９０度未満の場合でも、上記と同様の角度αにより、上記と同様に平行部６５の絶縁回路基板４０側への歪みの発生が抑制されることが確認されている。特に、角度Ｒが８０度、８５度の場合に、角度αは３０度以上、６０度であることが好ましく、さらに、好ましくは、３０度以上、４５度以下である。
　また、ワイヤ７１ｂは、平行部６５に対して鉛直部６４側に接合することが好ましい。ワイヤ７１ｂを平行部６５の鉛直部６４側に接合すると、接合時の押圧が鉛直部６４で支持されて平行部６５の歪みがより防止される。したがって、リードフレーム６０の平行部６５に対してワイヤ７１ｂを確実に接合することができる。また、封止部材２９で封止された、このようなリードフレーム６０を含む半導体ユニット３０では、既述の通り、配線接合部６２付近で封止部材２９に剥離が生じて、配線接合部６２から傾斜部６６に剥離が伸展しても、ワイヤ７１ｂは剥離発生箇所から離れているため剥離の伸展が及ばない。このため、ワイヤ７１ｂの剥離による切断も防止される。この結果、リードフレーム６０を含む半導体装置１０も信頼性の低下が抑制される。
　なお、鉛直部６４はチップ接合部６１から鉛直上方に延伸しているため、半導体チップ５０ｃのおもて面から平行部６５までの高さＨを確保することができる。高さＨを大きくすることで、鉛直部６４に接続されている平行部６５に対する半導体チップ５０ｃによる局所発熱による影響を低減することができ。したがって、リードフレーム６０のチップ接合部６１付近で封止部材２９に剥離が生じても、チップ接合部６１から鉛直部６４に剥離が伸展しにくい。
　また、既述の通り、半導体チップ５０ｃのおもて面から平行部６５までの高さＨを確保することができる。半導体装置１０を製造するに当たり、封止部材２９による封止の前に、ケース２０の収納領域２１ｅ１～２１ｅ３内に、熱可塑性樹脂を主成分とするコーティング材が噴霧される。すなわち、半導体ユニット３０の表面が皮膜で覆われる。このような皮膜により、半導体ユニット３０を保護することができる。特に、半導体ユニット３０はこの皮膜を介して封止部材２９に対する密着性が向上する。このようなコーティング材は、塗布装置のノズルからエアスプレーにより対象物に吹き付けられる。ノズルによる塗布は、例えば、ノズルから対象物までの高さが５ｍｍ程度である場合、対象物に対して直径８ｍｍ程度で広がる。皮膜は半導体ユニット３０の表面全体に塗布する必要がある。既述の通り、封止部材２９は、接合部材４６であるはんだには密着性が低下する。このため、皮膜はリードフレーム６０のチップ接合部６１及び配線接合部６２の周囲には適切に塗布されることが好ましい。そこで、リードフレーム６０の配線部６３では、チップ接合部６１に鉛直部６４を設けて、半導体チップ５０ｃのおもて面から平行部６５までの高さＨを確保している。高さＨが確保できるため、ノズルにより、リードフレーム６０のチップ接合部６１の踵部６１ｂ（－Ｘ方向）の周囲にも確実に皮膜を塗布することができる。したがって、半導体ユニット３０は、絶縁回路基板４０のおもて面、半導体チップ５０ａ～５０ｄ、ワイヤ７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂ、リードフレーム６０の表面に皮膜が塗布される。
　リードフレーム６０は、配線板４３ｄと半導体チップ５０ｃの出力電極５２ｃとを接続している。このため、リードフレーム６０では、チップ接合部６１の方が配線接合部６２よりも上位に位置している。リードフレーム６０は、場合によっては、配線板間を接続してもよい。また、半導体チップ５０ｃに代わり、他の素子に接続してもよい。すなわち、リードフレーム６０は、異なる導電部間を、隙間を跨いで接続してよい。
　（変形例１）
　変形例１の半導体ユニット３０は、図３を参照することができる。ただし、変形例１の半導体ユニット３０はリードフレーム６０を異ならせている。変形例１のリードフレーム６０について、図１０及び図１１を用いて説明する。図１０は、実施の形態（変形例１）の半導体装置に含まれるリードフレームの断面図であり、図１１は、実施の形態（変形例１）の半導体装置に含まれるリードフレームの平面図である。なお、図１０及び図１１は、図６及び図７に対応している。図１０は、図１１の一点鎖線Ｙ－Ｙにおける断面図である。
　変形例１のリードフレーム６０は、鉛直部６４のおもて面（＋Ｘ方向を向いた面）に対して、１以上の溝部６６ａが形成されている。なお、変形例１では、２本の溝部６６ａが形成されている場合を例に挙げている。また、溝部６６ａは、ワイヤ７１ｂのワイヤ接合部７１ｂ１の長軸に対して直交するように形成されている。溝部６６ａは鉛直部６４の幅（±Ｙ方向）を横断するように連続して直線状に形成されている。溝部６６ａの深さ及び幅（リードフレーム６０の配線方向の長さ）は鉛直部６４の通電に影響がない範囲で形成されている。このような深さは、例えば、鉛直部６４の厚さの２０％以上、４５％以下であってよい。また、溝部６６ａは連続していなくてもよい。すなわち、溝部６６ａは直線的破線状（不連続）に形成されてもよい。また、溝部６６ａは直線状でなくても、例えば、Ｖ字状、波線状、ギザギザ状でもよい。
　このようなリードフレーム６０を含む半導体ユニット３０が封止部材２９により封止される。この際、封止部材２９は、チップ接合部６１と半導体チップ５０ｃの出力電極５０ｃとを接合する接合部材４６のはんだと接する範囲に剥離が生じるおそれがある。このような剥離がチップ接合部６１から鉛直部６４に沿って伸展すると、鉛直部６４に形成された溝部６６ａにより剥離の伸展が抑制される。このため、剥離がワイヤ７１ｂに到達することが抑制されて、ワイヤ７１ｂの剥離による切断も防止される。この結果、リードフレーム６０を含む半導体装置１０も信頼性の低下が抑制される。
　なお、このような溝部６６ａは、さらに、傾斜部６６のおもて面（－Ｘ方向を向いた面）に、１以上形成してもよい。この傾斜部６６に形成される溝部６６ａもまた、鉛直部６４に形成される場合と同様である。すなわち、この溝部６６ａは、ワイヤ７１ｂのワイヤ接合部７１ｂ１の長軸に対して直交するように形成されている。このような溝部６６ａは傾斜部６６の幅（±Ｙ方向）を横断するように連続して直線状に形成されてよい。溝部６６ａの深さ及び幅（リードフレーム６０の配線方向の長さ）も上記と同様であってよく、また、溝部６６ａは連続していなくてもよい。封止部材２９は、配線接合部６２と配線板４３ｄとを接合する接合部材４６のはんだと接する範囲に剥離が生じるおそれがある。このような剥離が配線接合部６２から傾斜部６６に沿って伸展すると、傾斜部６６に形成された溝部６６ａにより剥離の伸展が抑制される。
　（変形例２）
　変形例２では、図６及び図７のリードフレーム６０に対して突起部が形成されている場合について図１２及び図１３を用いて説明する。図１２は、実施の形態（変形例２）の半導体装置に含まれるリードフレームの断面図であり、図１３は、実施の形態（変形例２）の半導体装置に含まれるリードフレームの平面図である。なお、図１２及び図１３は、図６及び図７に対応している。図１２は、図１３の一点鎖線Ｙ－Ｙにおける断面図である。また、変形例２の半導体ユニット３０も、図３を参照することができる。
　変形例２のリードフレーム６０は、配線部６３の鉛直部６４のおもて面（＋Ｘ方向を向いた面）に対して、複数の突起部６６ｂが形成されている。なお、変形例２では、突起部６６ｂが半円球状であって、４つの突起部６６ｂが２列形成されている場合である。この場合、突起部６６ｂは、ワイヤ７１ｂのワイヤ接合部７１ｂ１に対して直交するように形成されている。４つの突起部６６ｂは一例であって、鉛直部６４の幅（±Ｙ方向）をおおよそ塞ぐことができれば、突起部６６ｂの面積に応じて、１つ、２つ、３つ、５つ以上であってもよい。２列は一例であって、１列、３列以上であってもよい。突起部６６ｂは半円球状に限らず、凸状であればよく、例えば、三角錐状、四角錘状、立方体状であってもよい。また、突起部６６ｂは傾斜部６６の幅（±Ｙ方向）を横断するように連続して直線状であって、断面が凸状を成して形成されてもよい。この場合の突起部６６ｂは、ワイヤ接合部７１ｂ１の長軸に対して直交する方向に延伸する。また、この場合の突起部６６ｂの高さ及び幅（リードフレーム６０の配線方向の長さ）は、配線されたワイヤ７１ｂを妨げない範囲であればよい。
　変形例１で説明したように、リードフレーム６０を含む半導体ユニット３０が封止部材２９により封止される。この際、封止部材２９は、チップ接合部６１と半導体チップ５０ｃの出力電極５２ｃとを接合する接合部材４６のはんだと接する範囲に剥離が生じるおそれがある。この剥離がチップ接合部６１から鉛直部６４に沿って伸展すると、リードフレーム６０の鉛直部６４に形成された突起部６６ｂにより、剥離の伸展が抑制される。このため、ワイヤ７１ｂの剥離による切断も防止される。この結果、リードフレーム６０を含む半導体装置１０も信頼性の低下が抑制される。
　なお、このような複数の突起部６６ｂは、さらに、傾斜部６６のおもて面（－Ｘ方向を向いた面）に形成してもよい。この傾斜部６６に形成される複数の突起部６６ｂもまた、鉛直部６４に形成される場合と同様である。すなわち、この複数の突起部６６ｂは、ワイヤ７１ｂのワイヤ接合部７１ｂ１の長軸に対して直交するように形成されている。傾斜部６６に形成される複数の突起部６６ｂもまた、傾斜部６６の幅（±Ｙ方向）をおおよそ塞ぐことができれば、突起部６６ｂの面積に応じて、１つ以上であってもよく、また、１列以上であってもよい。封止部材２９は、配線接合部６２と配線板４３ｄとを接合する接合部材４６のはんだと接する範囲に剥離が生じるおそれがある。このような剥離が配線接合部６２から傾斜部６６に沿って伸展すると、傾斜部６６に形成された複数の突起部６６ｂにより剥離の伸展が抑制される。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　１０　半導体装置
　２０　ケース
　２１　本体部
　２１ａ～２１ｄ　第１～第４側部
　２１ａ１～２１ａ３　端子領域
　２１ｅ１～２１ｅ３　収納領域
　２２ａ～２２ｃ　第１パワー端子
　２２ｂ１，２２ｂ２，２４ｂ１，２４ｂ２　内部接合部
　２３ａ～２３ｃ　絶縁シート
　２４ａ～２４ｃ　第２パワー端子
　２５ａ～２５ｃ　端子積層部
　２６ａ～２６ｃ　制御枠部
　２６ｂ１～２６ｂ４　制御端子
　２７ａ　Ｕ端子
　２７ｂ　Ｖ端子
　２７ｂ１，２７ｂ２　内部接続部
　２７ｃ　Ｗ端子
　２８ａ，２８ｂ，２８ｃ　テラス部
　２９　封止部材
　３０　半導体ユニット
　４０　絶縁回路基板
　４１　絶縁板
　４１ａ，４１ｃ　長辺
　４１ｂ，４１ｄ　短辺
　４１ｅ～４１ｈ　角部
　４２　金属板
　４３ａ～４３ｉ　配線板
　４５　放熱ベース板
　４６　接合部材
　５０ａ～５０ｄ　半導体チップ
　５０ａ１～５０ｄ１　チップ領域
　５１ａ～５１ｄ　制御電極
　５２ａ～５２ｄ　出力電極
　６０，６０ａ～６０ｄ　リードフレーム
　６１　チップ接合部
　６１ａ，６２ａ　つま先部
　６１ｂ，６２ｂ　踵部
　６２　配線接合部
　６３　配線部
　６４　鉛直部
　６５　平行部
　６６　傾斜部
　６６ａ　溝部
　６６ｂ　突起部
　７０ａ，７０ｂ，７１ａ，７１ｂ，７１ｃ，７１ｄ，７２ａ，７２ｂ　ワイヤ
　７１ｂ１　ワイヤ接合部

Claims (7)

  1. 　隙間を空けてそれぞれ設けられた第１導電部及び第２導電部と、
    　前記第１導電部の第１おもて面に接合された第１接合部と、前記第２導電部の第２おもて面に接合された第２接合部と、前記隙間を跨いで前記第１接合部と前記第２接合部とを繋ぐ配線部とを含む接続配線と、
    　を含み、
    　前記配線部は、
    　前記第１接合部に下端部が接続されて、前記第１接合部に対して上端部が鉛直上方に立ち上がっている鉛直部と、
    　前記鉛直部の前記上端部から前記第１導電部及び前記第２導電部に平行な平行部と、
    　前記平行部から前記第２接合部に向かって傾斜している傾斜部と、
    　を含んでいる、
    　半導体装置。
  2. 　前記配線部の前記平行部のおもて面に一端部側のワイヤ接合部が接合されるワイヤを、
    　さらに含む請求項１に記載の半導体装置。
  3. 　前記第１導電部は、半導体チップのおもて面に設けられた主電極である、
    　請求項１または２に記載の半導体装置。
  4. 　前記傾斜部の前記第２接合部に対する傾斜角度は、３０度以上、６０度以下である、
    　請求項１または２に記載の半導体装置。
  5. 　前記配線部のおもて面の前記ワイヤ接合部から前記第２接合部の間に、前記配線部の配線方向に対して直交して１以上の溝部または１以上の突起部が形成されている、
    　請求項２に記載の半導体装置。
  6. 　前記ワイヤ接合部は、平面視で、前記配線部の前記平行部の前記鉛直部側に接合されている、
    　請求項２に記載の半導体装置。
  7. 　前記第１導電部、前記第２導電部、前記配線部、及び、前記ワイヤのそれぞれの表面に封止部材に対する密着性を有する皮膜が塗布されている、
    　請求項２、５、または６に記載の半導体装置。
PCT/JP2023/008664 2022-04-25 2023-03-07 半導体装置 WO2023210170A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112023000186.3T DE112023000186T5 (de) 2022-04-25 2023-03-07 Halbleitervorrichtung
CN202380013536.4A CN117981063A (zh) 2022-04-25 2023-03-07 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-071586 2022-04-25
JP2022071586 2022-04-25

Publications (1)

Publication Number Publication Date
WO2023210170A1 true WO2023210170A1 (ja) 2023-11-02

Family

ID=88518567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008664 WO2023210170A1 (ja) 2022-04-25 2023-03-07 半導体装置

Country Status (3)

Country Link
CN (1) CN117981063A (ja)
DE (1) DE112023000186T5 (ja)
WO (1) WO2023210170A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP2019075524A (ja) * 2017-10-19 2019-05-16 株式会社デンソー リードフレーム
JP7028391B1 (ja) * 2020-06-30 2022-03-02 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137352A (ja) 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置
JP5757979B2 (ja) 2013-07-25 2015-08-05 セイコーインスツル株式会社 半導体装置パッケージ
EP3024024B1 (en) 2013-10-21 2020-03-18 NSK Ltd. Semiconductor module
CN106471617B (zh) 2014-04-04 2019-05-10 三菱电机株式会社 半导体装置
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP7025181B2 (ja) 2016-11-21 2022-02-24 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP2019075959A (ja) 2017-10-19 2019-05-16 株式会社デンソー 制御装置
JP2019075521A (ja) 2017-10-19 2019-05-16 株式会社デンソー シャント抵抗器及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP2019075524A (ja) * 2017-10-19 2019-05-16 株式会社デンソー リードフレーム
JP7028391B1 (ja) * 2020-06-30 2022-03-02 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
CN117981063A (zh) 2024-05-03
DE112023000186T5 (de) 2024-05-02

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
JP5729468B2 (ja) 半導体装置
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
US8963315B2 (en) Semiconductor device with surface electrodes
JPH0691174B2 (ja) 半導体装置
TWI236077B (en) Stack package and fabricating method thereof
WO2012157583A1 (ja) 半導体装置とその製造方法
JPH10308477A (ja) 半導体パッケージ
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP7338204B2 (ja) 半導体装置
US7504734B2 (en) Semiconductor device having improved solder joint and internal lead lifetimes
JP6200759B2 (ja) 半導体装置およびその製造方法
JP6048238B2 (ja) 電子装置
WO2023210170A1 (ja) 半導体装置
JP2018195717A (ja) 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JP2013008748A (ja) 半導体装置
JP2006344841A (ja) パワー半導体モジュール
JP5822468B2 (ja) 半導体装置
JP2010093287A (ja) パワー半導体モジュール
JP5145168B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP2012227320A (ja) 半導体装置
JP6179003B2 (ja) 半導体装置
JP7459539B2 (ja) 半導体装置
JP7184075B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23795918

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380013536.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023000186

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2024517881

Country of ref document: JP