JP7184075B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7184075B2
JP7184075B2 JP2020505618A JP2020505618A JP7184075B2 JP 7184075 B2 JP7184075 B2 JP 7184075B2 JP 2020505618 A JP2020505618 A JP 2020505618A JP 2020505618 A JP2020505618 A JP 2020505618A JP 7184075 B2 JP7184075 B2 JP 7184075B2
Authority
JP
Japan
Prior art keywords
plate
base plate
metal plate
contact area
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020505618A
Other languages
English (en)
Other versions
JPWO2019176260A1 (ja
Inventor
達志 金田
吉純 川端
聡 田中
弘貴 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019176260A1 publication Critical patent/JPWO2019176260A1/ja
Application granted granted Critical
Publication of JP7184075B2 publication Critical patent/JP7184075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関する。
本出願は、２０１８年３月１３日出願の日本出願第２０１８－０４４９３６号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
半導体チップが固定された回路板を有する積層基板を硬質樹脂により封止した半導体装置が知られている（例えば、特許文献１参照）。
特開２０１６－１９５２２４号公報
本開示に従った半導体装置は、第一の面を有し、第一の面内に第一の接触領域を含むベース板と、第二の面を有し、第二の面が前記第一の面と対向するように配置され、第二の面内に第二の接触領域を含む金属板と、第一の面と第二の面との間に配置され、第一の接触領域および第二の接触領域と接触して金属板とベース板とを接合する接合材と、金属板上に配置される絶縁板と、絶縁板上に配置される回路部材と、回路部材上に搭載される半導体素子と、金属板、接合材、絶縁板、回路部材、および半導体素子を覆って、ベース板上の空間を封止する封止材とを備える。第二の面は、第二の接触領域の外側に、接合材と接触しない非接触領域を含み、ベース板には、非接触領域に対向し、第一の接触領域を取り囲む溝部が設けられている。ベース板の板厚方向に見た平面視において、溝部の角部の内縁は第一の曲線を有する。
図１は、本開示の一実施形態に係る半導体装置の構成を示す概略断面図である。 図２は、図１に示す半導体装置の一部を拡大して示す断面図である。 図３は、図１に示す半導体装置を構成する部材の一部を分解して示す分解斜視図である。 図４は、図１に示す半導体装置を構成する部材の一部をベース板の板厚方向に見た平面視を示す図である。 図５は、本開示のさらに他の実施形態に係る半導体装置に備えられる金属板およびベース板の一部を示す図である。 図６は、本開示のさらに他の実施形態に係る半導体装置に備えられる金属板およびベース板の一部を示す図である。 図７は、本開示のさらに他の実施形態に係る半導体装置に備えられる金属板およびベース板の一部を示す図である。 図８は、本開示のさらに他の実施形態に係る半導体装置の一部を示す断面図である。 図９は、図８に示す半導体装置を構成する部材の一部をベース板の板厚方向に見た平面視を示す図である。
特許文献１には、金属板の底面と接合され、金属板と接合される面のうち、金属板の端と対向する箇所の少なくとも一部に凹部を有するベース板と、硬質樹脂で構成され、半導体チップ、絶縁板、回路板、金属板の側面および凹部と対向する金属板の底面に接している封止材とを備える半導体装置が開示されている。金属板と絶縁板とは、例えば鉛を含まない錫系のはんだ材を用いた接合材により接合されている。封止材が充填された凹部としての溝の部分は、アンカー効果を生じさせる。
特許文献１に開示の半導体装置では、金属板の角部に対向するベース板の領域にも凹部が形成されている。凹部を規定するベース板の内縁にも金属板の形状に合わせて角部が設けられている。しかし、このような状態では、接合材と封止材との界面剥離、封止材のクラックなどにより、半導体装置の信頼性が低下するおそれがある。
そこで、信頼性が高い半導体装置を提供することを本開示の目的の１つとする。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示の半導体装置は、第一の接触領域を含むベース板と、第二の接触領域を含む金属板と、ベース板と金属板との間に配置され、第一の接触領域および第二の接触領域と接触して金属板とベース板とを接合する接合材と、金属板上に配置される絶縁板と、絶縁板と接触して絶縁板上に配置される回路部材と、回路部材上に搭載される半導体素子と、金属板、接合材、絶縁板、回路部材、および半導体素子を覆って、ベース板上の空間を封止する封止材とを備える。金属板の第二の面は、第二の接触領域の外側に、接合材と接触しない非接触領域を含む。ベース板には、非接触領域に対向し、第一の接触領域を取り囲む溝部が設けられている。ベース板の板厚方向に見た平面視において、溝部の角部の内縁は第一の曲線を有する。
例えば接合材としてのはんだは、金属板とベース板との接合時において濡れ広がっていく。溝部を規定する壁面の内縁の角部における接合材の濡れ広がり方は、一方向に延びるベース板の内縁の辺部における接合材の濡れ広がり方と異なる。ベース板の内縁の角部と接する接合材のエッジの部分において、封止材の収縮応力の集中する部分が生じるおそれがある。半導体装置のさらなる信頼性向上のためには、収縮応力の集中する部分が生じるおそれを少なくして、接合材と封止材との界面剥離および封止材のクラックの発生を抑制することが求められる。
本開示の半導体装置によると、ベース板の板厚方向に見た平面視において、溝部の角部の内縁は第一の曲線を有する。こうすることにより、封止材の収縮応力の集中する部分が生じるおそれを低減することができる。したがって、接合材と封止材との界面剥離および封止材のクラックの発生を抑制して、信頼性の高い半導体装置とすることができる。
上記半導体装置において、ベース板の板厚方向に見た平面視において、金属板の角部の外縁は、第二の曲線を有する。第一の曲線は、外周に向かって凸状となる円弧状を有し、第二の曲線は外周に向かって凸状となる円弧状を有し、第一の曲線の曲率半径は、第二の曲線の曲率半径よりも大きくてもよい。こうすることにより、溝部の角部の外周側の領域において、溝部の角部の内縁と金属板の外縁との距離が短くなるおそれを低減することができる。したがって、溝部の角部の外周側の領域において、応力集中を緩和することができ、より信頼性の高い半導体装置とすることができる。
また、本開示の半導体装置は、第一の接触領域を含むベース板と、第二の接触領域を含む金属板と、ベース板と金属板との間に配置され、第一の接触領域および第二の接触領域と接触して金属板とベース板とを接合する接合材と、金属板上に配置される絶縁板と、絶縁板と接触して絶縁板上に配置される回路部材と、回路部材上に搭載される半導体素子と、金属板、接合材、絶縁板、回路部材、および半導体素子を覆って、ベース板上の空間を封止する封止材とを備える。金属板の第二の面は、第二の接触領域の外側に、接合材と接触しない非接触領域を含む。ベース板には、非接触領域に対向し、第一の接触領域を取り囲む溝部が設けられている。ベース板の板厚方向に見た平面視において、溝部の角部の内縁は、直線と、直線の両端にそれぞれ接続される複数の曲線を有する。
このような半導体装置によっても、封止材の収縮応力の集中する部分が生じるおそれを低減することができる。したがって、接合材と封止材との界面剥離および封止材のクラックの発生を抑制して、信頼性の高い半導体装置とすることができる。
上記半導体装置において、ベース板の板厚方向に見た平面視において、溝部の内縁は、角部の一端に接続される第一の直線と、角部の他端に接続される第二の直線と、を有し、角部は、第一の直線と第二の直線とを延長することで規定される領域の内側に位置していてもよい。こうすることにより、より適切に封止材の収縮応力の集中する部分が生じるおそれを低減することができる。したがって、封止材にクラックが発生することを抑制して、信頼性の高い半導体装置とすることができる。
上記半導体装置において、非接触領域は、ベース板の板厚方向に見た平面視において、溝部の角部の外周側の領域を含んでもよい。こうすることにより、溝部の角部の外周側の領域において、応力が集中する部分を金属板と絶縁板との間の段差部および金属板と接合材との間の段差部とすることができる。その結果、応力集中を緩和することができる。したがって、封止材にクラックが発生することを抑制して、より信頼性の高い半導体装置とすることができる。
上記半導体装置において、非接触領域には、金属板よりも濡れ性の低い被覆層が形成されていてもよい。こうすることにより、被覆層が形成された領域および被覆層よりも外周側の領域への接合材の濡れ広がりを抑制することができる。したがって、より確実に応力が集中する部分を金属板と絶縁板との間の段差部および金属板と接合材との間の段差部とすることができ、応力集中を分散させることができる。その結果、封止材にクラックが発生することを防ぎ、より信頼性の高い半導体装置とすることができる。
［本開示の実施形態の詳細］
次に、本開示の一実施形態に係る半導体装置を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
（実施の形態１）
図１は、本開示の一実施形態に係る半導体装置の構成を示す概略断面図である。図２は、図１に示す半導体装置の一部を拡大して示す断面図である。図２は、図１に示す半導体装置において、封止材等を取り除いた状態を示している。図１および図２は、半導体装置をベース板の板厚方向に沿って切断した断面に相当する。図３は、図１に示す半導体装置を構成する部材の一部を分解して示す分解斜視図である。図４は、図１に示す半導体装置を構成する部材の一部をベース板の板厚方向に見た平面視を示す図である。図４は、図１に示す矢印ＩＶで示す方向から見た場合に相当する。また、理解の容易の観点から、図４において、平面的に見て金属板と重なるベース板の壁面の内縁を図示している。
図１～図４を参照して、本開示の一実施形態に係る半導体装置１１は、ベース板１２と、金属板１３と、接合材１４、１７と、絶縁板１５と、回路部材１６と、半導体素子１８、１９と、封止材２１と、端子２２、２３と、外枠２４とを備える。金属板１３、絶縁板１５、および回路部材１６は、下層から金属板１３、絶縁板１５、回路部材１６の順に積層される。
半導体装置１１の土台となるベース板１２の外形形状は、矩形状である。ベース板１２は、ベース板１２の板厚方向の一方側に位置する第一の面３１を有する。ベース板１２は、第一の面３１内に、接合材１４と接触する第一の接触領域４６を含む（特に図２参照）。この第一の面３１上に金属板１３、絶縁板１５、回路部材１６等の構成部材が配置される。ベース板１２の材質としては、熱伝導性の高い材料、具体的には、例えば、銅やアルミニウムといった金属材料、又は金属とセラミックスとを複合させた複合材が選択される。なお、図１に示す半導体装置１１においては、第一の面３１上に金属板１３が配置される構成であるが、例えば、半導体装置１１の天地方向を逆とした場合、各部材の配置関係も天地が逆となる。すなわち、半導体装置１１の天地方向を逆とした場合、「第一の面３１上に金属板１３が配置される」とは、第一の面３１の下側に金属板１３が位置することを示す。半導体装置１１をいわゆる横向きに取り付けた場合や傾斜して設けた場合も、各部材の配置関係は同様である。また、ベース板１２の構造については、後に詳述する。
第一の面３１上には、金属板１３が配置される。金属板１３の外形形状についても、略矩形状である。ベース板１２の板厚方向に見た平面視において、金属板１３の外縁２６は、ベース板１２の外縁２５よりも中央側に位置する。金属板１３は、第一の面３１に対向する第二の面３２と、第二の面３２のベース板１２の板厚方向の反対側に位置する面３３を有する。金属板１３は、第二の面３２内に、接合材１４と接触する第二の接触領域４７を含む。金属板１３の第二の面は、第二の接触領域４７の外周側に配置され、接合材１４から露出する露出領域２８を含む。ここでいう露出とは、第二の面３２が接合材１４によって覆われていないことをいう。言葉を換えて言えば、露出領域２８は、第二の接触領域４７の外側に位置する、接合材１４と接触しない非接触領域である。金属板１３は、例えば、導電性を有する薄い金属材料から構成されている。具体的には、金属板１３として銅箔等が用いられる。金属板１３は、接合材１４によってベース板１２に接合されている。金属板１３の構成については、後に詳述する。
接合材１４は、金属板１３とベース板１２とを接合する。接合材１４は、第一の接触領域４６および第二の接触領域４７と接触して配置される。すなわち、接合材１４は、ベース板１２と金属板１３との間に介在するようにして設けられている。接合材１４としては、例えば、はんだを採用することができる。第一の接触領域４６に、接合材１４との濡れ性を高くするめっき処理を施してもよい。なお、濡れ性は、例えば濡れ広がり試験法やメニスコグラフ試験法等の方法によって評価すればよい。
面３３の上に接触して絶縁板１５が配置される。絶縁板１５の外形形状についても矩形状である。ベース板１２の板厚方向に見た平面視において、絶縁板１５の外縁２７は、ベース板１２の外縁２５よりも中央側に位置し、金属板１３の外縁２６よりも外周側に位置する。絶縁板１５は、面３３に対向する面３４と、面３４のベース板１２の板厚方向の反対側に位置する面３５とを有する。絶縁板１５は、例えば、絶縁性を有するセラミックスから構成されている。具体的な材質としては、酸化アルミニウム、窒化アルミニウム、窒化珪素等である。なお、この場合、ベース板１２の板厚方向と絶縁板１５の板厚方向とは、同じである。
面３５の上に接触して回路部材１６が配置される。回路部材１６には、回路のパターンが形成されている。回路部材１６は、面３５に対向する面３６と、面３６の板厚方向の反対側に位置する面３７とを有する。回路部材１６は、例えば、金属板１３と同様に導電性を有する薄い金属材料から構成されている。
面３７上には、接合材１７を介して半導体素子１８、１９が搭載されている。すなわち、半導体素子１８、１９は、接合材１７によって面３７上に接合され、固定されている。半導体素子１８、１９は、回路部材１６のうち、半導体素子１８、１９がそれぞれ搭載された領域と異なる領域にボンディングワイヤ３８、３９によってそれぞれ電気的に接続されている。なお、本実施形態においては、半導体素子１８、１９を搭載することとしているが、半導体素子の数や配置等は、半導体装置１１の構成に応じて任意に定められる。
回路部材１６のうち、半導体素子１８、１９が搭載されていない領域には、端子２２、２３がそれぞれ電気的に接続され、固定されている。端子２２、２３は、例えば、金属製の板を折り曲げた形状を有する。端子２２、２３のうちの回路部材１６に接続されていない側の端部は、封止材２１によって封止されておらず、露出している。
封止材２１は、金属板１３、接合材１４、１７、絶縁板１５、回路部材１６および半導体素子１８、１９を覆って、第一の面３１上の空間を封止する。封止材２１としては、例えば、絶縁性および耐熱性が高い樹脂が採用される。具体的には、熱硬化性樹脂であるエポキシ樹脂やフェノール樹脂等が用いられる。なお、必要に応じて、例えば、絶縁性能等を向上させるためにフィラーを封止材２１中に添加してもよい。
第一の面３１上には、ベース板１２の外縁２５に沿って外枠２４が取り付けられる。このように外枠２４によって囲われた空間内に未硬化のエポキシ樹脂等を流し込んで硬化させ、封止材２１を形成する。
次に、ベース板１２および金属板１３の具体的な形状について説明する。ベース板１２の第一の面３１には、溝部４１が設けられている。溝部４１は、ベース板１２の板厚方向に見た平面視において露出領域２８に対向し、第一の接触領域４６を取り囲むように配置される。は、ループ状に連なって設けられている。ベース板１２の幅については、液状の封止材２１が流れ込むことが可能な程度の幅であればよい。
溝部４１は、内壁面４２と、外壁面４３と、底壁面４４によって規定される。第一の面３１において、溝部４１に隣接する領域と内壁面４２とは、鈍角で接続される。第一の面３１において、溝部４１に隣接する領域と外壁面４３とは、鈍角で接続される。底壁面４４は、第一の面３１に沿う方向に延びている。溝部４１は、溝部４１の延在方向に垂直な断面において、開口に近づくに従って幅が大きくなる形状である。内壁面４２の内縁４５は、第一の接触領域４６の外縁に相当する。
内壁面４２の内縁４５は、第一の方向に延びる第一内縁領域５１と、第一の方向と異なる第二の方向に延びる第二内縁領域５２と、第一内縁領域５１と第二内縁領域５２とを接続する内縁接続部５３とを含む。第一の方向は、Ｘ軸方向である。第二の方向は、Ｙ軸方向である。すなわち、本実施形態においては、第一の方向と第二の方向とは直交する。
内縁接続部５３は、ベース板１２の板厚方向に見た平面視において、第一内縁領域５１を第一の方向に延長した第一延長線５４および第二内縁領域５２を第二の方向に延長した第二延長線５５よりもベース板１２の中央４８側に配置される。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、溝部４１の角部の内縁は、角部の一端に接続される第一の直線と、角部の他端に接続される第二の直線と、を有し、角部は、第一の直線と第二の直線とを延長することで規定される領域の内側に位置していてもよい。図４において、第一延長線５４および第二延長線５５を一点鎖線で示す。本実施形態においては、内縁接続部５３は、曲線から構成される。本実施形態においては、内縁接続部５３は、外周に向かって凸状となる円弧状の第一の曲線５６から構成される。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、溝部４１の角部の内縁は第一の曲線５６を有する。
本実施形態においては、ベース板１２の板厚方向に見た平面視において、溝部４１の内縁は、第一の対向する二辺と、第二の対向する二辺と、第一の対向する二辺及び前記第二の対向する二辺に接続される四つの角部によって規定される。また、ベース板１２の板厚方向に見た平面視において、四つの角部は、第一の対向する二辺と第二の対向する二辺とを延長することで規定される四角形の内側に位置する。
金属板１３の構成について説明する。金属板１３の外縁２６は、第一の方向に延びる第一外縁領域５７と、外縁接続部５９において第一外縁領域５７に接続され、第二の方向に延びる第二外縁領域５８とを含む。外縁接続部５９は、外周に向かって凸状となる円弧状の第二の曲線６０から構成される。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、金属板１３の角部の外縁は第二の曲線６０を有する。
第一の曲線５６の曲率半径Ｒ１は、第二の曲線６０の曲率半径Ｒ２よりも大きい。すなわち、第一の曲線５６の曲率の方が、第二の曲線６０の曲率よりも小さい。
このような半導体装置１１によれば、内縁接続部５３は、第一の曲線５６から構成されているため、封止材２１の収縮応力の集中する部分が生じるおそれを低減することができる。したがって、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、信頼性の高い半導体装置１１とすることができる。
本実施形態においては、内縁接続部５３は、ベース板１２の板厚方向に見た平面視において、第一内縁領域５１を第一の方向に延長した第一延長線５４および第二内縁領域５２を第二の方向に延長した第二延長線５５よりもベース板１２の中央４８側に配置されているため、より適切に封止材２１の収縮応力の集中する部分が生じるおそれを低減することができる。したがって、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、信頼性の高い半導体装置１１とすることができる。
本実施形態においては、露出領域２８は、ベース板１２の板厚方向に見た平面視において、内縁接続部５３の外周側の領域を含むため、内縁接続部５３の外周側の領域において、応力が集中する部分を金属板１３と絶縁板１５との間の段差部と、金属板１３と接合材１４との間の段差部とにすることができ、応力集中を緩和することができる。したがって、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、より信頼性の高い半導体装置１１とすることができる。
本実施形態においては、第一の曲線５６の曲率半径Ｒ１は、第二の曲線６０の曲率半径Ｒ２よりも大きいため、内縁接続部５３の外周側の領域において、内縁接続部５３と金属板１３の外縁２６との距離が短くなるおそれを低減することができる。したがって、内縁接続部５３の外周側の領域において、応力集中を緩和することができ、より信頼性の高い半導体装置１１とすることができる。
（実施の形態２）
実施の形態１において、内縁接続部５３は、外周に向かって凸状となる一つの円弧状の第一の曲線から構成される場合について説明したが、内縁接続部５３は、複数の曲線から構成されていてもよい。図５は、本開示の他の実施形態である実施の形態２に係る半導体装置１１が備える金属板１３およびベース板１２の一部を示す図である。図５は、図４中の破線で示す円の内部の領域に相当する図である。図５を参照して、ベース板１２の内縁接続部５３は、複数の曲線から構成されている。具体的には、内縁接続部５３は、外周側に凸状となる二つの円弧状の曲線６１、６２と、中央に向かって凸状となる一つの円弧状の曲線６３とを含む。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、溝部４１の角部の内縁は、複数の曲線を６１、６２、及び６３を有する。なお、図５は溝部４１の４つの角部のうちの一つを示すが、他の角部も同様の構成であってもよい。曲線６１は、第一内縁領域および曲線６３に接続されている。曲線６２は、第二内縁領域および曲線６３に接続されている。曲線６３は、曲線６１、６２にそれぞれ接続されている。実施の形態２に係る半導体装置は、特に図５中の破線で示す内縁接続部５３の外周側の領域において、内縁接続部５３と金属板１３の外縁との距離が短くなるおそれを低減することができる。このようにすることによっても、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、信頼性の高い半導体装置１１とすることができる。
（実施の形態３）
実施の形態１および実施の形態２においては、内縁接続部５３は、曲線のみから構成される場合について説明したが、内縁接続部５３は、ベース板１２の板厚方向に見た平面視において、直線と、直線の両端のそれぞれに接続される複数の曲線とから構成されていてもよい。図６は、本開示のさらに他の実施形態である実施の形態３に係る半導体装置１１に備えられる金属板１３およびベース板１２の一部を示す図である。図６は、図４中の破線で示す円の内部の領域に相当する図である。図６を参照して、ベース板１２の内縁接続部５３は、ベース板１２の板厚方向に見た平面視において、直線と、直線の両端のそれぞれに接続される複数の曲線とから構成されている。具体的には、内縁接続部５３は、外周側に凸状となる二つの円弧状の曲線６６、６７と、第一の方向および第二の方向の双方に傾斜して延びる直線６８とを含む。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、溝部４１の角部の内縁は、直線６８と、直線６８の両端にそれぞれ接続される曲線６６及び６７を有する。なお、図６は溝部４１の４つの角部のうちの一つを示すが、他の角部も同様の構成であってもよい。曲線６６は、第一内縁領域５１および直線６８に接続されている。曲線６７は、第二内縁領域５２および直線６８に接続されている。直線６８は、両端のそれぞれに曲線６６、６７が接続されている。実施の形態３に係る半導体装置は、特に図６中の破線で示す内縁接続部５３の外周側の領域において、内縁接続部５３と金属板１３の外縁との距離が短くなるおそれを低減することができる。このようにすることによっても、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、信頼性の高い半導体装置１１とすることができる。
（実施の形態４）
内縁接続部５３はさらに多くの曲線および直線を含むこととしてもよい。図７は、本開示のさらに他の実施形態である実施の形態４に係る半導体装置１１に備えられる金属板１３およびベース板１２の一部を示す図である。図７は、図４中の破線で示す円の内部の領域に相当する図である。図７を参照して、ベース板１２の内縁接続部５３は、三つの曲線７１、７２、７３と二つの直線７４、７５とを含む。言葉を換えて言えば、ベース板１２の板厚方向に見た平面視において、溝部４１の角部の内縁は、曲線７１、７２、７３と二つの直線７４、７５を有する。なお、図７は溝部４１の４つの角部のうちの一つを示すが、他の角部も同様の構成であってもよい。曲線７１は、第一内縁領域５１および直線７４に接続されている。曲線７２は、第二内縁領域５２および直線７５に接続されている。曲線７３は、直線７４、７５に接続されている。曲線７３は、外周に向かって凸状である。直線７４の両端はそれぞれ、曲線７１、７３に接続されている。直線７５の両端はそれぞれ、曲線７２、７３に接続されている。実施の形態４に係る半導体装置は、特に図７中の破線で示す内縁接続部５３の外周側の領域において、内縁接続部５３と金属板１３の外縁との距離が短くなるおそれを低減することができる。このようにすることによっても、接合材１４と封止材２１との界面剥離および封止材２１のクラックの発生を抑制して、信頼性の高い半導体装置１１とすることができる。
（実施の形態５）
図８は、本開示のさらに他の実施形態である実施の形態５に係る半導体装置１１の一部を示す断面図である。図９は、図８に示す半導体装置を構成する部材の一部をベース板の板厚方向に見た平面視を示す図である。
図８および図９を参照して、内縁接続部５３は、外周に向かって凸状となる円弧状の第一の曲線５６から構成される。外縁接続部５９は、外周に向かって凸状となる円弧状の第二の曲線６０から構成される。第一の曲線５６の曲率半径Ｒ１は、第二の曲線６０の曲率半径Ｒ２よりも小さい。
金属板１３の露出領域２８には、金属板１３よりも濡れ性の低い被覆層２９が形成される。被覆層２９は、理解の容易の観点から図８において厚く図示している。被覆層２９としては、例えば、接合材１４としてはんだを用いる場合、クロムめっき層とすることができる。このように構成することにより、第一の曲線５６の曲率半径Ｒ１が第二の曲線６０の曲率半径Ｒ２よりも小さくても、露出領域２８側に接合材１４が濡れ広がるのを防止することができる。なお、接合材１４から露出領域２８の一部に被覆層２９を設ける場合、できるだけ中央側、すなわち、外縁２６から遠い位置に設けることが好ましい。
なお、上記の実施の形態においては、溝部４１は、図２等に示す断面において、開口に近づくに従って幅が大きくなる形状としたが、これに限らず、内壁面４２および外壁面４３はそれぞれ、板厚方向に延びる構成としてもよい。また、内壁面４２と外壁面４３との傾斜の角度が異なるよう構成してもよい。
また、上記の実施の形態においては、金属板１３は略矩形状としたが、これに限らず、多角形状であってもよいし、少なくとも一つの角部が含まれていればよい。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲及びそれと均等の範囲内でのすべての変更が含まれることが意図される。
１１ 半導体装置
１２ ベース板
１３ 金属板
１４，１７ 接合材
１５ 絶縁板
１６ 回路部材
１８，１９ 半導体素子
２１ 封止材
２２，２３ 端子
２４ 外枠
２５，２６，２７ 外縁
２８ 露出領域
２９ 被覆層
３１，３２，３３，３４，３５，３６，３７ 面
３８，３９ ボンディングワイヤ
４１ 溝部
４２ 内壁面
４３ 外壁面
４４ 底壁面
４５ 内縁
４６ 第一の接触領域
４７ 第二の接触領域
４８ 中央
５１ 第一内縁領域
５２ 第二内縁領域
５３ 内縁接続部
５４ 第一延長線
５５ 第二延長線
５６ 第一の曲線
５７ 第一外縁領域
５８ 第二外縁領域
５９ 外縁接続部
６０ 第二の曲線
６１，６２，６３，６６，６７，７１，７２，７３ 曲線
６８，７４，７５ 直線

Claims (5)

  1. 第一の面を有し、前記第一の面内に第一の接触領域を含むベース板と、
    第二の面を有し、前記第二の面が前記第一の面と対向するように配置され、前記第二の面内に第二の接触領域を含む金属板と、
    前記第一の面と前記第二の面との間に配置され、前記第一の接触領域および前記第二の接触領域と接触して前記金属板と前記ベース板とを接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記第二の面は、前記第二の接触領域の外側に、前記接合材と接触しない非接触領域を含み、
    前記ベース板には、前記非接触領域に対向し、前記第一の接触領域を取り囲む溝部が設けられており、
    前記ベース板の板厚方向に見た平面視において、前記溝部の角部の内縁は第一の曲線を有し、
    前記ベース板の板厚方向に見た平面視において、前記金属板の角部の外縁は第二の曲線を有し、
    前記第一の曲線は、外周に向かって凸状となる円弧状を有し、
    前記第二の曲線は、外周に向かって凸状となる円弧状を有し、
    前記第一の曲線の曲率半径は、前記第二の曲線の曲率半径よりも大きい、半導体装置。
  2. 第一の面を有し、前記第一の面内に第一の接触領域を含むベース板と、
    第二の面を有し、前記第二の面が前記第一の面と対向するように配置され、前記第二の面内に第二の接触領域を含む金属板と、
    前記第一の面と前記第二の面との間に配置され、前記第一の接触領域および前記第二の接触領域と接触して前記金属板と前記ベース板とを接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記第二の面は、前記第二の接触領域の外側に、前記接合材と接触しない非接触領域を含み、
    前記ベース板には、前記非接触領域に対向し、前記第一の接触領域を取り囲む溝部が設けられており、
    前記ベース板の板厚方向に見た平面視において、前記溝部の角部の内縁は第一の曲線を有し、
    前記非接触領域には、前記金属板よりも濡れ性の低い被覆層が形成される、半導体装置。
  3. 第一の面を有し、前記第一の面内に第一の接触領域を含むベース板と、
    第二の面を有し、前記第二の面が前記第一の面と対向するように配置され、前記第二の面内に第二の接触領域を含む金属板と、
    前記第一の面と前記第二の面との間に配置され、前記第一の接触領域および前記第二の接触領域と接触して前記金属板と前記ベース板とを接合する接合材と、
    前記金属板上に配置される絶縁板と、
    前記絶縁板上に配置される回路部材と、
    前記回路部材上に搭載される半導体素子と、
    前記金属板、前記接合材、前記絶縁板、前記回路部材、および前記半導体素子を覆って、前記ベース板上の空間を封止する封止材とを備え、
    前記第二の面は、前記第二の接触領域の外側に、前記接合材と接触しない非接触領域を含み、
    前記ベース板には、前記非接触領域に対向し、前記第一の接触領域を取り囲む溝部が設けられており、
    前記ベース板の板厚方向に見た平面視において、前記溝部の角部の内縁は、直線と前記直線の両端にそれぞれ接続される複数の曲線を有する、半導体装置。
  4. 前記ベース板の板厚方向に見た平面視において、前記溝部の内縁は、前記角部の一端に接続される第一の直線と、前記角部の他端に接続される第二の直線と、を有し、
    前記ベース板の板厚方向に見た平面視において、前記角部は、前記第一の直線と前記第二の直線とを延長することで規定される領域の内側に位置する、請求項１～請求項３のいずれか１項に記載の半導体装置。
  5. 前記非接触領域は、前記ベース板の板厚方向に見た平面視において、前記角部の外周側の領域を含む、請求項１～請求項４のいずれか１項に記載の半導体装置。
JP2020505618A 2018-03-13 2019-01-15 半導体装置 Active JP7184075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018044936 2018-03-13
JP2018044936 2018-03-13
PCT/JP2019/000931 WO2019176260A1 (ja) 2018-03-13 2019-01-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019176260A1 JPWO2019176260A1 (ja) 2021-02-25
JP7184075B2 true JP7184075B2 (ja) 2022-12-06

Family

ID=67908328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505618A Active JP7184075B2 (ja) 2018-03-13 2019-01-15 半導体装置

Country Status (3)

Country Link
US (1) US11393733B2 (ja)
JP (1) JP7184075B2 (ja)
WO (1) WO2019176260A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353945A (ja) 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016195224A (ja) 2015-04-01 2016-11-17 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
WO2013118478A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置
US9397053B2 (en) * 2014-10-15 2016-07-19 Hong Kong Applied Science and Technology Research Institute Company Limited Molded device with anti-delamination structure providing multi-layered compression forces
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353945A (ja) 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016195224A (ja) 2015-04-01 2016-11-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11393733B2 (en) 2022-07-19
US20200395255A1 (en) 2020-12-17
WO2019176260A1 (ja) 2019-09-19
JPWO2019176260A1 (ja) 2021-02-25

Similar Documents

Publication Publication Date Title
JP6728518B2 (ja) 半導体装置および半導体モジュール
JP7441287B2 (ja) 半導体装置
CN112166506B (zh) 半导体装置
JP6195689B1 (ja) パワーモジュール
JP5098301B2 (ja) 電力用半導体装置
JP5593864B2 (ja) 半導体装置冷却器
JP7006812B2 (ja) 半導体装置
TWI543306B (zh) 半導體裝置
JP7184075B2 (ja) 半導体装置
JP2017050441A (ja) 半導体装置
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP7120256B2 (ja) 半導体装置
JP7092151B2 (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
CN112335025A (zh) 半导体装置
JP5124329B2 (ja) 半導体装置
WO2023210170A1 (ja) 半導体装置
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
US11337306B2 (en) Semiconductor device
JP7095641B2 (ja) 半導体装置
JP2019009280A (ja) 半導体装置
KR20130004395U (ko) 반도체 패키지
WO2016139890A1 (ja) 電子装置
US20230067156A1 (en) Semiconductor device
US20230066154A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R150 Certificate of patent or registration of utility model

Ref document number: 7184075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150