JP2018195717A - 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法 - Google Patents

半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018195717A
JP2018195717A JP2017098567A JP2017098567A JP2018195717A JP 2018195717 A JP2018195717 A JP 2018195717A JP 2017098567 A JP2017098567 A JP 2017098567A JP 2017098567 A JP2017098567 A JP 2017098567A JP 2018195717 A JP2018195717 A JP 2018195717A
Authority
JP
Japan
Prior art keywords
base plate
spacer
semiconductor module
cooling fin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017098567A
Other languages
English (en)
Inventor
良憲 上里
Yoshinori Kamisato
良憲 上里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017098567A priority Critical patent/JP2018195717A/ja
Priority to CN201810256401.1A priority patent/CN108962834A/zh
Priority to US15/943,570 priority patent/US10541219B2/en
Publication of JP2018195717A publication Critical patent/JP2018195717A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H01L2224/09051—Bonding areas having different shapes
    • H01L2224/09055—Bonding areas having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】放熱性を維持し、かつ絶縁基板の割れを防止することができる半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法を提供すること。【解決手段】ベース板１３は、裏面側に凸状に所定曲率で湾曲した部分（裏面凸状湾曲部）１３ａを有し、裏面凸状湾曲部１３ａの頂点１３ｂで冷却フィン１７の表面に接触した状態で冷却フィン１７の表面に固定される。ベース板１３のおもて面において、各裏面凸状湾曲部１３ａに対向する部分には、それぞれ積層基板１２が接合されている。ベース板１３の、はんだ層２５端よりも外周側の部分１８において、ベース板１３の裏面には、スペーサー１５が設けられている。スペーサー１５は、ベース板１３を冷却フィン１７に固定するためのねじ締め時に、ベース板１３と冷却フィン１７との間に挟み込まれ、ベース板１３の変形を抑制する機能を有する。【選択図】図８

Description

この発明は、半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法に関する。
従来、パワートランジスタやダイオード等の半導体チップを充填材により封止した半導体モジュールでは、ケース構造と呼ばれるパッケージ構造が主流である。従来の半導体モジュールの構造について説明する。図１４は、従来の半導体モジュールの構造を示す断面図である。
図１４に示す従来の半導体モジュール１００は、半導体チップ１０１を実装した積層基板１０２をベース板１０３のおもて面に搭載した構成を有する。この半導体モジュール１００を搭載した従来の半導体装置は、半導体モジュール１００のベース板１０３の裏面を冷却フィン（不図示）の表面に接触させた構成を有する。半導体モジュール１００は、ベース板１０３の貫通孔１０４に挿入したねじ（不図示）が冷却フィンのねじ穴にねじ止めされることにより、冷却フィンの表面に固定される。
積層基板１０２は、ベース板１０３のおもて面に配置される。符号１１２，１１３は、それぞれ積層基板１０２を構成する絶縁基板１１１のおもて面および裏面にそれぞれ形成された導電性板である。符号１１４は、半導体チップ１０１と積層基板１０２のおもて面の導電性板１１２とを接合するはんだ層である。符号１１５は、積層基板１０２の裏面の導電性板１１３とベース板１０３とを接合するはんだ層である。
このような従来の半導体モジュールとして、ベース板の、絶縁基板を実装した主面において、ネジ止め用貫通穴と絶縁基板との間に、絶縁基板の一辺に沿って直線状に延在する溝を設けた装置が提案されている（例えば、下記特許文献１参照。）。
また、従来の別の半導体モジュールとして、ベース板の一部の貫通孔の周辺部を当該貫通孔付近に形成された突出部によって冷却フィン（ヒートシンク）から離し、ベース板の他の貫通孔の周辺部を冷却フィンに接触させた装置が提案されている（例えば、下記特許文献２参照。）。
また、従来の別の半導体モジュールとして、ベース板と冷却フィンとの間隙に、金属箔を挿入するとともに高熱伝導性のグリースを充填することで放熱性を向上させた装置が提案されている（例えば、下記特許文献３参照。）。
特開２０１３−００４８８０号公報 特開２００８−１７２１４６号公報 特開２００３−０８６７４５号公報
しかしながら、上述した従来の半導体モジュール１００（図１４参照）では、ベース板１０３の貫通孔１０４にねじ（不図示）を挿入して、ねじ締めによりベース板１０３を冷却フィンに固定する際に、ベース板１０３の裏面（冷却フィン側の面）に凹状の反り（：不図示）が発生する。すなわち、ねじ締めにより冷却フィンに固定した部分を支点として、ベース板１０３の、当該支点よりも中央部側の部分全体が冷却フィンから離れる方向に湾曲する。そのため、ベース板１０３の積層基板１０２に対向する部分と冷却フィンとの間に隙間が生じる。このベース板１０３と冷却フィンとの間に生じる隙間は、ベース板１０３の中心に近い位置ほど大きい。その結果、半導体チップ１０１から冷却フィンまでの熱抵抗が増大し、放熱性が低下するという問題がある。
また、上記特許文献２のように、冷却フィン側に向かって凸状に変形させてねじを締めつけたり、上記特許文献３のようにベース板と冷却フィンとの間隙に金属箔を挿入してねじを締めつける場合、セラミック製の絶縁基板（図１４の符号１１１に相当）に割れが生じるという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、放熱性を維持するとともに、絶縁基板の割れを防止することができる半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体モジュールは、次の特徴を有する。半導体チップは、積層基板に実装されている。ベース板は、おもて面に前記積層基板が接合され、裏面側に凸状に湾曲した湾曲部を有する。前記ベース板は、裏面に対向する冷却フィンに前記湾曲部の頂点で接触する。前記ベース板の、前記積層基板の接合箇所よりも外周側に、複数の貫通孔が設けられている。前記貫通孔は、前記ベース板のおもて面から裏面に貫通する。前記貫通孔には、前記ベース板を前記冷却フィンに固定するねじが挿入される。
上述した発明によれば、ベース板の積層基板を配置した部分を湾曲部の頂点で冷却フィンに接触させることができるため、積層基板上の半導体チップから冷却フィンへスムーズに放熱することができるとともに、積層基板を構成する絶縁基板の割れを防止することができる。
また、この発明にかかる半導体モジュールは、上述した発明において、前記ベース板は、前記積層基板の接合箇所において裏面側に凸状に湾曲した前記湾曲部を有することを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、２つ以上の前記積層基板が前記ベース板に接合されている。前記ベース板は、すべての前記積層基板の接合箇所にそれぞれ前記湾曲部を有することを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記湾曲部の曲率は、０．１×１０-3／ｍｍ以上０．４×１０-3／ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記ベース板は、矩形状の平面形状を有する。前記貫通孔は、前記ベース板の各頂点にそれぞれ配置されていることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記積層基板の接合箇所よりも前記ベース板の外周側において、前記ベース板と前記冷却フィンとの間に挟まれて配置されるスペーサーをさらに備えることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記ベース板の面内で相対的に前記貫通孔の近い箇所に配置されることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記貫通孔の一部を囲む円弧状の平面形状を有することを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記貫通孔の周囲を囲む円形状の平面形状を有することを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記ベース板に一体的に成形され、前記ベース板の裏面から所定高さで突出していることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記冷却フィンに一体的に成形され、前記冷却フィンの、前記ベース板側の表面から所定高さで突出していることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーは、前記ベース板に接合され、前記ベース板の裏面から所定高さで突出していることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、樹脂ケースおよび円筒状の固定部品をさらに備える。前記樹脂ケースは、前記半導体チップを覆う。前記固定部品は、前記ベース板のおもて面側から前記貫通孔に圧入されて、内部に前記ねじが挿入される。前記スペーサーは、前記固定部品の、前記ベース板の裏面から突出した部分であることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーの高さｈは、前記湾曲部の曲率を１／ｒとし、前記貫通孔の間隔をＬとし、前記積層基板の並び数をｎとしたときに、下記（１）式を満たすことを特徴とする。
Figure 2018195717
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーの高さは、１０μｍ以上１００μｍ以下であることを特徴とする。
また、この発明にかかる半導体モジュールは、上述した発明において、前記スペーサーの高さは、２０μｍ以上５０μｍ以下であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体モジュールのベース板は、おもて面に半導体チップを実装した積層基板が接合されるベース板であって、湾曲部、貫通孔およびスペーサーを備え、次の特徴を有する。前記湾曲部は、裏面側に凸状に湾曲し、当該裏面に対向する冷却フィンに頂点で接触する。前記貫通孔は、前記積層基板の接合箇所よりも外周側に複数設けられている。前記貫通孔は、前記ベース板のおもて面から裏面へ貫通する。前記貫通孔には、前記冷却フィンに固定するねじが挿入される。前記積層基板の接合箇所よりも外周側において裏面から突出して、スペーサーが設けられている。前記スペーサーは、前記湾曲部が前記冷却フィンと接触した状態で、前記冷却フィンとの間に挟まれて配置される。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、積層基板のおもて面に半導体チップを実装する第１工程を行う。次に、前記積層基板の裏面をベース板のおもて面に接合し、前記積層基板の接合箇所において裏面側に凸状に湾曲した湾曲部を有するベース板を形成する第２工程を行う。次に、前記湾曲部の頂点を冷却フィンの表面に接触させた状態で、前記ベース板の、前記積層基板の接合箇所よりも外周側に設けられた貫通孔にねじを挿入し、当該ねじをさらに前記冷却フィンのねじ穴に噛み合わせて前記ベース板を前記冷却フィンに固定する第３工程を行う。前記第２工程では、前記積層基板の接合箇所よりも前記ベース板の外周側に、前記ベース板の裏面から所定高さで突出するスペーサーを予め設けた前記ベース板を用いる。前記第３工程では、前記スペーサーが前記冷却フィンに接触するまで、前記ねじを前記冷却フィンのねじ穴に挿入する。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、積層基板のおもて面に半導体チップを実装する第１工程を行う。次に、前記積層基板の裏面をベース板のおもて面に接合し、前記積層基板の接合箇所において裏面側に凸状に湾曲した湾曲部を有するベース板を形成する第２工程を行う。次に、前記湾曲部の頂点を冷却フィンの表面に接触させた状態で、前記ベース板の、前記積層基板の接合箇所よりも外周側に設けられた貫通孔にねじを挿入し、当該ねじをさらに前記冷却フィンのねじ穴に噛み合わせて前記ベース板を前記冷却フィンに固定する第３工程を行う。前記第３工程では、前記積層基板の接合箇所よりも前記冷却フィンの外周側に、前記冷却フィンのベース板側の表面から所定高さで突出するスペーサーを予め設けた前記冷却フィンを用いる。かつ、前記スペーサーが前記ベース板に接触するまで、前記ねじを前記冷却フィンのねじ穴に挿入する。
上述した発明によれば、ベース板を冷却フィンにねじ締めする際に、ベース板の湾曲部が冷却フィンに接触するとともに、ベース板の湾曲部以外の部分において、ベース板と冷却フィンとの間にスペーサーが挟み込まれる。ベース板の湾曲部が冷却フィンに接触することで放熱性を維持することができ、ベース板と冷却フィンとの間にスペーサーが挟み込まれることで積層基板への引っ張り応力が低減される。
本発明にかかる半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法によれば、放熱性を維持するとともに、絶縁基板（積層基板）の割れを防止することができるという効果を奏する。
実施の形態１にかかる半導体モジュールを収容したパッケージの一例を示す斜視図である。 実施の形態１にかかる半導体モジュールを収容したパッケージの一例を示す平面図である。 図２の切断線Ａ−Ａ’における断面図である。 図２の切断線Ｂ−Ｂ’における断面図である。 図３のベース板の断面形状を模式的に示す断面図である。 図４のベース板の断面形状を模式的に示す断面図である。 実施の形態１にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。 実施の形態２にかかる半導体モジュールの構造を示す断面図である。 実施の形態２にかかる半導体モジュールの構造を示す断面図である。 ベース板のスペーサーの高さの算出方法を説明する説明図である。 ベース板のスペーサーの高さの算出方法を説明する説明図である。 実施の形態２にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。 図８のベース板のスペーサーの形成方法の一例を示す断面図である。 図９Ａのスペーサーをベース板の裏面側から見たレイアウトを示す平面図である。 図８のベース板のスペーサーの形成方法の一例を示す断面図である。 図１０Ａのスペーサーをベース板の裏面側から見たレイアウトを示す平面図である。 図８のベース板のスペーサーの形成方法の一例を示す断面図である。 図８のベース板のスペーサーの形成方法の一例を示す断面図である。 実施の形態３にかかる半導体モジュールをパッケージに収容する際に用いるスペーサーの形成方法の一例を示す断面図である。 実施の形態３にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。 従来の半導体モジュールの構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１，２は、それぞれ実施の形態１にかかる半導体モジュールを収容したパッケージの一例を示す斜視図および平面図である。図１，２には、それぞれ実施の形態１にかかる半導体モジュールの外観および内部構造を示す。図３は、図２の切断線Ａ−Ａ’における断面図である。図４は、図２の切断線Ｂ−Ｂ’における断面図である。図３，４では、ベース板１３の両面を平面で図示するが、図５Ａ，５Ｂに示すようにベース板１３の両面は湾曲している。
図５Ａ，５Ｂは、それぞれ図３，４のベース板の断面形状を模式的に示す断面図である。図５Ｃは、実施の形態１にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。図５Ａ〜５Ｃでは、パッケージの構成部を図示省略し、半導体モジュールのみを示す。また、図５Ａ〜５Ｃでは、ベース板１３の厚さを図示省略し、ベース板１３の断面形状を１本の曲線で示す（図６Ａ，６Ｂ，７Ａ，７Ｂ，８，１３Ｂにおいても同様）。また、図５Ａ〜５Ｃでは、ベース板１３の貫通孔１４を破線で示す（図６Ａ，６Ｂ，８，１３Ｂにおいても同様）。
まず、実施の形態１にかかる半導体モジュールを収容したパッケージの構造について説明する。図１，２に示すように、実施の形態１にかかる半導体モジュールを収容したパッケージは、絶縁性の容器本体１と、その容器本体１に設けられた凹状の収容部２を塞ぐ平板状の樹脂製の蓋体３と、により構成される。容器本体１は、外部接続用端子４を一体成形した樹脂ケース５を、ベース板１３の周縁に接着した構成となっている。貫通孔１４には、冷却フィン（不図示）と締結するためのねじが挿入される。
貫通孔１４の周縁は、ベース板１３が露出した状態であってもよいし、樹脂ケース５で被覆された状態でもよい。貫通孔１４の周縁が樹脂ケース５で被覆されている場合、貫通孔１４へ固定リング（例えば図１２参照）が圧入されていてもよい。外部接続用端子４の一方の端部は、パッケージの蓋体３の周囲からパッケージの外側（図１の上方）に突出する。外部接続用端子４には、例えば、パッケージ外部の制御回路等に接続される。容器本体１の収容部２は、ベース板１３を底面とし、樹脂ケース５を側壁とする凹状をなしている。
図２に示すように、ベース板１３のおもて面（収容部２の底面）には、半導体チップ１１を実装した積層基板１２が１つ以上搭載される。半導体チップ１１は、積層基板１２を構成する絶縁基板２１のおもて面に形成された導電性板２２にはんだ付けされる。図２には、ベース板１３に３つの積層基板１２を搭載した状態を示す。また、半導体チップ１１として、１つの積層基板１２に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）の半導体チップ１１ａと、ダイオードの半導体チップ１１ｂを配置した状態を示す。
半導体チップ１１のおもて面の電極層や導電性板２２は、ボンディングワイヤ（不図示）により端子台６上の外部接続用端子４の他方の端部に電気的に接続されている。半導体チップ１１、積層基板１２、ボンディングワイヤ等は、収容部２に充填された充填材（不図示）により封止される。絶縁基板２１の裏面の導電性板２３（図３参照）は、ベース板１３のおもて面にはんだ付けされる。ベース板１３は、熱伝導のよい例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、または、それらを主成分とする合金からなる。ベース板１３の表面は、例えばニッケル（Ｎｉ）めっきで覆われていてもよい。ベース板１３の弾性率（ヤング率）は、例えば５０ＧＰａ以上、１５０ＧＰａ以下であってもよい。
ベース板１３には、当該ベース板１３の外周側の所定箇所に貫通孔１４が設けられている。この貫通孔１４は、ベース板１３のおもて面から裏面に貫通している。ベース板１３の貫通孔１４は、ベース板１３を後述する冷却フィン１７（図５Ｃ参照）に取付ける（固定する）ための取付け穴である。ベース板１３の貫通孔１４の内壁には、ねじ１６（図５Ｃ参照）のねじ山と噛み合うねじ溝が設けられていてもよい。また、ベース板１３の貫通孔１４は、例えば略矩形状の形状を有するベース板１３の各頂点付近にそれぞれ配置されている。
ベース板１３の各貫通孔１４の中心よりもベース板１３の中央部側に、すべての積層基板１２が配置される。積層基板１２の一辺の長さは、例えば２０ｍｍ以上６０ｍｍ以下程度であってよい。すなわち、積層基板１２の最大サイズは、６０ｍｍ×６０ｍｍである。ベース板１３に２つ以上の積層基板１２を配置する場合、積層基板１２を列をなして配置することが望ましい。図２には、ベース板１３に、３つの積層基板１２を１列に並べて配置した状態を示す。
ベース板１３に配置する複数の積層基板１２の列は、複数であってもよい。隣り合う積層基板１２間の間隔は、例えば１ｍｍ以上５ｍｍ以下であってもよい。ベース板１３の１辺の長さは、例えば３０ｍｍ以上２５０ｍｍ以下程度であってよい。このようにベース板１３および積層基板１２の寸法や、積層基板１２の配置を設定することで、ベース板１３に１つ以上の積層基板１２を配置可能である。すなわち、ベース板１３の最大サイズは、２５０ｍｍ×２５０ｍｍである。
次に、実施の形態１にかかる半導体モジュールの構造について説明する。実施の形態１にかかる半導体モジュールは、半導体チップ１１、積層基板１２およびベース板１３で構成される。図３，４に示すように、ベース板１３のおもて面（収容部２の底面）には、半導体チップ１１を実装した積層基板１２が１つ以上搭載される。積層基板１２は、絶縁基板２１の両面にそれぞれ導電性板２２，２３を形成してなる。
積層基板１２の周縁には、上述したように樹脂ケース５が接着されている。具体的には、ベース板１３の、積層基板１２を接合しているはんだ層２５端（ベース板１３上に２つ以上の積層基板１２が配置されている場合には、ベース板１３の端部から最も近いはんだ層２５端）よりも外周側の部分１８のうち、貫通孔１４よりも内側（ベース板１３の中央部側）に樹脂ケース５が接着される。
絶縁基板２１は、例えば酸化アルミニウム（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）などのセラミックで構成されるセラミック基板である。絶縁基板２１のおもて面の導電性板２２は、所定の配線パターンを有する例えば銅やアルミニウム等の金属箔である。絶縁基板２１の裏面の導電性板２３は、放熱性のよい例えば銅やアルミニウムなどの金属箔である。
絶縁基板２１のおもて面の導電性板２２には、半導体チップ１１の裏面の電極層がはんだ層２４を介して接合されている。絶縁基板２１の裏面の導電性板２３は、はんだ層２５介してベース板１３のおもて面に接合されている。はんだ層２４，２５は、例えば煤（Ｓｎ）を主成分とする鉛フリーはんだで形成されてもよい。
図５Ａ，５Ｂに模式的に示すように、それぞれ図３，４のベース板１３の両面は湾曲している。ベース板１３のおもて面は積層基板１２側の主面であり、裏面は冷却フィン１７側の主面である。符号１３ａは、ベース板１３の裏面において裏面側に凸状に湾曲した裏面凸状湾曲部である。符号１３ｂは、裏面凸状湾曲部１３ａの頂点である。図５Ａに示す符号１３ｃは、ベース板１３のおもて面においておもて面側に凸状に湾曲した凸状湾曲部である。
図５Ｂに示すように、ベース板１３に一方向に複数の積層基板１２が並んで配置されず、１つの積層基板１２が配置される場合、ベース板１３は、裏面側に凸状に突出する円弧状に湾曲した裏面凸状湾曲部１３ａを有する断面形状からなる金属板である。ベース板１３のおもて面には、裏面凸状湾曲部１３ａの頂点１３ｂに対向する位置に積層基板１２が配置される。すなわち、ベース板１３は、積層基板１２の接合箇所に対向する位置において、裏面凸状湾曲部１３ａを有する。
図５Ａに示すように、ベース板１３に２つ以上の積層基板１２が並んで配置される場合、ベース板１３は、おもて面側（図の上側）および裏面側（図の下側）に交互に繰り返し凸状に突出する波打った断面形状を有する金属板である。ベース板１３のおもて面には、裏面凸状湾曲部１３ａの頂点１３ｂに対向する位置に積層基板１２が配置される。すなわち、２つ以上の積層基板１２がベース板１３に接合された場合、ベース板１３におけるすべての積層基板１２の接合箇所に対向するそれぞれの位置に裏面凸状湾曲部１３ａを有する。例えば、ベース板１３のおもて面に３つの積層基板１２を配置する場合、ベース板１３は、３つの裏面凸状湾曲部１３ａを有し、隣り合う裏面凸状湾曲部１３ａ間に、おもて面側に凸状に所定曲率で湾曲した部分（おもて面凸状湾曲部）１３ｃを有する。図５Ａ、５Ｂの、ベース板１３の裏面凸状湾曲部１３ａの曲率は、例えば０．１×１０-3／ｍｍ以上０．４×１０-3／ｍｍ以下程度であってもよい。
図５Ａ，５Ｂに示すように、ベース板１３の裏面凸状湾曲部１３ａは、例えば略球冠状をなす。この裏面凸状湾曲部１３ａ（球冠の底面：円）の直径ｌは、例えば略矩形状の平面形状の絶縁基板２１の対角線の長さとほぼ同じである。また、ベース板１３の裏面凸状湾曲部１３ａは、底面が円形な略球冠状だけではなく、底面が略楕円である略楕円体の一部でもよい。この裏面凸状湾曲部１３ａ（楕円体の底面：楕円）は、例えば略矩形状の平面形状の絶縁基板２１の四隅が内接する大きさである。ベース板１３の裏面凸状湾曲部１３ａにはんだ層２５を介して接合された積層基板１２（半導体チップ１１も含む）は例えばほぼ平坦な状態を維持しているか、各部の膨張率に応じて反りが生じた状態となっている。
ベース板１３は、裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触した状態で、貫通孔１４に挿入されたねじ１６により冷却フィン１７の表面に固定される（図５Ｃ参照）。こうすることで、半導体チップ１１から冷却フィン１７へスムーズに放熱することができるとともに、絶縁基板の割れを防止することができる。
次に、実施の形態１にかかる半導体モジュールを冷却フィン１７の表面に固定するための組立工程について、図３，４，５Ｃを参照して説明する。図５Ｃでは、絶縁基板２１のおもて面側の導電性板２２、半導体チップ１１およびはんだ層２４を図示省略する（図８，１３Ｂにおいても同様）。
まず、第１工程として、図３，４に示すように、積層基板１２のおもて面の導電性板２２に、半導体チップ１１の裏面をはんだ付けする。次に、図５Ｃに示すように、第２工程として、ベース板１３のおもて面に、積層基板１２の裏面の導電性板２３を例えば鉛（Ｐｂ）フリーはんだを用いてはんだ付けする。このとき、ベース板１３の、積層基板１２をはんだ付けした部分が裏面側に凸状に突出し、ベース板１３に裏面凸状湾曲部１３ａが形成される。
次に、第３工程として、ベース板１３の裏面を冷却フィン１７側にして、ベース板１３を冷却フィン１７の表面に載せる。さらに、ベース板１３の貫通孔１４にねじ１６を挿入し、当該ねじ１６のねじ山を冷却フィン１７のねじ穴２０（めねじ）の内壁のねじ溝と噛み合わせることで、ベース板１３を冷却フィン１７の表面に固定する。この工程により、ベース板１３の裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触した状態となる。これによって、組立工程が完了する。
以上、説明したように、実施の形態１によれば、ベース板の積層基板を配置した部分に裏面凸状湾曲部が形成されていることで、ベース板の積層基板を配置した部分を裏面凸状湾曲部の頂点で冷却フィンに接触させることができる。これにより、放熱性を維持するとともに、絶縁基板の割れを防止することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体モジュールの構造について説明する。図６Ａ，６Ｂは、実施の形態２にかかる半導体モジュールの構造を示す断面図である。実施の形態２にかかる半導体モジュールを収容したパッケージの構造は、実施の形態１にかかる半導体モジュールを収容したパッケージの構造と同様である（図１，２参照）。図６Ａには、図２の切断線Ａ−Ａ’における断面図を示す。図６Ｂには、図２の切断線Ｂ−Ｂ’における断面図を示す。
実施の形態２にかかる半導体モジュールが実施の形態１にかかる半導体モジュールと異なる点は、ベース板１３に、ベース板１３と冷却フィン１７とをねじ締めする際に生じるベース板１３の変形を抑制するスペーサー１５を設けた点である。
具体的には、図６Ａ，６Ｂに示すように、ベース板１３の、積層基板１２を接合しているはんだ層２５端（ベース板１３上に２つ以上の積層基板１２が配置されている場合には、ベース板１３の端部から最も近いはんだ層２５端）よりも外周側の部分１８において、ベース板１３の裏面には、スペーサー１５が設けられている。ベース板１３の、はんだ層２５端よりも外周側の部分１８とは、ベース板１３の端部から、はんだ層２５の、ベース板１３の端部から最も近い端部までの領域である。好ましくは、スペーサー１５は、ベース板１３の貫通孔１４の付近に設けることがよい。その理由は、ねじ１６の締め付けすぎを防止することができるからである。
スペーサー１５は、ベース板１３の貫通孔１４に挿入されたねじ１６を冷却フィン１７に締め付けることによって冷却フィン１７の表面にベース板１３を固定するときに、ベース板１３と冷却フィン１７との間に挟み込まれ、ベース板１３の変形を抑制する機能を有する（図８参照）。すなわち、スペーサー１５は、ベース板１３を冷却フィン１７に固定するためのねじ締め時に、ベース板１３と冷却フィン１７との所定距離を維持して、ベース板１３の裏面凸状湾曲部１３ａの曲率が小さくなりすぎることを抑制する機能を有する。これにより、積層基板１２における、ベース板１３の裏面凸状湾曲部１３ａと反対方向（上に凸）に反るような引っ張り応力を抑制し、絶縁基板２１に割れが生じることを防ぐ。
スペーサー１５は、ベース板１３と同じ金属材料で形成されてもよいし、ベース板１３と異なる例えばアルミニウム、ニッケル、あるいは、樹脂等で形成されてもよい。スペーサー１５の断面形状は、略矩形状であってもよいし、冷却フィン１７の表面に球面が接する略半円状であってもよいし、ベース板１３に斜辺が接する略直角三角形状や略台形状であってもよい。スペーサー１５をベース板１３の貫通孔１４の付近に設ける場合、スペーサー１５の平面形状は、略円形状の貫通孔１４の一部を囲む円弧状であってもよく（図９Ｂ参照）、好ましくは貫通孔１４の周囲を囲む円形状であってもよい（図１０Ｂ参照）。
スペーサー１５の高さｈは、ベース板１３の裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触した時に（図８参照）、ベース板１３の、はんだ層２５端よりも外周側の部分１８で、ベース板１３と冷却フィン１７との間に生じる距離以下である。具体的には、スペーサー１５の高さｈは、例えば１０μｍ以上１００μｍ以下程度であり、好ましくは例えば２０μｍ以上５０μｍ以下程度であることがよい。その理由は、次の通りである。スペーサー１５の高さｈが１０μｍ未満である場合、スペーサー１５を設けたことの機能が得られないからである。さらに、スペーサー１５の高さｈを２０μｍ以上にすることで、ベース板１３の裏面凸状湾曲部１３ａの曲率が小さくなることを抑制する効果がより高まる。スペーサー１５の高さｈが１００μｍを超える場合、ベース板１３の裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触しなくなるため、放熱性が妨げられるからである。さらに、スペーサー１５の高さｈを５０μｍ以下にすることで、ベース板１３の裏面凸状湾曲部１３ａと冷却フィンとの密着範囲が拡大し放熱性がより高まる。
より具体的には、スペーサー１５の高さｈは、次のように算出すればよい。図７Ａ，７Ｂは、ベース板のスペーサーの高さの算出方法を説明する説明図である。図７Ａには、一方向に複数の積層基板１２が並んで配置されず、ベース板１３に１つの積層基板１２を配置する場合（すなわちベース板１３が一断面に１つの裏面凸状湾曲部１３ａを有する場合）におけるスペーサー１５の高さｈの算出方法を示す。図７Ｂには、ベース板１３にｎ個（ｎ≧２）の積層基板１２を並べて配置する場合（すなわちベース板１３にｎ個並んだ裏面凸状湾曲部１３ａを有する場合）におけるスペーサー１５の高さｈの算出方法を示す。
図７Ａ，７Ｂには、ベース板１３を太線で示し、かつスペーサー１５の高さｈの算出に用いる各寸法を示す。具体的には、ベース板１３は、裏面凸状湾曲部１３ａの曲率（球冠の曲率、すなわち裏面凸状湾曲部１３ａの断面形状である円弧の曲率）を１／ｒとし、裏面凸状湾曲部１３ａの直径（球冠の底面の直径、すなわち裏面凸状湾曲部１３ａの断面形状である円弧の弦長）をｌとし、裏面凸状湾曲部１３ａの高さ（球冠の高さ、すなわち裏面凸状湾曲部１３ａの断面形状である円弧の矢高）をｘとする。ベース板１３の裏面凸状湾曲部１３ａの高さｘは、ベース板１３の端部から冷却フィン１７の表面までの距離であり、スペーサー１５の高さｈの最大値に相当する（ｘ≧ｈ）。スペーサー１５の高さｈがベース板１３の裏面凸状湾曲部１３ａの高さｘを超える場合、ベース板１３の裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触しないため、好ましくない。
図７Ａに示すように、ベース板１３に１つの積層基板１２を配置する場合、ベース板１３は、１つの裏面凸状湾曲部１３ａを有する。ここで、ベース板１３の裏面凸状湾曲部１３ａの半径ｒを斜辺とし、裏面凸状湾曲部１３ａの直径ｌの１／２を底辺とする直角三角形を考える。この直角三角形の高さは裏面凸状湾曲部１３ａの半径ｒから裏面凸状湾曲部１３ａの高さｘを減算した値（＝ｒ−ｘ）であるため、三平方の定理より下記（２）式が成り立つ。下記（２）式を、裏面凸状湾曲部１３ａの高さｘを左辺として展開すると、下記（３）式が得られる。すなわち、ベース板１３に１つの積層基板１２を配置する場合、スペーサー１５の高さｈは、下記（３）式で得られる裏面凸状湾曲部１３ａの高さｘ以下となる。
Figure 2018195717
Figure 2018195717
また、図７Ｂに示すように、ベース板１３にｎ個の積層基板１２を一列に並べて配置する場合、ベース板１３は、断面形状の略等しいｎ個の裏面凸状湾曲部１３ａ（図７Ｂには３つの裏面凸状湾曲部１３ａを図示）を一列に配置した断面形状を有する。ここでは、ベース板１３のおもて面凸状湾曲部１３ｃの曲率や切り口（球冠の底面）の直径（符号１３ｅの円で囲む部分）は考慮しないものとする。この場合、ベース板１３に、上記（３）式を満たすようにｎ個の積層基板１２を配置したことと等価となる。
すなわち、裏面凸状湾曲部１３ａの直径ｌは、ｎ個の積層基板１２を挟んで隣り合う貫通孔１４の間隔Ｌを、積層基板１２の個数で除算した値となる（ｌ＝Ｌ／ｎ、ｎ≧２）。このため、上記（３）式に下記（４）式を代入すると、下記（５）式が得られる。すなわち、ベース板１３にｎ個の積層基板１２を配置する場合、スペーサー１５の高さｈは、下記（５）式で得られる裏面凸状湾曲部１３ａの高さｘ以下となる。
Figure 2018195717
Figure 2018195717
好ましくは、スペーサー１５の高さｈは、下記（６）式を満たすことがよい。スペーサー１５の高さｈの下限値を下記（６）式の左辺とする理由は、スペーサー１５の高さｈの下限値が下記（６）式の左辺の数値より低い場合、スペーサー１５を設けたことの効果が得られないからである。
Figure 2018195717
例えば、ベース板１３の裏面凸状湾曲部１３ａの曲率１／ｒを０．１×１０-3／ｍｍとする。ベース板１３において、貫通孔１４の間隔Ｌは１００ｍｍとし、当該貫通孔１４間に２つの積層基板１２を配置したとする（Ｌ＝１００ｍｍ、ｎ＝２）。この場合、上記（５）式より、裏面凸状湾曲部１３ａの高さｘは３１μｍとなる。このため、ベース板１３のスペーサー１５の高さｈは３１μｍ未満であり、裏面凸状湾曲部１３ａの高さｘの２／３程度の２０μｍ（≒３１μｍ×２／３）としてもよい。
また、例えば、ベース板１３の裏面凸状湾曲部１３ａの曲率１／ｒを０．４×１０-3／ｍｍとする。ベース板１３において、貫通孔１４の間隔Ｌは１５０ｍｍとし、当該貫通孔１４間に３つの積層基板１２を配置したとする（Ｌ＝１５０ｍｍ、ｎ＝３）。この場合、上記（５）式より、裏面凸状湾曲部１３ａの高さｘは８０μｍとなる。このため、ベース板１３のスペーサー１５の高さｈは１２５μｍ未満であり、裏面凸状湾曲部１３ａの高さｘの２／３程度の８０μｍ（≒１２５μｍ×２／３）としてもよい。
ここでは、裏面凸状湾曲部１３ａが球冠である場合について示したが、裏面凸状湾曲部１３ａは、底面が円形ではなく楕円形である楕円体の一部である場合においても、スペーサー１５の高さｈを上述した算出方法と同様の方法で算出することができる。例えば、裏面凸状湾曲部１３ａの高さ（楕円面としての裏面凸状湾曲部１３ａの断面形状である円弧の矢高）をｘとし、楕円体底面の短軸（あるいは長軸）をｌとし、楕円面の短軸方向（あるいは短軸方向）で測定した裏面凸状湾曲部１３ａの平均的な曲率を１／ｒに設定すればよい。
次に、実施の形態２にかかる半導体モジュールを冷却フィン１７の表面に固定するための組立工程について説明する。図８は、実施の形態２にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。
まず、実施の形態１と同様に、第１工程として、積層基板１２のおもて面の導電性板２２に、半導体チップ１１の裏面をはんだ付けする（図３，４参照）。
次に、図８に示すように、実施の形態１と同様に、第２工程として、ベース板１３のおもて面に、積層基板１２の裏面の導電性板２３をはんだ付けする。これにより、実施の形態１と同様に、ベース板１３に裏面凸状湾曲部１３ａが形成される。ベース板１３の、はんだ層２５端よりも外周側の部分１８（図３，４参照）において、ベース板１３の裏面には、積層基板１２をはんだ付けする前に予めスペーサー１５が設けられている。
次に、第３工程として、図８に示すように、実施の形態１と同様に、ベース板１３の裏面を冷却フィン１７側にして、ベース板１３を冷却フィン１７の表面に載せた後、ベース板１３の貫通孔１４および冷却フィン１７のねじ穴２０にねじ１６を順次挿入してねじ締めし、ベース板１３を冷却フィン１７の表面に固定する。このとき、ベース板１３の裏面のスペーサー１５が冷却フィン１７に接触するまで冷却フィン１７のねじ穴２０にねじ１６を挿入し、ベース板１３と冷却フィン１７との間にスペーサー１５を挟み込む。
この工程により、ベース板１３の裏面凸状湾曲部１３ａの頂点１３ｂが冷却フィン１７の表面に接触した状態となる。かつ、ベース板１３の、はんだ層２５端よりも外周側の部分１８において、ベース板１３と冷却フィン１７との間の所定距離がスペーサー１５により確保される。このため、ベース板１３の端部が冷却フィン１７側（矢印１９ａで示す方向）に引っ張られることが抑制され、絶縁基板２１の主面に平行な方向１９ｂに絶縁基板２１に引っ張り応力が生じることが抑制される。これによって、組立工程が完了する。
冷却フィン１７は、アルミニウム（Ａｌ）または銅（Ｃｕ）およびそれらを主成分とする合金などの良熱伝導体の材質で作られている。図示省略するが冷却フィン１７は、ベース部および放熱フィン部を有する。ベース部は、平板状をなしており、一方の面にベース板１３が取り付けられて固定され、他方の面に放熱フィン部を有する。ベース部は、ベース板１３上の半導体チップ１１で発生し、積層基板１２を介して伝わる熱を放熱フィン部へ伝導する。放熱フィン部は、ベース部の他方の面から櫛歯状に突出する複数の放熱フィンを有し、ベース部から伝導された熱を放熱フィンから放散する機能を有する。また、冷却フィン１７は、平板状の構造体内部に、冷媒が流れる流路を形成したものでも構わない。
次に、ベース板１３のスペーサー１５の形成方法について説明する。図９Ａ，１０Ａ，１１，１２は、図８のベース板のスペーサーの形成方法の一例を示す断面図である。図９Ｂは、図９Ａのスペーサーをベース板の裏面側から見たレイアウトを示す平面図である。図１０Ｂは、図１０Ａのスペーサーをベース板の裏面側から見たレイアウトを示す平面図である。図９Ｂ，１０Ｂには、ベース板１３の裏面側からベース板１３の１つの貫通孔１４付近を見た状態を示す。図９Ｂ，１０Ｂの左側から下側にわたる部分がベース板１３の外周であり、右上側がベース板１３の中央部側である。
図９Ａ，１０Ａに示すように、ベース板１３の、はんだ層２５端よりも外周側の部分１８の一部を、ベース板１３のおもて面から加圧（プレス）３１してベース板１３の裏面に押し出すことで、ベース板１３の裏面にスペーサー１５となる突起部３３，３５を形成してもよい。すなわち、スペーサー１５は、プレス加工によりベース板１３に一体的に成形（形成）されている。ベース板１３の、はんだ層２５端よりも外周側の部分１８において、ベース板１３の裏面に突起部３３，３５が形成されればよく、ベース板１３を加圧３１する箇所や範囲は種々変更可能である。
例えば、図９Ｂに示すように、貫通孔１４の一部を囲む円弧状の平面形状の突起部３３を形成してもよい。図９Ｂには、ベース板１３の貫通孔１４の半周を囲む半円の円弧状の平面形状の突起部３３を、貫通孔１４よりもベース板１３の外周側に配置した状態を示す。また、例えば、図１０Ｂに示すように、貫通孔１４の周囲の全周を囲む円形状の平面形状の突起部３５を形成してもよい。符号３２，３４は、ベース板１３の一部を加圧３１することにより、ベース板１３のおもて面に選択的に形成された溝である。
また、図１１に示すように、ベース板１３の、はんだ層２５端よりも外周側の部分１８において、ベース板１３の裏面に、例えば超音波ボンディングやレーザー溶接により、スペーサー１５となる金属片３６を接合してもよい。また、スペーサー１５となる金属片３６は、例えば、めっきで形成してもよいし、接着剤などの樹脂で形成してもよい。図１１には、ベース板１３の貫通孔１４の一部を囲む円弧状の平面形状の金属片３６を示すが、ベース板１３の、はんだ層２５端よりも外周側の部分１８においてベース板１３の裏面に金属片３６が接合されていればよく、例えばベース板１３の貫通孔１４の周囲を囲む円形状の平面形状の金属片を接合してもよい。
また、図１２に示す実施の形態２にかかる半導体モジュールは、樹脂ケース５の貫通孔５ａおよびベース板１３の貫通孔１４にリング状（円筒状）の固定部品（以下、固定リングとする）３７を圧入することにより、樹脂ケース５をベース板１３に固定する構成となっている。この固定リング３７の、ベース板１３の裏面から突出した部分３７ａをスペーサー１５としてもよい。この場合、固定リング３７の内部（空洞部）３８にねじ１６を挿入して、ベース板１３を冷却フィン１７に固定すればよい。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、積層基板をはんだ付けした部分に裏面凸状湾曲部を有するベース板の、はんだ層端よりも外周側の部分において、ベース板の裏面にスペーサーが設けられている。これにより、裏面を冷却フィン側にしてベース板を冷却フィンにねじ締めする際に、ベース板の裏面凸状湾曲部が冷却フィンに接触するとともに、ベース板の裏面凸状湾曲部以外の部分において、ベース板と冷却フィンとの間にスペーサーが挟み込まれる。このようにベース板が裏面凸状湾曲部で冷却フィンに接触することで、半導体チップからの熱を冷却フィンへ放熱することができるため、半導体チップの放熱性を確保することができる。また、ベース板の裏面凸状湾曲部以外の部分において、ベース板と冷却フィンとの間にスペーサーが挟み込まれることで、ベース板が貫通孔の近傍でが冷却フィンに接触するまでねじ締め（過度なねじ締め）を行っても、ベース板の端部が冷却フィン側に過度に押し込まれることがない。ベース板の変形（裏面凸状湾曲部の曲率が小さくなること）が抑制されるため、絶縁基板に生じる引っ張り応力が小さい。したがって、半導体チップの放熱性を確保した状態で、絶縁基板の割れを防止することができる。
（実施の形態３）
次に、実施の形態３にかかる半導体モジュールをパッケージに収容する際に用いるスペーサーの形成方法について説明する。図１３Ａは、実施の形態３にかかる半導体モジュールをパッケージに収容する際に用いるスペーサーの形成方法の一例を示す断面図である。図１３Ｂは、実施の形態３にかかる半導体モジュールの冷却フィンへの固定方法を模式的に示す断面図である。実施の形態３にかかる半導体モジュールが実施の形態２にかかる半導体モジュールと異なる点は、半導体モジュール自体にスペーサーを設けずに、パッケージ側に設けたスペーサー４１を用いて、ベース板１３と冷却フィン１７とをねじ締めする際に生じるベース板１３の変形を抑制する構成とした点である。
具体的には、実施の形態３においては、図１３Ａに示すように、冷却フィン１７の表面に、冷却フィン１７のねじ穴２０の周囲の少なくとも一部を囲むようにスペーサー４１が設けられている。ベース板１３を冷却フィン１７に固定するためのねじ締め時に、ベース板１３の、はんだ層２５端よりも外周側の部分１８においてベース板１３と冷却フィン１７との間にスペーサー４１が挟み込まれればよい。したがって、図１３Ｂに示すように、実施の形態３にかかる半導体モジュールの構造は、実施の形態１にかかる半導体モジュール（図３，４，５Ａ，５Ｂ参照）と同様である。実施の形態３にかかる半導体モジュールを収容したパッケージの構造は、実施の形態１にかかる半導体モジュールを収容したパッケージの構造と同様である（図１，２参照）。
冷却フィン１７の表面にスペーサー４１を形成する方法は、実施の形態２と同様に、プレス加工により冷却フィン１７の表面に成形（形成）した突起部をスペーサー４１としてもよいし、冷却フィン１７の表面に接合した金属片４２をスペーサー４１としてもよい。また、スペーサー４１は、例えば、めっきで形成してもよいし、接着剤などの樹脂で形成してもよい（不図示）。図１３Ａ，１３Ｂには、冷却フィン１７の表面に接合した金属片４２をスペーサー４１とした場合を示す。スペーサー４１は冷却フィン１７の表面からベース板１３側に所定高さで突出しており、その高さｈは実施の形態２と同様である。スペーサー４１の高さｈの算出方法は、実施の形態２と同様である。
次に、実施の形態３にかかる半導体モジュールを冷却フィン１７の表面に固定するための組立工程について、図３，４，１３Ｂを参照して説明する。まず、実施の形態１と同様に、第１工程として、積層基板１２のおもて面の導電性板２２に半導体チップ１１の裏面をはんだ付けする（図３，４参照）。次に、図１３Ｂに示すように、実施の形態１と同様に、第２工程として、ベース板１３のおもて面に、積層基板１２の裏面の導電性板２３をはんだ付けする。これにより、実施の形態１と同様に、ベース板１３に裏面凸状湾曲部１３ａが形成される。
次に、第３工程として、図１３Ｂに示すように、実施の形態１と同様に、ベース板１３の裏面を冷却フィン１７側にして、ベース板１３を冷却フィン１７の表面に載せた後、ベース板１３の貫通孔１４および冷却フィン１７のねじ穴２０にねじ１６を順次挿入してねじ締めし、ベース板１３を冷却フィン１７の表面に固定する。冷却フィン１７の表面には、ねじ締めによりベース板１３を固定する前に予めスペーサー４１が設けられている。このため、冷却フィン１７の表面のスペーサー４１がベース板１３に接触するまで冷却フィン１７のねじ穴２０にねじ１６を挿入し、ベース板１３と冷却フィン１７との間にスペーサー４１を挟み込むことで、実施の形態２と同様の効果が得られる。これによって、組立工程が完了する。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、パッケージ側にスペーサーを設けた場合においても、実施の形態２と同様の効果を得ることができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、ベース板の裏面、または冷却フィンのベース板接触面に放熱グリースを塗工しておき、ベース板と冷却フィンとの空隙部に放熱グリースを有してもよい。また、ｎ個の積層基板の列が、複数列あってもよい。また、上述した各実施の形態では、半導体チップとして、ＩＧＢＴチップおよびダイオードチップを積層基板のおもて面に実装した場合を例に説明しているが、これに限らず、積層基板のおもて面に様々な半導体チップを実装可能である。例えば、ＩＧＢＴチップに代えて、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の半導体チップを搭載してもよい。
以上のように、本発明にかかる半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法は、冷却フィンに固定するベース板を備えた半導体モジュールに有用であり、特にＩＧＢＴ等の縦型半導体素子の半導体チップを実装した半導体モジュールに適している。
１ 容器本体
２ 収容部
３ 蓋体
４ 外部接続用端子
５ 樹脂ケース
５ａ 樹脂ケースの貫通孔
６ 端子台
１１，１１ａ，１１ｂ 半導体チップ
１２ 積層基板
１３ ベース板
１３ａ ベース板の裏面凸状湾曲部
１３ｂ ベース板の裏面凸状湾曲部の頂点
１３ｃ ベース板のおもて面凸状湾曲部
１４ ベース板の貫通孔
１５，４１ スペーサー
１６ ねじ
１７ 冷却フィン
２０ 冷却フィンのねじ穴
１８ ベース板の、はんだ層端よりも外周側の部分
２１ 絶縁基板
２２，２３ 導電性板
２４，２５ はんだ層
３１ 加圧
３２，３４ 溝
３３，３５ 突起部
３６，４２ 金属片
３７ 固定リング
３７ａ 固定リングの、ベース板の裏面から突出した部分
３８ 固定リングの空洞部
ｈ スペーサーの高さ
ｌ ベース板の裏面凸状湾曲部の直径
Ｌ ベース板の、ｎ個の積層基板を挟んで隣り合う貫通孔の間隔
ｒ ベース板の裏面凸状湾曲部の半径
ｘ ベース板の裏面凸状湾曲部の高さ

Claims (19)

  1. 半導体チップを実装した積層基板と、
    おもて面に前記積層基板が接合され、裏面側に凸状に湾曲した湾曲部を有し、当該裏面に対向する冷却フィンに前記湾曲部の頂点で接触するベース板と、
    前記ベース板の、前記積層基板の接合箇所よりも外周側に設けられ、前記ベース板のおもて面から裏面に貫通し、前記ベース板を前記冷却フィンに固定するねじが挿入される複数の貫通孔と、
    を備えることを特徴とする半導体モジュール。
  2. 前記ベース板は、前記積層基板の接合箇所において裏面側に凸状に湾曲した前記湾曲部を有することを特徴とする請求項１に記載の半導体モジュール。
  3. ２つ以上の前記積層基板が前記ベース板に接合され、
    前記ベース板は、すべての前記積層基板の接合箇所にそれぞれ前記湾曲部を有することを特徴とする請求項１または２に記載の半導体モジュール。
  4. 前記湾曲部の曲率は、０．１×１０-3／ｍｍ以上０．４×１０-3／ｍｍ以下であることを特徴とする請求項１〜３のいずれか一つに記載の半導体モジュール。
  5. 前記ベース板は、矩形状の平面形状を有し、
    前記貫通孔は、前記ベース板の各頂点にそれぞれ配置されていることを特徴とする請求項１〜４のいずれか一つに記載の半導体モジュール。
  6. 前記積層基板の接合箇所よりも前記ベース板の外周側において、前記ベース板と前記冷却フィンとの間に挟まれて配置されるスペーサーをさらに備えることを特徴とする請求項１〜５のいずれか一つに記載の半導体モジュール。
  7. 前記スペーサーは、前記ベース板の面内で相対的に前記貫通孔の近い箇所に配置されることを特徴とする請求項６に記載の半導体モジュール。
  8. 前記スペーサーは、前記貫通孔の一部を囲む円弧状の平面形状を有することを特徴とする請求項６または７に記載の半導体モジュール。
  9. 前記スペーサーは、前記貫通孔の周囲を囲む円形状の平面形状を有することを特徴とする請求項６または７に記載の半導体モジュール。
  10. 前記スペーサーは、前記ベース板に一体的に成形され、前記ベース板の裏面から所定高さで突出していることを特徴とする請求項６〜９のいずれか一つに記載の半導体モジュール。
  11. 前記スペーサーは、前記冷却フィンに一体的に成形され、前記冷却フィンの、前記ベース板側の表面から所定高さで突出していることを特徴とする請求項６〜９のいずれか一つに記載の半導体モジュール。
  12. 前記スペーサーは、前記ベース板に接合され、前記ベース板の裏面から所定高さで突出していることを特徴とする請求項６〜９のいずれか一つに記載の半導体モジュール。
  13. 前記半導体チップを覆う樹脂ケースと、
    前記ベース板のおもて面側から前記貫通孔に圧入されて、内部に前記ねじが挿入される円筒状の固定部品と、
    をさらに備え、
    前記スペーサーは、前記固定部品の、前記ベース板の裏面から突出した部分であることを特徴とする請求項６〜９のいずれか一つに記載の半導体モジュール。
  14. 前記スペーサーの高さｈは、前記湾曲部の曲率を１／ｒとし、前記貫通孔の間隔をＬとし、前記積層基板の並び数をｎとしたときに、下記（１）式を満たすことを特徴とする請求項６〜１３のいずれか一つに記載の半導体モジュール。
    Figure 2018195717
  15. 前記スペーサーの高さは、１０μｍ以上１００μｍ以下であることを特徴とする請求項６〜１４のいずれか一つに記載の半導体モジュール。
  16. 前記スペーサーの高さは、２０μｍ以上５０μｍ以下であることを特徴とする請求項１５に記載の半導体モジュール。
  17. おもて面に半導体チップを実装した積層基板が接合されるベース板であって、
    裏面側に凸状に湾曲し、当該裏面に対向する冷却フィンに頂点で接触する湾曲部と、
    前記積層基板の接合箇所よりも外周側に設けられ、前記ベース板のおもて面から裏面へ貫通し、前記冷却フィンに固定するねじが挿入される複数の貫通孔と、
    前記積層基板の接合箇所よりも外周側において裏面から突出して設けられ、前記湾曲部が前記冷却フィンと接触した状態で、前記冷却フィンとの間に挟まれて配置されるスペーサーと、
    を備えることを特徴とする半導体モジュールのベース板。
  18. 積層基板のおもて面に半導体チップを実装する第１工程と、
    前記積層基板の裏面をベース板のおもて面に接合し、前記積層基板の接合箇所において裏面側に凸状に湾曲した湾曲部を有するベース板を形成する第２工程と、
    前記湾曲部の頂点を冷却フィンの表面に接触させた状態で、前記ベース板の、前記積層基板の接合箇所よりも外周側に設けられた貫通孔にねじを挿入し、当該ねじをさらに前記冷却フィンのねじ穴に噛み合わせて前記ベース板を前記冷却フィンに固定する第３工程と、
    を含み、
    前記第２工程では、前記積層基板の接合箇所よりも前記ベース板の外周側に、前記ベース板の裏面から所定高さで突出するスペーサーを予め設けた前記ベース板を用い、
    前記第３工程では、前記スペーサーが前記冷却フィンに接触するまで、前記ねじを前記冷却フィンのねじ穴に挿入することを特徴とする半導体装置の製造方法。
  19. 積層基板のおもて面に半導体チップを実装する第１工程と、
    前記積層基板の裏面をベース板のおもて面に接合し、前記積層基板の接合箇所において裏面側に凸状に湾曲した湾曲部を有するベース板を形成する第２工程と、
    前記湾曲部の頂点を冷却フィンの表面に接触させた状態で、前記ベース板の、前記積層基板の接合箇所よりも外周側に設けられた貫通孔にねじを挿入し、当該ねじをさらに前記冷却フィンのねじ穴に噛み合わせて前記ベース板を前記冷却フィンに固定する第３工程と、
    を含み、
    前記第３工程では、
    前記積層基板の接合箇所よりも前記冷却フィンの外周側に、前記冷却フィンのベース板側の表面から所定高さで突出するスペーサーを予め設けた前記冷却フィンを用い、
    前記スペーサーが前記ベース板に接触するまで、前記ねじを前記冷却フィンのねじ穴に挿入することを特徴とする半導体装置の製造方法。
JP2017098567A 2017-05-17 2017-05-17 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法 Withdrawn JP2018195717A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017098567A JP2018195717A (ja) 2017-05-17 2017-05-17 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
CN201810256401.1A CN108962834A (zh) 2017-05-17 2018-03-27 半导体模块、半导体模块的底板以及半导体装置的制造方法
US15/943,570 US10541219B2 (en) 2017-05-17 2018-04-02 Semiconductor module, base plate of semiconductor module, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098567A JP2018195717A (ja) 2017-05-17 2017-05-17 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018195717A true JP2018195717A (ja) 2018-12-06

Family

ID=64272451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098567A Withdrawn JP2018195717A (ja) 2017-05-17 2017-05-17 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10541219B2 (ja)
JP (1) JP2018195717A (ja)
CN (1) CN108962834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784176B1 (en) 2019-04-12 2020-09-22 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017003669B4 (de) * 2017-02-13 2022-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN115831890B (zh) * 2022-12-22 2023-12-22 黄山谷捷股份有限公司 一种igbt功率模块散热结构及其加工工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297990A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 半導体装置およびその固定構造ならびに半導体装置の固定方法
JP2006114641A (ja) * 2004-10-14 2006-04-27 Mitsubishi Electric Corp 半導体装置
JP2007012928A (ja) * 2005-06-30 2007-01-18 Allied Material Corp 放熱基板とそれを備えた半導体装置
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
JP2010062413A (ja) * 2008-09-05 2010-03-18 Panasonic Corp 放熱板
US20140124915A1 (en) * 2011-06-27 2014-05-08 Rohm Co., Ltd. Semiconductor module
JP2016058563A (ja) * 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172755A (en) * 1992-04-01 1992-12-22 Digital Equipment Corporation Arcuate profiled heatsink apparatus and method
US5394942A (en) * 1993-11-02 1995-03-07 Aqua Freed Of New York, Inc. Method for stimulation of liquid flow in a well
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
US6404634B1 (en) * 2000-12-06 2002-06-11 Hewlett-Packard Company Single piece heat sink for computer chip
JP2003086745A (ja) 2001-09-12 2003-03-20 Toshiba Corp 半導体装置
US6654250B1 (en) * 2002-09-25 2003-11-25 International Business Machines Corporation Low-stress compressive heatsink structure
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP4941724B2 (ja) * 2004-06-24 2012-05-30 株式会社安川電機 モータ制御装置
EP1936683A1 (en) * 2006-12-22 2008-06-25 ABB Technology AG Base plate for a heat sink and electronic device with a base plate
JP4685039B2 (ja) 2007-01-15 2011-05-18 三菱電機株式会社 電力半導体装置
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
US7888790B2 (en) * 2008-09-23 2011-02-15 Intel Corporation Bare die package with displacement constraint
EP2674971B1 (en) * 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and method for manufacturing semiconductor module using said heat dissipating plate
JP5693395B2 (ja) 2011-06-21 2015-04-01 三菱電機株式会社 半導体装置
DK2727143T3 (en) * 2011-06-30 2018-05-22 Vestas Wind Sys As REFRIGERATORS FOR REFRIGERATING POWER SEMICONDUCTORS
US10104812B2 (en) * 2011-09-01 2018-10-16 Infineon Technologies Ag Elastic mounting of power modules
JP5871076B2 (ja) * 2012-09-13 2016-03-01 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297990A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 半導体装置およびその固定構造ならびに半導体装置の固定方法
JP2006114641A (ja) * 2004-10-14 2006-04-27 Mitsubishi Electric Corp 半導体装置
JP2007012928A (ja) * 2005-06-30 2007-01-18 Allied Material Corp 放熱基板とそれを備えた半導体装置
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
US20080101032A1 (en) * 2006-10-26 2008-05-01 Roman Tschirbs Base Plate For A Power Semiconductor Module
JP2010062413A (ja) * 2008-09-05 2010-03-18 Panasonic Corp 放熱板
US20140124915A1 (en) * 2011-06-27 2014-05-08 Rohm Co., Ltd. Semiconductor module
JP2016058563A (ja) * 2014-09-10 2016-04-21 三菱電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784176B1 (en) 2019-04-12 2020-09-22 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20180337153A1 (en) 2018-11-22
US10541219B2 (en) 2020-01-21
CN108962834A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
JP5528900B2 (ja) 発光素子モジュール
JP6627988B2 (ja) 半導体パッケージ
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JP5306171B2 (ja) 半導体装置
JP2001156219A (ja) 半導体装置
JP2006344770A (ja) 半導体モジュールおよび半導体装置
JP2018195717A (ja) 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JP6150866B2 (ja) 電力半導体装置
JP2020038914A (ja) 半導体装置
JP5222838B2 (ja) 制御装置
JP6048238B2 (ja) 電子装置
JP2012064855A (ja) 半導体装置
JP7237647B2 (ja) 回路基板および電子装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP2006216641A (ja) 半導体モジュール
JP6834815B2 (ja) 半導体モジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2020061482A (ja) 放熱構造
JP2020087966A (ja) 半導体モジュールおよびそれを用いた半導体装置
JP4797492B2 (ja) 半導体装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP2016134586A (ja) パワー半導体モジュール
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
US8283775B2 (en) Wiring board, semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210419