JP6796666B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6796666B2 JP6796666B2 JP2019019702A JP2019019702A JP6796666B2 JP 6796666 B2 JP6796666 B2 JP 6796666B2 JP 2019019702 A JP2019019702 A JP 2019019702A JP 2019019702 A JP2019019702 A JP 2019019702A JP 6796666 B2 JP6796666 B2 JP 6796666B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- leads
- semiconductor device
- inward extending
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
B1 リードフレーム
L0 距離
L1 距離
1 リード
10 仮想中心
11 内方延出部
12 外方基部
13 実装面
14 段差
15 折り曲げ部
18 アイランドリード
19 吊りリード
2 半導体素子
20 中心
21 外縁
22 搭載面
23 電極
29 導通接合材
3 樹脂パッケージ
Claims (18)
- 搭載面およびこの搭載面に配置された複数の電極を有する半導体素子と、
上記半導体素子の上記複数の電極に接合された複数のリードと、
上記半導体素子と上記複数のリードの少なくとも一部ずつとを覆う樹脂パッケージと、を備える半導体装置であって、
上記各リードは、平面視において上記半導体素子の上記搭載面と重なるとともに上記搭載面に対向し、かつ上記半導体素子の上記複数の電極のいずれかに導通接合材によって接合される部分であって、上記搭載面の外縁から上記半導体素子の中心に向かって延びている内方延出部を有し、
上記複数のリードの上記内方延出部は、点対称形状であり、
上記複数の電極は、上記内方延出部の対称点について非対称に配置されていることを特徴とする、半導体装置。 - 上記複数のリードの上記内方延出部の対称点は、上記半導体素子の中心と一致している、請求項1に記載の半導体装置。
- 上記複数のリードは、点対称形状である、請求項1または2に記載の半導体装置。
- 上記複数のリードの対称点は、上記半導体素子の中心と一致している、請求項3に記載の半導体装置。
- 上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記半導体素子の中心までの距離の30%〜95%である、請求項1ないし4のいずれかに記載の半導体装置。
- 上記半導体素子の外縁から上記各リードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離の平均値の90%〜110%である、請求項5に記載の半導体装置。
- 上記内方延出部は、上記半導体素子の上記搭載面の外縁から上記半導体素子の中心に向かうほど、幅が小となっている、請求項1ないし6のいずれかに記載の半導体装置。
- 上記複数のリードの上記内方延出部の面積は、上記半導体素子の上記搭載面の面積の15%〜95%である、請求項1ないし7のいずれかに記載の半導体装置。
- 上記半導体素子の上記複数の電極は、上記半導体素子の中心について放射状に配置されている、請求項1ないし8のいずれかに記載の半導体装置。
- 上記内方延出部は、厚さ方向両側が上記樹脂パッケージに覆われている、請求項1ないし9のいずれかに記載の半導体装置。
- 上記複数のリードの上記内方延出部の先端に囲まれたアイランドリードを有する、請求項1ないし10のいずれかに記載の半導体装置。
- 上記樹脂パッケージは、平面視矩形状である、請求項1ないし11のいずれかに記載の半導体装置。
- 上記半導体素子は、平面視矩形状である、請求項12に記載の半導体装置。
- 上記各リードは、上記樹脂パッケージの外縁と上記半導体素子の外縁との間に位置する外方基部を有する、請求項1ないし13のいずれかに記載の半導体装置。
- 上記外方基部は、上記樹脂パッケージの外縁から上記半導体素子に向けて、上記樹脂パッケージの外縁に対して直角に延びる部分を有する、請求項14に記載の半導体装置。
- 上記外方基部は、上記樹脂パッケージから露出する実装面を有する、請求項14または15に記載の半導体装置。
- 上記各リードの上記外方基部と上記内方延出部とは、上記半導体素子側が面一であり、上記半導体素子とは反対側に段差が設けられていることにより、上記実装面が形成されている、請求項16に記載の半導体装置。
- 上記各リードは、厚さが一定であるとともに、上記内方延出部と上記実装面との間に折り曲げ部が形成されている、請求項16に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019019702A JP6796666B2 (ja) | 2019-02-06 | 2019-02-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019019702A JP6796666B2 (ja) | 2019-02-06 | 2019-02-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013204331A Division JP2015070161A (ja) | 2013-09-30 | 2013-09-30 | リードフレーム、半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019071488A JP2019071488A (ja) | 2019-05-09 |
JP6796666B2 true JP6796666B2 (ja) | 2020-12-09 |
Family
ID=66441294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019019702A Active JP6796666B2 (ja) | 2019-02-06 | 2019-02-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6796666B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7406973B2 (ja) * | 2019-12-11 | 2023-12-28 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5619052U (ja) * | 1979-07-20 | 1981-02-19 | ||
JPH0395661U (ja) * | 1990-01-12 | 1991-09-30 | ||
JPH05335474A (ja) * | 1992-06-03 | 1993-12-17 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置 |
JP3243116B2 (ja) * | 1994-05-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
JPH10107200A (ja) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | 半導体集積回路装置 |
JP2000208692A (ja) * | 1999-01-14 | 2000-07-28 | Sony Corp | リ―ドフレ―ム及び半導体装置 |
JP2003209213A (ja) * | 2002-01-17 | 2003-07-25 | Fuji Electric Co Ltd | リードフレームおよび半導体装置の製造方法 |
JP5001872B2 (ja) * | 2008-02-13 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2019
- 2019-02-06 JP JP2019019702A patent/JP6796666B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019071488A (ja) | 2019-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7441287B2 (ja) | 半導体装置 | |
US11183444B2 (en) | Packaging of a semiconductor device with a plurality of leads | |
JP2002110898A (ja) | 半導体装置 | |
JP6481527B2 (ja) | 半導体装置 | |
WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP6796666B2 (ja) | 半導体装置 | |
US20170194234A1 (en) | Semiconductor device | |
JP6899244B2 (ja) | 半導体装置 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP2022086687A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
WO2020090411A1 (ja) | 半導体装置 | |
JP5894502B2 (ja) | ワイヤボンディング構造および半導体装置 | |
JP2015070161A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
JP7158199B2 (ja) | 半導体装置 | |
JP6842236B2 (ja) | 磁気センサモジュール | |
JP6254807B2 (ja) | 半導体装置および電子機器 | |
US11842951B2 (en) | Semiconductor device for improving heat dissipation and mounting structure thereof | |
JP4086016B2 (ja) | 熱電モジュール搭載パッケージ | |
JP6697262B2 (ja) | 磁気センサモジュール | |
JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
JP2019134178A (ja) | 半導体装置 | |
JP2018182196A (ja) | 半導体装置 | |
JP2009043961A (ja) | 半導体装置 | |
JPH0982871A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200824 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200824 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200902 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6796666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |