JP6796666B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6796666B2
JP6796666B2 JP2019019702A JP2019019702A JP6796666B2 JP 6796666 B2 JP6796666 B2 JP 6796666B2 JP 2019019702 A JP2019019702 A JP 2019019702A JP 2019019702 A JP2019019702 A JP 2019019702A JP 6796666 B2 JP6796666 B2 JP 6796666B2
Authority
JP
Japan
Prior art keywords
semiconductor element
leads
semiconductor device
inward extending
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019019702A
Other languages
English (en)
Other versions
JP2019071488A (ja
Inventor
守 山上
守 山上
勇次郎 岡本
勇次郎 岡本
賢治 藤井
賢治 藤井
淳 平賀
淳 平賀
慎吾 橋口
慎吾 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019019702A priority Critical patent/JP6796666B2/ja
Publication of JP2019071488A publication Critical patent/JP2019071488A/ja
Application granted granted Critical
Publication of JP6796666B2 publication Critical patent/JP6796666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
複数のリードと半導体素子とが、いわゆるフリップチップの形態で接合された半導体装置が提案されている。特許文献1には、複数の電極が配置された搭載面を有する半導体素子と、複数のリードと、樹脂パッケージとを備える半導体装置が開示されている。上記複数の電極と上記複数のリードとは、平面視において互いに重なる位置関係とされており、バンプまたははんだなどによって導通接合されている。上記封止樹脂は、上記半導体素子の全体と、上記複数のリードの一部づつとを覆っている。上記複数のリードのうち上記樹脂パッケージから露出した部分は、上記半導体素子をたとえば回路基板などに実装するための実装面として用いられる。このような構成によれば、上記半導体素子の上記複数の電極と上記複数のリードとを、たとえばワイヤを介して導通させる構成に比べて低抵抗化を図ることが可能であり、比較的大電流が流れる半導体装置を構成するのに適している。
しかしながら、上記複数のリードの形状および配置は、上記半導体素子の上記電極の配置に合わせて設計されているのが実情である。このため、上記半導体素子としての機能が同一または類似であったり、取り扱われる電流の大きさがそれほど異ならない場合であっても、上記複数の電極の配置が異なると、上記複数のリードを作りなおす必要がある。これにより、上記半導体装置の製造工程を複雑化させ、上記半導体装置のコストが増大してしまうという問題があった。
特開2013−138261号公報
本発明は、上記した事情のもとで考え出されたものであって、より効率よく製造可能であり、コスト低減が可能なリードフレーム、半導体装置および半導体装置の製造方法を提供することをその課題とする。
本発明の第一の側面によって提供されるリードフレームは、半導体素子と導通するための複数のリードを備えるリードフレームであって、上記複数のリードは、上記半導体素子の中心と一致すべき仮想中心に向かって延びている内方延出部を有することを特徴としている。
本発明の好ましい実施の形態においては、上記内方延出部は、上記仮想中心に向かうほど、幅が小となっている。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部は、点対称形状である。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部の対称点は、上記半導体素子の中心と一致している。
本発明の第二の側面によって提供される半導体装置は、搭載面およびこの搭載面に配置された複数の電極を有する半導体素子と、上記半導体素子の上記複数の電極に接合された複数のリードと、上記半導体素子と上記複数のリードの少なくとも一部ずつとを覆う樹脂パッケージと、を備える半導体装置であって、上記各リードは、平面視において上記半導体素子の上記搭載面と重なり、かつ上記半導体素子の上記複数の電極のいずれかに接合される部分であって、上記搭載面の外縁から上記半導体素子の中心に向かって延びている内方延出部を有することを特徴としている。
本発明の好ましい実施の形態においては、上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記半導体素子の中心までの距離の30%〜95%である。
本発明の好ましい実施の形態においては、上記半導体素子の外縁から上記各リードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離の平均値の90%〜110%である。
本発明の好ましい実施の形態においては、上記内方延出部は、上記半導体素子の上記搭載面の外縁から上記半導体素子の中心に向かうほど、幅が小となっている。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部は、点対称形状である。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部の対称点は、上記半導体素子の中心と一致している。
本発明の好ましい実施の形態においては、上記複数のリードは、点対称形状である。
本発明の好ましい実施の形態においては、上記複数のリードの対称点は、上記半導体素子の中心と一致している。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部の面積は、上記半導体素子の上記搭載面の面積の15%〜95%である。
本発明の好ましい実施の形態においては、上記半導体素子の上記複数の電極は、上記半導体素子の中心について放射状に配置されている。
本発明の好ましい実施の形態においては、上記内方延出部は、厚さ方向両側が上記樹脂パッケージに覆われている。
本発明の好ましい実施の形態においては、上記複数のリードの上記内方延出部先端に囲まれたアイランドリードを有する。
本発明の好ましい実施の形態においては、上記樹脂パッケージは、平面視矩形状である。
本発明の好ましい実施の形態においては、上記半導体素子は、平面視矩形状である。
本発明の好ましい実施の形態においては、上記各リードは、上記樹脂パッケージの外縁と上記半導体素子の外縁との間に位置する外方基部を有する。
本発明の好ましい実施の形態においては、上記外方基部は、上記樹脂パッケージの外縁から上記半導体素子に向けて、上記樹脂パッケージの外縁に対して直角に延びる部分を有する。
本発明の好ましい実施の形態においては、上記外方基部は、上記樹脂パッケージから露出する実装面を有する。
本発明の好ましい実施の形態においては、上記各リードの上記外方基部と上記内方延出部とは、上記半導体素子側が面一であり、上記半導体素子とは反対側に段差が設けられていることにより、上記実装面が形成されている。
本発明の好ましい実施の形態においては、上記各リードは、厚さが一定であるとともに、上記内方延出部と上記実装面との間に折り曲げ部が形成されている。
本発明によって提供される半導体装置の製造方法は、複数の電極が形成された搭載面を各々が有し、上記複数の電極の配置が互いに異なる複数の半導体素子のいずれかを選択し、本発明の第一の側面によって提供されるリードフレームに選択された上記半導体素子の上記複数の電極を上記リードフレームの上記内方延出部に接合する工程を有することを特徴としている。
本発明によれば、上記半導体素子の中心に向かって延びている上記内方延出部を有することにより、上記半導体素子の複数の上記電極をいずれかの上記リードの上記内方延出部に導通接合させやすい。しかも、隣り合う上記内方延出部は、互いに絶縁されたものであり、電気的に異なる導通経路を構成するものである。このため、上記内方延出部の配置を考慮して複数の上記電極の配置がなされれば、複数の上記電極の配置が互いに異なる複数の上記半導体素子の任意のものを複数の上記リードに対していわゆるフリップチップの形態で接合することが可能である。したがって、上記半導体素子の機能を適切に発揮させることが可能であるとともに、上記半導体装置をより効率よく製造可能であり、コスト低減を図ることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第一実施形態に基づく半導体装置の一例を示す要部斜視図である。 図1の半導体装置を示す要部平面図である。 図2のIII−III線に沿う断面図である。 図2のIV−IV線に沿う断面図である。 図1の半導体装置の半導体素子を示す底面図である。 図1の半導体装置の製造方法を示す要部斜視図である。 本発明の第一実施形態に基づく半導体装置の他の例を示す要部斜視図である。 図7の半導体装置の半導体素子を示す底面図である。 本発明の第一実施形態に基づく半導体装置の他の例を示す要部斜視図である。 図9の半導体装置の半導体素子を示す底面図である。 本発明の第一実施形態に基づく半導体装置の他の例を示す要部斜視図である。 図11の半導体装置の半導体素子を示す底面図である。 本発明の第二実施形態に基づく半導体装置を示す要部底面図である。 本発明の第三実施形態に基づく半導体装置を示す要部底面図である。 図14のXV−XV線に沿う断面図である。 本発明の第四実施形態に基づく半導体装置を示す要部底面図である。 図16のXVII−XVII線に沿う断面図である。 本発明の第五実施形態に基づく半導体装置を示す要部底面図である。 図16のXIX−XIX線に沿う断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図4は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、複数のリード1、半導体素子2および樹脂パッケージ3を備えている。半導体装置A1は、たとえば定格電流が10A程度のDC/DCコンバータとして構成されるが、その種類や用途は特に限定されない。本実施形態においては、半導体装置A1は、全体が平面視(z方向視)において矩形状であり、特に正方形状である形態を例として説明する。
図1は、半導体装置A1を示す斜視図であり、理解の便宜上樹脂パッケージ3を想像線で示している。図2は、半導体装置A1の底面図であり、理解の便宜上樹脂パッケージ3を想像線で示している。図3は、図2のIII−III線に沿うzx平面における断面図であり、図4は、図2のIV−IV線に沿うzx平面における断面図である。
複数のリード1は、半導体素子2を支持するとともに、外部から半導体素子2へと至る導通経路を形成するためのものである。リード1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。本実施形態においては、半導体装置A1の四辺に沿って、各辺あたり5つずつのリード1が配置されており、合計20のリード1が設けられている。
各リード1は、内方延出部11、外方基部12および実装面13を有している。図2によく表れているように、内方延出部11は、半導体素子2の平面視における外縁21よりも内方に延びている部分である。内方延出部11は、半導体素子2の中心20に向かって延びている。また、内方延出部11は、半導体素子2の外縁21から中心20に向かうほど平面視における幅が徐々に小さくなっている。複数のリード1の内方延出部11のそれぞれが中心20に向かって延びていることにより、複数のリード1の内方延出部11は、中心20に向かって放射状に配置されている。さらに、本実施形態においては、複数のリード1の内方延出部11は、中心20を対称点として点対称の形状とされている。
外方基部12は、内方延出部11と樹脂パッケージ3のz方向視における外縁との間に位置する部分である。外方基部12は、内方延出部11に続いて放射状に延びる部分と、樹脂パッケージ3の外縁に対して直角に延びる部分とを有している。本実施形態においては、複数のリード1のうち放射状に延びる部分は、中心20に向かうほど平面視における幅が小とされている。また、複数のリード1のうち樹脂パッケージ3の外縁に対して直角に延びる部分は、平面視における幅が一定である。
図3によく表れているように、本実施形態においては、内方延出部11は、z方向(厚さ方向)における両側が、樹脂パッケージ3によって覆われている。また、外方基部12の大部分も、z方向における両側が、樹脂パッケージ3によって覆われている。ただし、リード1には、z方向において半導体素子2とは反対側に位置する段差14が形成されている。この段差14が形成されていることにより、リード1の一部は、図3の図中z方向下方に露出している。この露出している部分が、実装面13とされている。実装面13は、半導体装置A1をたとえば回路基板に実装する際に、たとえば、はんだが接合される部位として用いられる。なお、本実施形態とは異なり、リード1の全体がz方向下方に露出した構成であってもよい。
本実施形態においては、さらにアイランドリード18が設けられている。アイランドリード18は、複数のリード1の内方延出部11の先端によって囲まれた領域に配置されており、たとえば正方形状である。また、アイランドリード18は、平面視において半導体素子2の中心20と重なっており、さらには、その中心が中心20に一致している。アイランドリード18のz方向下方の面は、樹脂パッケージ3から露出している。アイランドリード18は、複数のリード1と絶縁されており、半導体素子2への導通経路を構成しないものであってもよい。あるいは、アイランドリード18は、たとえばグランド接続のために用いられてもよい。本実施形態においては、4つの吊りリード19が設けられている。4つの吊りリード19は、アイランドリード18の四隅に繋がっており、樹脂パッケージ3の四隅に至って延びている。4つの吊りリード19は、リードフレームの状態において、アイランドリード18を上述したフレームに対して支持するためのものである。
半導体素子2は、半導体装置A1の電気デバイスとしての機能を実現するための機能素子である。一般的に半導体素子2は、Siからなり、集積回路が作りこまれている。半導体素子2は、外縁21、搭載面22および複数の電極23を有している。本実施形態においては、半導体素子2は、矩形状であり、さらに正方形であるものを例として説明する。このため、外縁21は、平面視において正方形状である。搭載面22は、z方向下方を向いており、複数のリード1と正対している。
図5は、半導体素子2を示す底面図である。複数の電極23は、搭載面22に形成されている。電極23は、たとえばAuなどからなる。複数の電極23は、複数のリード1の内方延出部11と重なるように配置されており、本実施形態においては、複数の内方延出部11に沿うように中心20を中心として放射状に配置されている。複数の電極23と複数のリード1の内方延出部11とは、導通接合材29を介して導通接合されている。導通接合材29は、たとえばAuからなるバンプであるが、これに限定されるものではない。
また、本実施形態においては、半導体素子2の中心20を含む領域が、導通接合材29によってアイランドリード18に接合されている。半導体素子2のうちアイランドリード18に接合される領域は、Siからなる領域であってもよいし、伝熱を促進するため、あるいは導通接合材29による接合を確実化するために、金属層が設けられていてもよい。
樹脂パッケージ3は、半導体素子2を保護するとともに、複数のリード1の一部ずつを覆うものである。樹脂パッケージ3は、たとえば黒色のエポキシ樹脂からなる。
図2においては、半導体素子2の外縁21から中心20までの距離を距離L0、半導体素子2の外縁21からリード1の内方延出部11の先端までの距離を距離L1として記載している。なお、距離L0,L1は、便宜上、外縁21のうち対象とする内方延出部11の起点となっている部分に対して直角である方向における距離として定義される。本実施形態においては、すべてのリード1について、距離L1が距離L0の30〜95%であることが好ましい。また、各リード1の距離L1は、すべてのリード1の距離L1の平均値の90%〜110%に揃えられている。さらに、本実施形態においては、外縁21の四辺のうちのある辺を起点として中心20に向かって延びる5つのリード1の内方延出部11は、距離L1が同一とされている。また複数のリード1の内方延出部11の面積は、半導体素子2の搭載面22の面積の15%〜95%である。
次に、半導体装置A1の製造方法の一例について、図6を参照しつつ以下に説明する。
図6には、リードフレームB1が示されている。リードフレームB1は、少なくとも複数のリード1を有する金属部材である。リードフレームB1は、たとえば同図において想像線で示された複数のリード1の延長部分や、これらの延長部分が連結されたフレーム(図示略)を備える。また、本実施形態においては、リードフレームB1は、アイランドリード18をさらに備えている。リード1の形状やアイランドリード18を支持する便宜として、吊りリード19に代えて、たとえばSUSからなる支持プレートに複数のリード1やアイランドリード18を支持させた構成であってもよい。
図中の仮想中心10は、少なくとも半導体装置A1の完成後において半導体素子2の中心20と一致すべき点である。リードフレームB1の複数のリード1の内方延出部11は、いずれもが仮想中心10に向かって放射状に延びている。リードフレームB1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。
一方、半導体素子2は、半導体装置A1として求められる機能を果たしうる機能素子が選定される。さらに、リードフレームB1を用いた製造方法においては、複数の電極23の配置が互いに異なる複数の半導体素子2から、任意の半導体素子2を選択し、これをリードフレームB1に接合する。複数の電極23の配置が互いに異なる半導体素子2の例については、後述する。
この選択された半導体素子2をリードフレームB1に近接させ、半導体素子2の中心20をリードフレームB1の仮想中心10に一致させる。そして、上述した導通接合材29を用いて、半導体素子2の複数の電極23を複数のリード1の内方延出部11の適所に接合する。また、本実施形態においては、半導体素子2の一部領域を導通接合材29を介してアイランドリード18に接合する。この後は、たとえば金型を用いた樹脂パッケージ3の形成、リードフレームB1の適所の切断加工を経ることにより、図1〜図4に示された半導体装置A1が得られる。
図7〜図12は、同一のリードフレームB1と互いに異なる種類の半導体素子2とを用いて製造された半導体装置A1の変形例、およびそれぞれに用いられた半導体素子2を示している。
図7に示された変形例においては、半導体素子2の外縁21は、図5に示す例の半導体素子2の外縁21と同一であるものの、図8によく表れているように、複数の電極23の配置が明瞭に異なっている。複数の電極23の配置が異なっているものの、本変形例においても、複数の電極23の配置は、リードフレームB1の複数のリード1の内方延出部11の配置を念頭に設定されている。このため、本変形例の半導体素子2であっても、リードフレームB1に適切に導通接合することができる。
図9に示された変形例においては、複数の電極23のいずれか(図中においては2つの電極23)が、2つのリード1の内方延出部11に跨るサイズおよび配置とされている。1つの電極23が跨る2つのリード1は、この電極23によって互いに導通する。すなわち、これらの2つのリード1は、図1〜図4や図7および図8に示された例においては、互いに絶縁された別の端子として機能することが意図されている。これに対し、図9に示す例においては、これらの2つのリード1を電気的に同じ機能を果たすものとして扱うことが妥当であり、これを利用して、比較的大きいサイズの電極23を形成し、2つのリード1を跨ぐ配置としたものである。
図11に示された変形例においては、半導体素子2の外縁21が上述した例の半導体素子2の外縁21とはことなっており、x方向を長手方向とする長矩形状とされている。本実施形態のリードフレームB1は、図5、図8および図10に示す半導体素子2よりも外方にある外方基部12に、内方延出部11と繋がるように20を向く部分が形成されている。このため、図5、図8および図10に示す半導体素子2よりも大きなサイズである図12に示す半導体素子2を選択しても、図11に示すように、半導体素子2の複数の電極23のすべてを、複数のリード1の内方延出部11に導通接合することができる。
次に、リードフレームB1および半導体装置A1の作用について説明する。
本実施形態によれば、半導体素子2の中心20に向かって延びている内方延出部11を有することにより、半導体素子2の複数の電極23をいずれかのリード1の内方延出部11に導通接合させやすい。しかも、隣り合う内方延出部11は、互いに絶縁されたものであり、電気的に異なる導通経路を構成するものである。このため、内方延出部11の配置を考慮して複数の電極23の配置がなされれば、変形例を参照して説明したように、複数の電極23の配置が互いに異なる複数の半導体素子2の任意のものを複数のリード1に対していわゆるフリップチップの形態で接合することが可能である。したがって、半導体素子2の機能を適切に発揮させることが可能であるとともに、半導体装置A1をより効率よく製造可能であり、コスト低減を図ることができる。
距離L1が距離L0の30%〜95%であることにより、半導体素子2の搭載面22のより広い部分に電極23を配置可能である。これは、複数の電極23の配置の自由度を高めるのに資する。
各リード1の距離L1が、すべてのリード1の距離L1の平均値の90%〜110%であることにより、中心20を中心として、半導体素子2の搭載面22があらゆる方位において同程度にリード1の内方延出部11と重なることとなる。これは、複数の電極23をバランスよく配置するのに適している。
内方延出部11が、外縁21から中心20に向かうほど幅が小となっていることにより、内方延出部11の先端付近においても、隣り合う内方延出部11どうしの間隔が不当に狭くなることを回避することができる。たとえば、リード1をエッチングによって形成する場合、隣り合う内方延出部11どうしの間隔は、板厚の半分以上であることが好ましく、リード1を打ち抜きなどの手法によって形成する場合、上記間隔は50μm以上であることが好ましい。
複数のリード1の内方延出部11が、点対称形状であることにより、複数の電極23をよりバランスよく配置することができる。内方延出部11の対称点が、半導体素子2の中心20と一致していることにより、複数の23を半導体素子2の搭載面22のより広い領域に対応させて配置することができる。
複数のリード1の内方延出部11の面積が、半導体素子2の搭載面22の面積の15%〜95%であることにより、複数の電極23をさらにバランスよく配置することができる。
半導体素子2の複数の電極23が、半導体素子2の中心20について放射状に配置されていることにより、点対称とされた複数のリード1の内方延出部11に対応した配置を実現することができる。
図13〜図19は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図13は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、複数のリード1、半導体素子2および樹脂パッケージ3を備えている。半導体装置A2は、たとえば定格電流が10A程度のDC/DCコンバータとして構成されるが、その種類や用途は特に限定されない。本実施形態においては、半導体装置A2は、全体が平面視(z方向視)において矩形状であり、特にx方向を長手方向とする長矩形状である形態を例として説明する。図7は、半導体装置A2の底面図であり、理解の便宜上樹脂パッケージ3を想像線で示している。
複数のリード1は、半導体素子2を支持するとともに、外部から半導体素子2へと至る導通経路を形成するためのものである。リード1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。本実施形態においては、半導体装置A2の四辺のうち長辺について、各辺あたり7つずつのリード1が配置されており、短辺について各辺あたり5つずつのリード1が配置されており、合計24のリード1が設けられている。
各リード1は、内方延出部11、外方基部12および実装面13を有している。内方延出部11は、半導体素子2の平面視における外縁21よりも内方に延びている部分である。内方延出部11は、半導体素子2の中心20に向かって延びている。また、内方延出部11は、上述した長辺の中央に位置するものを除き、半導体素子2の外縁21から中心20に向かうほど平面視における幅が徐々に小さくなっている。一方、上述した長辺の中央に位置するリード1の内方延出部11は、幅が一定である。複数のリード1の内方延出部11のそれぞれが中心20に向かって延びていることにより、複数のリード1の内方延出部11は、中心20に向かって放射状に配置されている。さらに、本実施形態においては、複数のリード1の内方延出部11は、中心20を対称点として点対称の形状とされている。
外方基部12は、内方延出部11と樹脂パッケージ3のz方向視における外縁との間に位置する部分である。外方基部12は、内方延出部11に続いて放射状に延びる部分と、樹脂パッケージ3の外縁に対して直角に延びる部分とを有している。本実施形態においては、複数のリード1のうち放射状に延びる部分は、中心20に向かうほど平面視における幅が小とされている。また、複数のリード1のうち樹脂パッケージ3の外縁に対して直角に延びる部分は、平面視における幅が一定である。
図3に示した例と同様に、本実施形態においては、内方延出部11は、z方向(厚さ方向)における両側が、樹脂パッケージ3によって覆われている。また、外方基部12の大部分も、z方向における両側が、樹脂パッケージ3によって覆われている。ただし、リード1には、z方向において半導体素子2とは反対側に位置する段差14が形成されている。この段差14が形成されていることにより、リード1の一部は、図中z方向下方に露出している。この露出している部分が、実装面13とされている。実装面13は、半導体装置A2をたとえば回路基板に実装する際に、たとえば、はんだが接合される部位として用いられる。なお、本実施形態とは異なり、リード1の全体がz方向下方に露出した構成であってもよい。
本実施形態においては、さらにアイランドリード18が設けられている。アイランドリード18は、複数のリード1の内方延出部11の先端によって囲まれた領域に配置されており、たとえばx方向を長手方向とする長矩形状である。また、アイランドリード18は、平面視において半導体素子2の中心20と重なっており、さらには、その中心が中心20に一致している。アイランドリード18のz方向下方の面は、樹脂パッケージ3から露出している。アイランドリード18は、複数のリード1と絶縁されており、半導体素子2への導通経路を構成しないものであってもよい。あるいは、アイランドリード18は、たとえばグランド接続のために用いられてもよい。本実施形態においては、4つの吊りリード19が設けられている。4つの吊りリード19は、アイランドリード18の四隅に繋がっており、樹脂パッケージ3の四隅に至って延びている。4つの吊りリード19は、リードフレームの状態において、アイランドリード18を上述したフレームに対して支持するためのものである。
半導体素子2は、半導体装置A2の電気デバイスとしての機能を実現するための機能素子である。一般的に半導体素子2は、Siからなり、集積回路が作りこまれている。半導体素子2は、外縁21、搭載面22および複数の電極23を有している。本実施形態においては、半導体素子2は、矩形状であり、さらにx方向を長手方向とする長矩形状であるものを例として説明する。このため、外縁21は、平面視において長矩形状である。本実施形態においても、搭載面22は、z方向下方を向いており、複数のリード1と正対している。
複数の電極23は、搭載面22に形成されている。電極23は、たとえばAuなどからなる。複数の電極23は、複数のリード1の内方延出部11と重なるように配置されており、本実施形態においては、複数の内方延出部11に沿うように中心20を中心として放射状に配置されている。複数の電極23と複数のリード1の内方延出部11とは、導通接合材29を介して導通接合されている。導通接合材29は、たとえばAuからなるバンプであるが、これに限定されるものではない。
また、本実施形態においては、上述した実施形態と同様に、半導体素子2の中心20を含む領域が、導通接合材29によってアイランドリード18に接合されている。半導体素子2のうちアイランドリード18に接合される領域は、Siからなる領域であってもよいし、伝熱を促進するため、あるいは導通接合材29による接合を確実化するために、金属層が設けられていてもよい。
樹脂パッケージ3は、半導体素子2を保護するとともに、複数のリード1の一部ずつを覆うものである。樹脂パッケージ3は、たとえば黒色のエポキシ樹脂からなる。
図2において説明した距離L0,L1の関係は、本実施形態においても同様である。
このような実施形態によっても、半導体素子2の機能を適切に発揮させることが可能であるとともに、半導体装置A2をより効率よく製造可能であり、コスト低減を図ることができる。
図14および図15は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、複数のリード1、半導体素子2および樹脂パッケージ3を備えている。半導体装置A3は、たとえば定格電流が10A程度のDC/DCコンバータとして構成されるが、その種類や用途は特に限定されない。本実施形態においては、半導体装置A3は、全体が平面視(z方向視)において矩形状であり、特に正方形状である形態を例として説明する。
図14は、半導体装置A3の底面図であり、理解の便宜上樹脂パッケージ3を想像線で示している。図15は、図14のXV−XV線に沿うzx平面における断面図である。
複数のリード1は、半導体素子2を支持するとともに、外部から半導体素子2へと至る導通経路を形成するためのものである。リード1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。本実施形態においては、半導体装置A3の四辺に沿って、各辺あたり5つずつのリード1が配置されており、合計20のリード1が設けられている。
各リード1は、内方延出部11、外方基部12および実装面13を有している。内方延出部11は、半導体素子2の平面視における外縁21よりも内方に延びている部分である。内方延出部11は、半導体素子2の中心20に向かって延びている。また、内方延出部11は、半導体素子2の外縁21から中心20に向かうほど平面視における幅が徐々に小さくなっている。複数のリード1の内方延出部11のそれぞれが中心20に向かって延びていることにより、複数のリード1の内方延出部11は、中心20に向かって放射状に配置されている。さらに、本実施形態においては、複数のリード1の内方延出部11は、中心20を対称点として点対称の形状とされている。
外方基部12は、内方延出部11と樹脂パッケージ3のz方向視における外縁との間に位置する部分である。外方基部12は、内方延出部11に続いて放射状に延びる部分と、樹脂パッケージ3の外縁に対して直角に延びる部分とを有している。本実施形態においては、複数のリード1のうち放射状に延びる部分は、中心20に向かうほど平面視における幅が小とされている。また、複数のリード1のうち樹脂パッケージ3の外縁に対して直角に延びる部分は、平面視における幅が一定である。
図15によく表れているように、本実施形態においては、内方延出部11は、z方向(厚さ方向)における両側が、樹脂パッケージ3によって覆われている。また、外方基部12の大部分も、z方向における両側が、樹脂パッケージ3によって覆われている。ただし、リード1には、z方向において半導体素子2とは反対側に位置する段差14が形成されている。この段差14が形成されていることにより、リード1の一部は、図15の図中z方向下方に露出している。この露出している部分が、実装面13とされている。実装面13は、半導体装置A3をたとえば回路基板に実装する際に、たとえば、はんだが接合される部位として用いられる。なお、本実施形態とは異なり、リード1の全体がz方向下方に露出した構成であってもよい。
本実施形態においては、上述した実施形態におけるアイランドリード18は、備えられていない。
半導体素子2は、半導体装置A3の電気デバイスとしての機能を実現するための機能素子である。一般的に半導体素子2は、Siからなり、集積回路が作りこまれている。半導体素子2は、外縁21、搭載面22および複数の電極23を有している。本実施形態においては、半導体素子2は、矩形状であり、さらに正方形であるものを例として説明する。このため、外縁21は、平面視において正方形状である。搭載面22は、z方向下方を向いており、複数のリード1と正対している。
複数の電極23は、搭載面22に形成されている。電極23は、たとえばAuなどからなる。複数の電極23は、複数のリード1の内方延出部11と重なるように配置されており、本実施形態においては、複数の内方延出部11に沿うように中心20を中心として放射状に配置されている。複数の電極23と複数のリード1の内方延出部11とは、導通接合材29を介して導通接合されている。導通接合材29は、たとえばAuからなるバンプであるが、これに限定されるものではない。
樹脂パッケージ3は、半導体素子2を保護するとともに、複数のリード1の一部ずつを覆うものである。樹脂パッケージ3は、たとえば黒色のエポキシ樹脂からなる。
図14においては、図2と同様に、半導体素子2の外縁21から中心20までの距離を距離L0、半導体素子2の外縁21からリード1の内方延出部11の先端までの距離を距離L1として記載している。なお、距離L0,L1は、便宜上、外縁21のうち対象とする内方延出部11の起点となっている部分に対して直角である方向における距離として定義される。本実施形態においては、すべてのリード1について、距離L1が距離L0の30〜95%であることが好ましい。また、各リード1の距離L1は、すべてのリード1の距離L1の平均値の90%〜110%に揃えられている。さらに、本実施形態においては、外縁21の四辺のうちのある辺を起点として中心20に向かって延びる5つのリード1の内方延出部11は、距離L1が同一とされている。さらに、本実施形態においては、アイランドリード18を備えないことにより、内方延出部11が中心20により近い位置まで延びている。このため、距離L1の距離L0に対する割合は、上述した実施形態よりも相対的に大となる。また複数のリード1の内方延出部11の面積は、半導体素子2の搭載面22の面積の15%〜95%である。
このような実施形態によっても、半導体素子2の機能を適切に発揮させることが可能であるとともに、半導体装置A3をより効率よく製造可能であり、コスト低減を図ることができる。
図16および図17は、本発明の第四実施形態に基づく半導体装置を示している。本実施形態の半導体装置A4は、複数のリード1、半導体素子2および樹脂パッケージ3を備えている。半導体装置A4は、たとえば定格電流が10A程度のDC/DCコンバータとして構成されるが、その種類や用途は特に限定されない。本実施形態においては、半導体装置A4は、全体が平面視(z方向視)において矩形状であり、特に正方形状である形態を例として説明する。
図16は、半導体装置A4の底面図であり、理解の便宜上樹脂パッケージ3を想像線で示している。図17は、図16のXVII−XVII線に沿うzx平面における断面図である。
複数のリード1は、半導体素子2を支持するとともに、外部から半導体素子2へと至る導通経路を形成するためのものである。リード1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。本実施形態においては、半導体装置A4の四辺に沿って、各辺あたり5つずつのリード1が配置されており、合計20のリード1が設けられている。
各リード1は、内方延出部11、外方基部12および実装面13を有している。内方延出部11は、半導体素子2の平面視における外縁21よりも内方に延びている部分である。内方延出部11は、半導体素子2の中心20に向かって延びている。また、内方延出部11は、半導体素子2の外縁21から中心20に向かうほど平面視における幅が徐々に小さくなっている。複数のリード1の内方延出部11のそれぞれが中心20に向かって延びていることにより、複数のリード1の内方延出部11は、中心20に向かって放射状に配置されている。さらに、本実施形態においては、複数のリード1の内方延出部11は、中心20を対称点として点対称の形状とされている。
外方基部12は、内方延出部11と樹脂パッケージ3のz方向視における外縁との間に位置する部分である。外方基部12は、内方延出部11に続いて放射状に延びる部分と、樹脂パッケージ3の外縁に対して直角に延びる部分とを有している。本実施形態においては、複数のリード1のうち放射状に延びる部分は、中心20に向かうほど平面視における幅が小とされている。また、複数のリード1のうち樹脂パッケージ3の外縁に対して直角に延びる部分は、平面視における幅が一定である。
図17によく表れているように、本実施形態においては、内方延出部11は、z方向(厚さ方向)における両側が、樹脂パッケージ3によって覆われている。また、外方基部12の大部分も、z方向における両側が、樹脂パッケージ3によって覆われている。ただし、リード1は、全長にわたって厚さが一定であり、さらに折り曲げ部15が設けられている。この折り曲げ部15が形成されていることにより、外方基部12の外方部分が内方部分よりもz方向下方に位置しており、この下方に位置する部分が、樹脂パッケージ3から図中z方向下方に露出している。この露出している部分が、実装面13とされている。実装面13は、半導体装置A4をたとえば回路基板に実装する際に、たとえば、はんだが接合される部位として用いられる。なお、本実施形態とは異なり、リード1の全体がz方向下方に露出した構成であってもよい。
半導体素子2は、半導体装置A4の電気デバイスとしての機能を実現するための機能素子である。一般的に半導体素子2は、Siからなり、集積回路が作りこまれている。半導体素子2は、外縁21、搭載面22および複数の電極23を有している。本実施形態においては、半導体素子2は、矩形状であり、さらに正方形であるものを例として説明する。このため、外縁21は、平面視において正方形状である。搭載面22は、z方向下方を向いており、複数のリード1と正対している。
複数の電極23は、搭載面22に形成されている。電極23は、たとえばAuなどからなる。複数の電極23は、複数のリード1の内方延出部11と重なるように配置されており、本実施形態においては、複数の内方延出部11に沿うように中心20を中心として放射状に配置されている。複数の電極23と複数のリード1の内方延出部11とは、導通接合材29を介して導通接合されている。導通接合材29は、たとえばAuからなるバンプであるが、これに限定されるものではない。
樹脂パッケージ3は、半導体素子2を保護するとともに、複数のリード1の一部ずつを覆うものである。樹脂パッケージ3は、たとえば黒色のエポキシ樹脂からなる。
図2において説明した距離L0,L1の関係は、本実施形態においても同様であり、距離L1と距離L0との割合は、図14を参照して説明した半導体装置A3における割合に類似する。
このような実施形態によっても、半導体素子2の機能を適切に発揮させることが可能であるとともに、半導体装置A4をより効率よく製造可能であり、コスト低減を図ることができる。
図18および図19は、本発明の第五実施形態に基づく半導体装置を示している。本実施形態の半導体装置A5は、複数のリード1、半導体素子2および樹脂パッケージ3を備えている。半導体装置A5は、たとえば定格電流が10A程度のDC/DCコンバータとして構成されるが、その種類や用途は特に限定されない。本実施形態においては、半導体装置A5は、全体が平面視(z方向視)において矩形状であり、特に正方形状である形態を例として説明する。
図18は、半導体装置A5の底面図であり、理解の便宜上樹脂パッケージ3を想像線で示している。図19は、図18のXIX−XIX線に沿う平面における断面図である。
複数のリード1は、半導体素子2を支持するとともに、外部から半導体素子2へと至る導通経路を形成するためのものである。リード1の材質は特に限定されないが、たとえばCu系素材(Cu−Fe−Pなど)やFe系素材(Fe−42%Niなど)が挙げられる。本実施形態においては、半導体装置A5の四辺に沿って、各辺あたり5つずつのリード1が配置されており、合計20のリード1が設けられている。
各リード1は、内方延出部11、外方基部12および実装面13を有している。内方延出部11は、半導体素子2の平面視における外縁21よりも内方に延びている部分である。内方延出部11は、半導体素子2の中心20に向かって延びている。また、内方延出部11は、半導体素子2の外縁21から中心20に向かうほど平面視における幅が徐々に小さくなっている。複数のリード1の内方延出部11のそれぞれが中心20に向かって延びていることにより、複数のリード1の内方延出部11は、中心20に向かって放射状に配置されている。さらに、本実施形態においては、複数のリード1の内方延出部11は、中心20を対称点として点対称の形状とされている。なお、本実施形態のリード1は、上述した半導体装置A1〜A4におけるリード1と比べて、全体的に幅が狭い構成となっている。
外方基部12は、内方延出部11と樹脂パッケージ3のz方向視における外縁との間に位置する部分である。外方基部12は、内方延出部11に続いて放射状に延びる部分と、樹脂パッケージ3の外縁に対して直角に延びる部分とを有している。本実施形態においては、複数のリード1のうち放射状に延びる部分は、中心20に向かうほど平面視における幅が小とされている。また、複数のリード1のうち樹脂パッケージ3の外縁に対して直角に延びる部分は、平面視における幅が一定である。
本実施形態においては、内方延出部11は、z方向(厚さ方向)における両側が、樹脂パッケージ3によって覆われている。また、外方基部12の大部分も、z方向における両側が、樹脂パッケージ3によって覆われている。ただし、リード1には、z方向において半導体素子2とは反対側に位置する段差14が形成されている。この段差14が形成されていることにより、リード1の一部は、z方向下方に露出している。この露出している部分が、実装面13とされている。実装面13は、半導体装置A5をたとえば回路基板に実装する際に、たとえば、はんだが接合される部位として用いられる。なお、本実施形態とは異なり、リード1の全体がz方向下方に露出した構成であってもよい。
本実施形態においては、さらにアイランドリード18が設けられている。アイランドリード18は、複数のリード1の内方延出部11の先端によって囲まれた領域に配置されており、たとえば正方形状である。また、アイランドリード18は、平面視において半導体素子2の中心20と重なっており、さらには、その中心が中心20に一致している。アイランドリード18のz方向下方の面は、樹脂パッケージ3から露出している。アイランドリード18は、複数のリード1と絶縁されており、半導体素子2への導通経路を構成しないものであってもよい。あるいは、アイランドリード18は、たとえばグランド接続のために用いられてもよい。本実施形態においては、4つの吊りリード19が設けられている。4つの吊りリード19は、アイランドリード18の四隅に繋がっており、樹脂パッケージ3の四隅に至って延びている。4つの吊りリード19は、リードフレームの状態において、アイランドリード18を上述したフレームに対して支持するためのものである。
半導体素子2は、半導体装置A5の電気デバイスとしての機能を実現するための機能素子である。一般的に半導体素子2は、Siからなり、集積回路が作りこまれている。半導体素子2は、外縁21、搭載面22および複数の電極23を有している。本実施形態においては、半導体素子2は、矩形状であり、さらに正方形であるものを例として説明する。このため、外縁21は、平面視において正方形状である。搭載面22は、z方向下方を向いており、複数のリード1と正対している。
複数の電極23は、搭載面22に形成されている。電極23は、たとえばAuなどからなる。複数の電極23は、複数のリード1の内方延出部11と重なるように配置されており、本実施形態においては、複数の内方延出部11に沿うように中心20を中心として放射状に配置されている。複数の電極23と複数のリード1の内方延出部11とは、導通接合材29を介して導通接合されている。導通接合材29は、たとえばAuからなるバンプであるが、これに限定されるものではない。
また、本実施形態においては、半導体素子2の中心20を含む領域が、導通接合材29によってアイランドリード18に接合されている。半導体素子2のうちアイランドリード18に接合される領域は、Siからなる領域であってもよいし、伝熱を促進するため、あるいは導通接合材29による接合を確実化するために、金属層が設けられていてもよい。
樹脂パッケージ3は、半導体素子2を保護するとともに、複数のリード1の一部ずつを覆うものである。樹脂パッケージ3は、たとえば黒色のエポキシ樹脂からなる。
図2において説明した距離L0,L1の関係は、本実施形態においても同様である。
このような実施形態によっても、半導体素子2の機能を適切に発揮させることが可能であるとともに、半導体装置A5をより効率よく製造可能であり、コスト低減を図ることができる。
本発明に係るリードフレーム、半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本発明に係るリードフレーム、半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
A1〜A5 半導体装置
B1 リードフレーム
L0 距離
L1 距離
1 リード
10 仮想中心
11 内方延出部
12 外方基部
13 実装面
14 段差
15 折り曲げ部
18 アイランドリード
19 吊りリード
2 半導体素子
20 中心
21 外縁
22 搭載面
23 電極
29 導通接合材
3 樹脂パッケージ

Claims (18)

  1. 搭載面およびこの搭載面に配置された複数の電極を有する半導体素子と、
    上記半導体素子の上記複数の電極に接合された複数のリードと、
    上記半導体素子と上記複数のリードの少なくとも一部ずつとを覆う樹脂パッケージと、を備える半導体装置であって、
    上記各リードは、平面視において上記半導体素子の上記搭載面と重なるとともに上記搭載面に対向し、かつ上記半導体素子の上記複数の電極のいずれかに導通接合材によって接合される部分であって、上記搭載面の外縁から上記半導体素子の中心に向かって延びている内方延出部を有し、
    上記複数のリードの上記内方延出部は、点対称形状であり、
    上記複数の電極は、上記内方延出部の対称点について非対称に配置されていることを特徴とする、半導体装置。
  2. 上記複数のリードの上記内方延出部の対称点は、上記半導体素子の中心と一致している、請求項1に記載の半導体装置。
  3. 上記複数のリードは、点対称形状である、請求項1または2に記載の半導体装置。
  4. 上記複数のリードの対称点は、上記半導体素子の中心と一致している、請求項3に記載の半導体装置。
  5. 上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記半導体素子の中心までの距離の30%〜95%である、請求項1ないし4のいずれかに記載の半導体装置。
  6. 上記半導体素子の外縁から上記各リードの上記内方延出部の先端までの距離は、上記半導体素子の外縁から上記複数のリードの上記内方延出部の先端までの距離の平均値の90%〜110%である、請求項5に記載の半導体装置。
  7. 上記内方延出部は、上記半導体素子の上記搭載面の外縁から上記半導体素子の中心に向かうほど、幅が小となっている、請求項1ないし6のいずれかに記載の半導体装置。
  8. 上記複数のリードの上記内方延出部の面積は、上記半導体素子の上記搭載面の面積の15%〜95%である、請求項1ないし7のいずれかに記載の半導体装置。
  9. 上記半導体素子の上記複数の電極は、上記半導体素子の中心について放射状に配置されている、請求項1ないし8のいずれかに記載の半導体装置。
  10. 上記内方延出部は、厚さ方向両側が上記樹脂パッケージに覆われている、請求項1ないし9のいずれかに記載の半導体装置。
  11. 上記複数のリードの上記内方延出部の先端に囲まれたアイランドリードを有する、請求項1ないし10のいずれかに記載の半導体装置。
  12. 上記樹脂パッケージは、平面視矩形状である、請求項1ないし11のいずれかに記載の半導体装置。
  13. 上記半導体素子は、平面視矩形状である、請求項12に記載の半導体装置。
  14. 上記各リードは、上記樹脂パッケージの外縁と上記半導体素子の外縁との間に位置する外方基部を有する、請求項1ないし13のいずれかに記載の半導体装置。
  15. 上記外方基部は、上記樹脂パッケージの外縁から上記半導体素子に向けて、上記樹脂パッケージの外縁に対して直角に延びる部分を有する、請求項14に記載の半導体装置。
  16. 上記外方基部は、上記樹脂パッケージから露出する実装面を有する、請求項14または15に記載の半導体装置。
  17. 上記各リードの上記外方基部と上記内方延出部とは、上記半導体素子側が面一であり、上記半導体素子とは反対側に段差が設けられていることにより、上記実装面が形成されている、請求項16に記載の半導体装置。
  18. 上記各リードは、厚さが一定であるとともに、上記内方延出部と上記実装面との間に折り曲げ部が形成されている、請求項16に記載の半導体装置。
JP2019019702A 2019-02-06 2019-02-06 半導体装置 Active JP6796666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019019702A JP6796666B2 (ja) 2019-02-06 2019-02-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019019702A JP6796666B2 (ja) 2019-02-06 2019-02-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013204331A Division JP2015070161A (ja) 2013-09-30 2013-09-30 リードフレーム、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019071488A JP2019071488A (ja) 2019-05-09
JP6796666B2 true JP6796666B2 (ja) 2020-12-09

Family

ID=66441294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019019702A Active JP6796666B2 (ja) 2019-02-06 2019-02-06 半導体装置

Country Status (1)

Country Link
JP (1) JP6796666B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7406973B2 (ja) * 2019-12-11 2023-12-28 ローム株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619052U (ja) * 1979-07-20 1981-02-19
JPH0395661U (ja) * 1990-01-12 1991-09-30
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JPH10107200A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 半導体集積回路装置
JP2000208692A (ja) * 1999-01-14 2000-07-28 Sony Corp リ―ドフレ―ム及び半導体装置
JP2003209213A (ja) * 2002-01-17 2003-07-25 Fuji Electric Co Ltd リードフレームおよび半導体装置の製造方法
JP5001872B2 (ja) * 2008-02-13 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019071488A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
US11183444B2 (en) Packaging of a semiconductor device with a plurality of leads
JP2002110898A (ja) 半導体装置
JP6481527B2 (ja) 半導体装置
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP6796666B2 (ja) 半導体装置
US20170194234A1 (en) Semiconductor device
JP6899244B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
WO2020090411A1 (ja) 半導体装置
JP5894502B2 (ja) ワイヤボンディング構造および半導体装置
JP2015070161A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP7158199B2 (ja) 半導体装置
JP6842236B2 (ja) 磁気センサモジュール
JP6254807B2 (ja) 半導体装置および電子機器
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
JP6697262B2 (ja) 磁気センサモジュール
JP4608178B2 (ja) 電子デバイスおよび電子デバイス形成方法
JP2019134178A (ja) 半導体装置
JP2018182196A (ja) 半導体装置
JP2009043961A (ja) 半導体装置
JPH0982871A (ja) リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200824

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200902

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250