JP2019134178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019134178A
JP2019134178A JP2019071180A JP2019071180A JP2019134178A JP 2019134178 A JP2019134178 A JP 2019134178A JP 2019071180 A JP2019071180 A JP 2019071180A JP 2019071180 A JP2019071180 A JP 2019071180A JP 2019134178 A JP2019134178 A JP 2019134178A
Authority
JP
Japan
Prior art keywords
semiconductor device
functional surface
layer
surface side
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019071180A
Other languages
English (en)
Other versions
JP6710800B2 (ja
Inventor
賢治 藤井
Kenji Fujii
賢治 藤井
泰正 糟谷
Yasumasa Kasuya
泰正 糟谷
守 山上
Mamoru Yamagami
守 山上
木下　直樹
Naoki Kinoshita
直樹 木下
基治 芳我
Motoharu Haga
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2019134178A publication Critical patent/JP2019134178A/ja
Application granted granted Critical
Publication of JP6710800B2 publication Critical patent/JP6710800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 製造効率を高めるとともに、半導体素子と導通接続部材とをより確実に接合することが可能な半導体装置を提供すること。【解決手段】 機能回路が形成された機能面３１０および該機能面３１０とは反対側を向く裏面３２０を有する半導体素子３００と、半導体素子３００を支持し、且つ半導体素子３００に導通するリード１０１と、半導体素子３００とリード１０１の少なくとも一部とを覆う樹脂パッケージ４００と、を備える半導体装置Ａ２であって、半導体素子３００は、機能面３１０に形成された機能面側電極３３０を有しており、リード１０１は、機能面側電極３３０に向かって突出する導通支持部材側凸部１１１を有しており、機能面側電極３３０とリード１０１の導通支持部材側凸部１１１とは、固相接合によって接合されている。【選択図】図２０

Description

本発明は、半導体装置に関する。
半導体素子が内蔵された半導体装置においては、前記半導体素子への導通経路を構成し、かつ前記半導体素子を支持する導通支持部材が用いられる。特許文献１には、従来の半導体装置の一例が開示されている。この半導体装置においては、前記導通支持部材として金属からなるリードが用いられている。前記半導体素子と前記リードとを導通させる手段としては、Ａｕなどからなる複数のワイヤが用いられている。
前記半導体装置の製造工程においては、前記複数のワイヤをボンディングする工程を実行する。このボンディング工程は、前記複数のワイヤについて順次行われ、前記複数のワイヤに対して一括して実行できない。このため、前記半導体装置の製造効率向上が阻害される。また、前記ワイヤは、比較的細いため、前記半導体装置の製造工程や前記半導体装置の使用時において、意図せず切断したり剥離したりするおそれがある。また、アイランド等と称される放熱部材に前記半導体素子を接合する場合、接合材を介して前記半導体素子と前記放熱部材とが接合される。この接合の効率向上や、接合の確実化が望まれる。
特開２０１４−７３６３号公報
本発明は、上記した事情のもとで考え出されたものであって、製造効率を高めるとともに、前記半導体素子と前記導通接続部材とをより確実に接合することが可能な半導体装置を提供することをその課題とする。また、本発明は、製造効率を高めるとともに、前記半導体素子と前記放熱部材とをより確実に接合することが可能な半導体装置を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成され、且つ前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極を有しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されていることを特徴としている。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。
本発明の好ましい実施の形態においては、前記基材層は、Ａｌからなる。
本発明の好ましい実施の形態においては、前記機能面側凸部と前記基材層とは、平面視において互いに重ならない。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。
本発明の好ましい実施の形態においては、前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有し、前記機能面側凸部は、前記再配線層上に形成されている。
本発明の好ましい実施の形態においては、前記再配線層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、ＮｉよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、前記機能面側凸部に積層されたＮｉ層と、このＮｉ層上に積層されたＰｄ層を有する。
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。
本発明の好ましい実施の形態においては、前記パッシベーション膜は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。
本発明の好ましい実施の形態においては、前記機能面側電極は、複数の前記機能面側凸部を有する。
本発明の好ましい実施の形態においては、前記半導体素子に接合された放熱部材をさらに備えており、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている。
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している。
本発明の第２の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成された機能面側電極を有しており、前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されていることを特徴としている。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。
本発明の好ましい実施の形態においては、前記基材層は、Ａｌからなる。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。
本発明の好ましい実施の形態においては、前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有する。
本発明の好ましい実施の形態においては、前記再配線層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、前記機能面側に位置するＮｉ層と、このＮｉ層上に積層されたＰｄ層を有する。
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。
本発明の好ましい実施の形態においては、前記パッシベーション膜は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、貫通孔を有する。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている。
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。
本発明の好ましい実施の形態においては、前記機能面側電極は、複数の前記導通支持部材側凸部に接合されている。
本発明の好ましい実施の形態においては、前記半導体素子に接合された放熱部材をさらに備えており、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている。
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している。
本発明の第３の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子に接合された放熱部材と、前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されていることを特徴としている。
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記半導体素子は、前記機能面に形成された機能面側電極を有している。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面が向く方向に突出する機能面側凸部を具備しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されている。
本発明の好ましい実施の形態においては、前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されている。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。
本発明の好ましい実施の形態においては、前記基材層は、Ａｌからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。
本発明の好ましい実施の形態においては、前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有する。
本発明の好ましい実施の形態においては、前記再配線層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。
本発明の好ましい実施の形態においては、前記パッシベーション膜は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。
本発明の好ましい実施の形態においては、前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
半発明の第一実施形態に基づく半導体装置を示す平面図である。 図１の半導体装置を示す底面図である。 図１の半導体装置を示す正面図である。 図１の半導体装置を示す側面図である。 図１のＶ−Ｖ線に沿う断面図である。 図１の半導体装置を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 半発明の第二実施形態に基づく半導体装置を示す平面図である。 図１５の半導体装置を示す底面図である。 図１５の半導体装置を示す正面図である。 図１５の半導体装置を示す側面図である。 図１５のＸＩＸ−ＸＩＸ線に沿う断面図である。 図１５の半導体装置を示す要部拡大断面図である。 図１５の半導体装置の変形例を示す要部拡大断面図である。 図１５の半導体装置の他の変形例を示す要部拡大断面図である。 図１５の半導体装置の他の変形例を示す要部拡大断面図である。 図１５の半導体装置の他の変形例を示す要部拡大断面図である。 半発明の第三実施形態に基づく半導体装置を示す平面図である。 図２５の半導体装置を示す底面図である。 図２５の半導体装置を示す正面図である。 図２５の半導体装置を示す側面図である。 図２５のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。 図２５の半導体装置を示す要部拡大断面図である。 図２５の半導体装置の変形例を示す要部拡大断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図６は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、リード１０１〜１０７、半導体素子３００および封止樹脂４００を備えている。
図１は、半導体装置Ａ１を示す平面図である。図２は、半導体装置Ａ１を示す底面図である。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す側面図である。図５は、図１のＶ−Ｖ線に沿う断面図である。図６は、半導体装置Ａ１を示す要部拡大断面図である。
リード１０１〜１０７は、本発明で言う導通支持部材の一例である。リード１０１〜１０７は、半導体素子３００と半導体装置Ａ１外との導通経路を構成するとともに、半導体素子３００を支持している。リード１０１〜１０７は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。また、リード１０１〜１０７の表面に、Ｔｉ、Ａｇ、Ｐｄ、Ａｕなどのめっき層を設けてもよい。本実施形態においては、リード１０１〜１０７が、Ｃｕからなる場合を例に説明する。リード１０１〜１０７の厚さは特に限定されないが、たとえば５０μｍ〜５００μｍ、好ましくは１００μｍ〜１５０μｍである。
リード１０１〜１０７は、それぞれが、対向部１１０および端子部１２０を有している。対向部１１０は、平面視において半導体素子３００と重なっており、後述する半導体素子３００の機能面側電極３３０と対向する部分である。端子部１２０は、封止樹脂４００から露出しており、半導体装置Ａ１を回路基板などに実装するために用いられる。図３および図５に示すように、リード１０１〜１０７は、対向部１１０と端子部１２０との間に屈曲部を有している。また、リード１０１は、２つの端子部１２０を有している。
図５に示すように、対向部１１０は、接合面１１３および裏面１１４を有している。接合面１１３は、半導体素子３００の機能面側電極３３０に対面する面であり、機能面側電極３３０に接合されている。裏面１１４は、接合面１１３とは反対側を向く面である。図２および図６に示すように、対向部１１０の裏面１１４は、凹凸状とされている。この凹凸状部分の深さは、たとえば２０μｍ程度である。
本実施形態においては、図１に示すように、リード１０１、リード１０４およびリード１０６の端子部１２０が、図中左方に突出している。また、リード１０２、リード１０３、リード１０５およびリード１０７の端子部１２０が、図中右方に突出している。リード１０１の対向部１１０は、比較的大型である。リード１０２およびリード１０３の対向部１１０は、リード１０１の対向部１１０よりも小型であり、ｙ方向に並んでいる。リード１０１の対向部１１０とリード１０２およびリード１０３の対向部１１０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０は、比較的小型である。リード１０６およびリード１０７の対向部１１０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
半導体素子３００は、半導体装置Ａ１の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、ＬＳＩなど種々の素子を選択できる。図５に示すように、半導体素子３００は、機能面３１０および裏面３２０を有している。裏面３２０は、半導体素子３００の機能を実現する機能回路（図示略）が形成された面である。裏面３２０は、機能面３１０とは反対側を向く面である。半導体素子３００は、たとえばＳｉなどからなるウエハから製造される。
半導体素子３００は、複数の機能面側電極３３０、パッシベーション膜３４０および保護膜３５０を有している。
複数の機能面側電極３３０は、機能面３１０に形成されており、リード１０１〜１０７に各別に導通している。本実施形態においては、リード１０１〜リード１０７に対応して７つの機能面側電極３３０が形成されている。これらの機能面側電極３３０は、大きさや配置が異なるものの、基本的な構成は共通している。
本実施形態においては、図１に示すように、リード１０１の対向部１１０に対向する機能面側電極３３０は、比較的大型であり、ｙ方向を長手方向とする平面視永矩形状である。リード１０２およびリード１０３の対向部１１０と対向する２つの機能面側電極３３０は、平面視略正方形状であり、ｙ方向に並んでいる。リード１０１の対向部１１０に対向する機能面側電極３３０とリード１０２およびリード１０３の対向部１１０に対向する２つの機能面側電極３３０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０に対向する４つの機能面側電極３３０は、比較的小型であり、平面視略正方形状である。リード１０６およびリード１０７の対向部１１０に対向する２つの機能面側電極３３０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０に対向する２つの機能面側電極３３０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
図１、図５および図６に示すように、機能面側電極３３０は、基材層３３１、下地層３３２、再配線層３３３、機能面側凸部３３４および接合促進層３３５を有している。
基材層３３１は、機能面３１０に接しており、機能面３１０の前記機能回路の適所に直接導通する部分である。機能面３１０は、たとえばＡｌからなる。基材層３３１の厚さは、たとえば０．１μｍ〜１０μｍである。
ここで、パッシベーション膜３４０および保護膜３５０について説明する。パッシベーション膜３４０は、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止するためのものであり、たとえばＳｉＮなどの絶縁材料からなる。パッシベーション膜３４０の厚さは、たとえば２００ｎｍ〜３μｍである。保護膜３５０は、パッシベーション膜３４０上に積層されており、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止したり、再配線層３３３の形成を容易化するためのものである。保護膜３５０は、たとえばポリイミドなどの絶縁材料からなる。保護膜３５０の厚さは、たとえば５μｍ程度である。
パッシベーション膜３４０には、貫通孔３４１が形成されている。貫通孔３４１は、機能面側電極３３０の基材層３３１を露出させるために設けられている。本実施形態においては、パッシベーション膜３４０のうち貫通孔３４１の周辺部分が、基材層３３１の端縁を覆っている。保護膜３５０には、貫通孔３５１が形成されている。貫通孔３５１は、平面視において貫通孔３４１と一致しており、機能面側電極３３０の基材層３３１を露出させるために設けられている。
機能面側電極３３０の説明に戻る。下地層３３２は、再配線層３３３を形成するための下地をなす層である。下地層３３２は、平面視において、機能面側電極３３０の形状に一致する。すなわち、下地層３３２は、基材層３３１のうちパッシベーション膜３４０および保護膜３５０から露出した部分と、パッシベーション膜３４０の貫通孔３４１、保護膜３５０の貫通孔３５１および保護膜３５０の適所を覆っている。下地層３３２は、たとえばＴｉ、ＴｉＷおよびＴａなどからなる。下地層３３２の厚さは、１００ｎｍ程度である。
再配線層３３３は、機能面側電極３３０の主体をなす層であり、平面視において基材層３３１よりも大である。再配線層３３３の材質は特に限定されないが、本実施形態においては、Ｃｕからなる。再配線層３３３の厚さは、たとえば１０μｍ程度である。
機能面側凸部３３４は、再配線層３３３上に形成されており、機能面３１０が向く方向に突出している。機能面側凸部３３４の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Ｃｕである。また、機能面側凸部３３４の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部３３４の大きさは、直径が２５μｍ〜２００μｍ、高さが１０μｍ〜５００μｍである。平面視において、機能面側凸部３３４は、基材層３３１とは重なっておらず、基材層３３１を避けた位置に配置されている。また、機能面側凸部３３４は、平面視においてパッシベーション膜３４０および保護膜３５０と重なっている。
また、本実施形態においては、図１に示すように、リード１０１、リード１０２およびリード１０３の対向部１１０に対向する３つの機能面側電極３３０には、複数の機能面側凸部３３４が形成されている。リード１０１の対向部１１０に対向する機能面側凸部３３４には、４行２列の８個の機能面側凸部３３４が形成されている。リード１０２およびリード１０３の対向部１１０に対向する機能面側電極３３０には、２行２列の４個の機能面側凸部３３４が形成されている。リード１０４〜１０７の対向部１１０に対向する機能面側電極３３０には、１つずつの機能面側凸部３３４が形成されている。
接合促進層３３５は、機能面側電極３３０の最表層を構成しており、本実施形態においては、機能面側凸部３３４および再配線層３３３を覆っている。接合促進層３３５は、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合を強化するためのものである。接合促進層３３５は、ＮｉおよびＰｄの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部３３４および再配線層３３３を直接覆うＮｉ層と、このＮｉ層上に積層されたＰｄ層からなる。接合促進層３３５の厚さは、たとえば１００ｎｍ〜１０μｍ程度である。また、接合促進層３３５の材質としては、上記以外にＣｕ、Ａｌ、Ｔｉ、Ａｕなどを適宜採用できる。
機能面側電極３３０とリード１０１〜１０７の対向部１１０とは、固相接合によって接合されている。より具体的には、機能面側凸部３３４の頂面と対向部１１０の接合面１１３とが固相接合されている。なお、本実施形態においては、機能面側凸部３３４と対向部１１０の接合面１１３との間に接合促進層３３５が介在する構成となっている。なお、機能面側電極３３０に接合促進層３３５を形成することに加えて、あるいはこれに代えて、対向部１１０の接合面１１３に接合促進層を形成してもよい。
封止樹脂４００は、半導体素子３００の全体と、リード１０１〜１０７のうち端子部１２０を除く部分とを覆っている。封止樹脂４００は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、４００は、機能面側凸部３３４を避けた領域において、対向部１１０の接合面１１３と機能面側電極３３０の接合促進層３３５との間にも充填されている。
次に、半導体装置Ａ１の製造方法の一例について、以下に説明する。
まず、図７に示すように、半導体素子３００に基材層３３１を形成する。基材層３３１は、半導体素子３００の機能面３１０に形成された機能回路（図示略）の適所に導通する。基材層３３１は、たとえばＡｌを用いためっきによってパターン形成する。基材層３３１の厚さは、たとえば０．１μｍ〜１０μｍである。
次いで、図８に示すように、パッシベーション膜３４０および保護膜３５０を形成する。パッシベーション膜３４０および保護膜３５０の形成は、たとえばＳｉＮ膜およびポリイミド膜を機能面３１０全面に形成する。前記ＳｉＮ膜の厚さは、たとえば２００ｎｍ〜３μｍである。また、前記ポリイミド膜の厚さは、たとえば５μｍ程度である。そして、エッチングなどのパターニングにより、前記ＳｉＮ膜および前記ポリイミド膜に基材層３３１を露出させる貫通孔３４１および貫通孔３５１を形成する。これにより、パッシベーション膜３４０および保護膜３５０が得られる。
次いで、図９に示すように、下地層３３２を形成する。具体的には、基材層３３１のうちパッシベーション膜３４０および保護膜３５０から露出する部分と、貫通孔３４１および貫通孔３５１と、保護膜３５０とを覆うように、厚さが１００ｎｍ程度のＴｉ、ＴｉＷおよびＴａなどからなる膜を形成する。製膜方法は特に限定されないが、ＣＶＤやスパッタなどを用いることができる。なお、下地層３３２の形状、大きさおよび配置は、形成すべき機能面側電極３３０の形状、大きさおよび配置に対応させる。
次いで、図１０に示すように、再配線層３３３を形成する。再配線層３３３の形成は、たとえば下地層３３２を利用した電解メッキによって行う。再配線層３３３は、たとえばＣｕからなり、その厚さが１０μｍ程度である。再配線層３３３の形状、大きさおよび配置は、下地層３３２と略一致する。
次いで、図１１に示すように、機能面側凸部３３４を形成する。機能面側凸部３３４の形成は、たとえばメッキやスパッタリングとパターニングとを組み合わせることによって行う。たとえば、機能面側凸部３３４の平面視形状に一致する開口を有するマスクを用意し、このマスクを用いてメッキやスパッタリングによってＣｕを付着させる。または、メッキやスパッタリングによって形成したＣｕ膜に対して、エッチング処理などを施すことにより、機能面側凸部３３４を形成する。
次いで、図１２に示すように、接合促進層３３５を形成する。接合促進層３３５の形成は、再配線層３３３および機能面側凸部３３４を覆うように、たとえばめっきによってＮｉ層およびＰｄ層を順次形成することによって行う。接合促進層３３５の厚さは、たとえば１００ｎｍ〜１０μｍである。
次いで、図１３に示すように、リード１０１〜１０７の対向部１１０の接合面１１３と半導体素子３００の複数の機能面側電極３３０とを接合する。この接合においては、たとえば、半導体素子３００をテーブル８０１に固定し、リード１０１〜１０７の対向部１１０の裏面１１４に治具８０２を押し付ける。治具８０２の図中下面には複数の突起が形成されている。治具８０２からリード１０１〜１０７に所定の押圧力を加えた状態で、治具８０２をｘｙ平面内において振動させる。この振動は、たとえば超音波と比べて低周波数であり、たとえば１００Ｈｚ以下、具体的には５０Ｈｚ〜６０Ｈｚである。これにより、図１４に示すように、接合促進層３３５を挟んで機能面側凸部３３４と対向部１１０とが固相接合される。また、対向部１１０の裏面１１４は、治具８０２が押し付けられた痕跡として、凹凸状の形状とされる。
この後は、封止樹脂４００を形成するなどの工程を経ることにより、半導体装置Ａ１が得られる。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、機能面側凸部３３４とリード１０１〜１０７の対向部１１０とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部３３４とリード１０１〜１０７の対向部１１０との固相接合を一括して実施することができる。これにより、半導体装置Ａ１の製造効率を向上させることが可能である。また、機能面側凸部３３４とリード１０１〜１０７の対向部１１０との接合強度を高めることができる。
機能面側凸部３３４を設けることにより、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子３００が意図せず損傷することなどを防止することができる。また、機能面側凸部３３４を設けることにより、半導体素子３００の機能面３１０とリード１０１〜１０７の対向部１１０の接合面１１３との間に、封止樹脂４００を確実に充填することが可能である。これにより、半導体装置Ａ１において絶縁されるべき箇所をより確実に絶縁することができる。
機能面側凸部３３４が基材層３３１と平面視において重ならないことにより、半導体素子３００の主体をなすＳｉに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部３３４を平面視においてパッシベーション膜３４０および保護膜３５０と重ならせることにより、固相接合時の力をパッシベーション膜３４０およびお保護膜３５０によって吸収することができる。
接合促進層３３５を設けることにより、機能面側凸部３３４と対向部１１０との固相接合をより確実に行うことができる。
図１５〜図３１は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１５〜図２０は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、リード１０１〜１０７、半導体素子３００および封止樹脂４００を備えている。
図１５は、半導体装置Ａ２を示す平面図である。図１６は、半導体装置Ａ２を示す底面図である。図１７は、半導体装置Ａ２を示す正面図である。図１８は、半導体装置Ａ２を示す側面図である。図１９は、図１５のＸＩＸ−ＸＩＸ線に沿う断面図である。図２０は、半導体装置Ａ２を示す要部拡大断面図である。
リード１０１〜１０７は、本発明で言う導通支持部材の一例である。リード１０１〜１０７は、半導体素子３００と半導体装置Ａ２外との導通経路を構成するとともに、半導体素子３００を支持している。リード１０１〜１０７は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。また、リード１０１〜１０７の表面に、Ｔｉ、Ａｇ、Ｐｄ、Ａｕなどのめっき層を設けてもよい。本実施形態においては、リード１０１〜１０７が、Ｃｕからなる場合を例に説明する。リード１０１〜１０７の厚さは特に限定されないが、たとえば５０μｍ〜５００μｍ、好ましくは１００μｍ〜１５０μｍである。
リード１０１〜１０７は、それぞれが、対向部１１０および端子部１２０を有している。対向部１１０は、平面視において半導体素子３００と重なっており、後述する半導体素子３００の機能面側電極３３０と対向する部分である。端子部１２０は、封止樹脂４００から露出しており、半導体装置Ａ２を回路基板などに実装するために用いられる。図１７および図１９に示すように、リード１０１〜１０７は、対向部１１０と端子部１２０との間に屈曲部を有している。また、リード１０１は、２つの端子部１２０を有している。
図１９に示すように、対向部１１０は、接合面１１３および裏面１１４を有している。接合面１１３は、半導体素子３００の機能面側電極３３０に対面する面である。本実施形態においては、対向部１１０の接合面１１３に導通支持部材側凸部１１１が形成されている。導通支持部材側凸部１１１は、接合面１１３から機能面側電極３３０に向かって突出している。導通支持部材側凸部１１１の形状は特に限定されないが、本実施形態においては、導通支持部材側凸部１１１は、円柱形状とされている。導通支持部材側凸部１１１の大きさは、直径がたとえば直径が２５μｍ〜２００μｍ、高さが１０μｍ〜５００μｍである。このような導通支持部材側凸部１１１は、たとえばエッチングによって形成することができる。裏面１１４は、接合面１１３とは反対側を向く面である。図１６および図２０に示すように、対向部１１０の裏面１１４は、凹凸状とされている。この凹凸状部分の深さは、たとえば２０μｍ程度である。
本実施形態においては、図１５に示すように、リード１０１、リード１０４およびリード１０６の端子部１２０が、図中左方に突出している。また、リード１０２、リード１０３、リード１０５およびリード１０７の端子部１２０が、図中右方に突出している。リード１０１の対向部１１０は、比較的大型である。リード１０２およびリード１０３の対向部１１０は、リード１０１の対向部１１０よりも小型であり、ｙ方向に並んでいる。リード１０１の対向部１１０とリード１０２およびリード１０３の対向部１１０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０は、比較的小型である。リード１０６およびリード１０７の対向部１１０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
半導体素子３００は、半導体装置Ａ２の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、ＬＳＩなど種々の素子を選択できる。図１９に示すように、半導体素子３００は、機能面３１０および裏面３２０を有している。裏面３２０は、半導体素子３００の機能を実現する機能回路（図示略）が形成された面である。裏面３２０は、機能面３１０とは反対側を向く面である。半導体素子３００は、たとえばＳｉなどからなるウエハから製造される。
半導体素子３００は、複数の機能面側電極３３０、パッシベーション膜３４０および保護膜３５０を有している。
複数の機能面側電極３３０は、機能面３１０に形成されており、リード１０１〜１０７に各別に導通している。本実施形態においては、リード１０１〜リード１０７に対応して７つの機能面側電極３３０が形成されている。これらの機能面側電極３３０は、大きさや配置が異なるものの、基本的な構成は共通している。
本実施形態においては、図１５に示すように、リード１０１の対向部１１０に対向する機能面側電極３３０は、比較的大型であり、ｙ方向を長手方向とする平面視永矩形状である。リード１０２およびリード１０３の対向部１１０と対向する２つの機能面側電極３３０は、平面視略正方形状であり、ｙ方向に並んでいる。リード１０１の対向部１１０に対向する機能面側電極３３０とリード１０２およびリード１０３の対向部１１０に対向する２つの機能面側電極３３０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０に対向する４つの機能面側電極３３０は、比較的小型であり、平面視略正方形状である。リード１０６およびリード１０７の対向部１１０に対向する２つの機能面側電極３３０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０に対向する２つの機能面側電極３３０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
図１５、図１９および図２０に示すように、機能面側電極３３０は、基材層３３１、下地層３３２、再配線層３３３および接合促進層３３５を有している。
基材層３３１は、機能面３１０に接しており、機能面３１０の前記機能回路の適所に直接導通する部分である。機能面３１０は、たとえばＡｌからなる。基材層３３１の厚さは、たとえば０．１μｍ〜１０μｍである。
ここで、パッシベーション膜３４０および保護膜３５０について説明する。パッシベーション膜３４０は、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止するためのものであり、たとえばＳｉＮなどの絶縁材料からなる。パッシベーション膜３４０の厚さは、たとえば２００ｎｍ〜３μｍである。保護膜３５０は、パッシベーション膜３４０上に積層されており、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止したり、再配線層３３３の形成を容易化するためのものである。保護膜３５０は、たとえばポリイミドなどの絶縁材料からなる。保護膜３５０の厚さは、たとえば５μｍ程度である。
パッシベーション膜３４０には、貫通孔３４１が形成されている。貫通孔３４１は、機能面側電極３３０の基材層３３１を露出させるために設けられている。本実施形態においては、パッシベーション膜３４０のうち貫通孔３４１の周辺部分が、基材層３３１の端縁を覆っている。保護膜３５０には、貫通孔３５１が形成されている。貫通孔３５１は、平面視において貫通孔３４１と一致しており、機能面側電極３３０の基材層３３１を露出させるために設けられている。
機能面側電極３３０の説明に戻る。下地層３３２は、再配線層３３３を形成するための下地をなす層である。下地層３３２は、平面視において、機能面側電極３３０の形状に一致する。すなわち、下地層３３２は、基材層３３１のうちパッシベーション膜３４０および保護膜３５０から露出した部分と、パッシベーション膜３４０の貫通孔３４１、保護膜３５０の貫通孔３５１および保護膜３５０の適所を覆っている。下地層３３２は、たとえばＴｉ、ＴｉＷおよびＴａなどからなる。下地層３３２の厚さは、１００ｎｍ程度である。
再配線層３３３は、機能面側電極３３０の主体をなす層であり、平面視において基材層３３１よりも大である。再配線層３３３の材質は特に限定されないが、本実施形態においては、Ｃｕからなる。再配線層３３３の厚さは、たとえば１０μｍ程度である。
なお、平面視において、導通支持部材側凸部１１１は、基材層３３１とは重なっておらず、基材層３３１を避けた位置に配置されている。また、導通支持部材側凸部１１１は、平面視においてパッシベーション膜３４０および保護膜３５０と重なっている。
また、本実施形態においては、図１５に示すように、リード１０１、リード１０２およびリード１０３の対向部１１０には、複数の導通支持部材側凸部１１１が形成されている。リード１０１の対向部１１０には、４行２列の８個の導通支持部材側凸部１１１が形成されている。リード１０２およびリード１０３の対向部１１０には、２行２列の４個の導通支持部材側凸部１１１が形成されている。リード１０４〜１０７の対向部１１０には、１つずつの導通支持部材側凸部１１１が形成されている。
接合促進層３３５は、機能面側電極３３０の最表層を構成しており、本実施形態においては、再配線層３３３を覆っている。接合促進層３３５は、機能面側電極３３０とリード１０１〜１０７の対向部１１０の導通支持部材側凸部１１１との接合を強化するためのものである。接合促進層３３５は、ＮｉおよびＰｄの少なくともいずれかを含んでおり、本実施形態においては、再配線層３３３を直接覆うＮｉ層と、このＮｉ層上に積層されたＰｄ層からなる。接合促進層３３５の厚さは、たとえば１００ｎｍ〜１０μｍ程度である。また、接合促進層３３５の材質としては、上記以外にＣｕ、Ａｌ、Ｔｉ、Ａｕなどを適宜採用できる。
機能面側電極３３０とリード１０１〜１０７の対向部１１０とは、固相接合によって接合されている。より具体的には、機能面側電極３３０の再配線層３３３と対向部１１０の導通支持部材側凸部１１１とが固相接合されている。なお、本実施形態においては、再配線層３３３と対向部１１０の導通支持部材側凸部１１１との間に接合促進層３３５が介在する構成となっている。なお、機能面側電極３３０に接合促進層３３５を形成することに加えて、あるいはこれに代えて、対向部１１０の導通支持部材側凸部１１１に接合促進層を形成してもよい。
封止樹脂４００は、半導体素子３００の全体と、リード１０１〜１０７のうち端子部１２０を除く部分とを覆っている。封止樹脂４００は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、４００は、導通支持部材側凸部１１１を避けた領域において、対向部１１０の接合面１１３と機能面側電極３３０の接合促進層３３５との間にも充填されている。
本実施形態によれば、機能面側電極３３０とリード１０１〜１０７の対向部１１０の導通支持部材側凸部１１１とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側電極３３０とリード１０１〜１０７の対向部１１０の導通支持部材側凸部１１１との固相接合を一括して実施することができる。これにより、半導体装置Ａ２の製造効率を向上させることが可能である。また、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合強度を高めることができる。
導通支持部材側凸部１１１を設けることにより、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子３００が意図せず損傷することなどを防止することができる。また、導通支持部材側凸部１１１を設けることにより、半導体素子３００の機能面３１０とリード１０１〜１０７の対向部１１０の接合面１１３との間に、封止樹脂４００を確実に充填することが可能である。これにより、半導体装置Ａ２において絶縁されるべき箇所をより確実に絶縁することができる。
導通支持部材側凸部１１１が基材層３３１と平面視において重ならないことにより、半導体素子３００の主体をなすＳｉに固相接合時の力が過大に負荷されることを回避することができる。また、導通支持部材側凸部１１１を平面視においてパッシベーション膜３４０および保護膜３５０と重ならせることにより、固相接合時の力をパッシベーション膜３４０および保護膜３５０によって吸収することができる。
接合促進層３３５を設けることにより、機能面側凸部３３４と対向部１１０との固相接合をより確実に行うことができる。
図２１〜図２４は、半導体装置Ａ２の複数の変形例を示している。
図２１に示す変形例においては、導通支持部材側凸部１１１に貫通孔１１２が形成されている。貫通孔１１２は、導通支持部材側凸部１１１をｚ方向に貫通している。これにより、導通支持部材側凸部１１１のうち機能面側電極３３０に接合される部分は、円環状となっている。
このような変形例によっても、半導体装置Ａ２の製造効率の向上と接合の確実化とを図ることができる。また、貫通孔１１２を設けることにより、導通支持部材側凸部１１１と機能面側電極３３０との接触面積がさらに縮小される。これにより、固相接合時に、半導体素子３００に負荷される力をより小さくすることができる。
図２２および図２３に示す変形例においては、対向部１１０の一部が折り曲げられることによって導通支持部材側凸部１１１が形成されている。図２２に示す変形例においては、対向部１１０の一部がコの字状に折り返されていることにより、導通支持部材側凸部１１１が形成されている。図２３に示す変形例においては、対向部１１０の一部がクランク状に折り曲げられることにより、導通支持部材側凸部１１１が形成されている。
このような変形例によっても、半導体装置Ａ２の製造効率の向上と接合の確実化とを図ることができる。
図２４に示す変形例においては、半導体素子３００の機能面側電極３３０の再配線層３３３が形成されていない。また、対向部１１０の導通支持部材側凸部１１１が、平面視において基材層３３１と重なる位置に配置されている。
このような変形例によっても、半導体装置Ａ２の製造効率の向上と接合の確実化とを図ることができる。
図２５〜図３０は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、リード１０１〜１０７、放熱部材２００、半導体素子３００および封止樹脂４００を備えている。
図２５は、半導体装置Ａ３を示す平面図である。図２６は、半導体装置Ａ３を示す底面図である。図２７は、半導体装置Ａ３を示す正面図である。図２８は、半導体装置Ａ３を示す側面図である。図２９は、図２５のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。図３０は、半導体装置Ａ３を示す要部拡大断面図である。
リード１０１〜１０７は、本発明で言う導通支持部材の一例である。リード１０１〜１０７は、半導体素子３００と半導体装置Ａ３外との導通経路を構成するとともに、半導体素子３００を支持している。リード１０１〜１０７は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。また、リード１０１〜１０７の表面に、Ｔｉ、Ａｇ、Ｐｄ、Ａｕなどのめっき層を設けてもよい。本実施形態においては、リード１０１〜１０７が、Ｃｕからなる場合を例に説明する。リード１０１〜１０７の厚さは特に限定されないが、たとえば５０μｍ〜５００μｍ、好ましくは１００μｍ〜１５０μｍである。
リード１０１〜１０７は、それぞれが、対向部１１０および端子部１２０を有している。対向部１１０は、平面視において半導体素子３００と重なっており、後述する半導体素子３００の機能面側電極３３０と対向する部分である。端子部１２０は、封止樹脂４００から露出しており、半導体装置Ａ３を回路基板などに実装するために用いられる。図２７および図２９に示すように、リード１０１〜１０７は、対向部１１０と端子部１２０との間に屈曲部を有している。また、リード１０１は、２つの端子部１２０を有している。
図２９に示すように、対向部１１０は、接合面１１３および裏面１１４を有している。接合面１１３は、半導体素子３００の機能面側電極３３０に対面する面であり、機能面側電極３３０に接合されている。裏面１１４は、接合面１１３とは反対側を向く面である。図２６および図３０に示すように、対向部１１０の裏面１１４は、凹凸状とされている。この凹凸状部分の深さは、たとえば２０μｍ程度である。
本実施形態においては、図２５に示すように、リード１０１、リード１０４およびリード１０６の端子部１２０が、図中左方に突出している。また、リード１０２、リード１０３、リード１０５およびリード１０７の端子部１２０が、図中右方に突出している。リード１０１の対向部１１０は、比較的大型である。リード１０２およびリード１０３の対向部１１０は、リード１０１の対向部１１０よりも小型であり、ｙ方向に並んでいる。リード１０１の対向部１１０とリード１０２およびリード１０３の対向部１１０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０は、比較的小型である。リード１０６およびリード１０７の対向部１１０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
放熱部材２００は、半導体素子３００に接合されており、半導体素子３００からの放熱を促進するためのものである。放熱部材２００は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。また、放熱部材２００の表面に、Ｔｉ、Ａｇ、Ｐｄ、Ａｕなどのめっき層を設けてもよい。放熱部材２００の厚さは特に限定されないが、たとえば５０μｍ〜５００μｍ、好ましくは１００μｍ〜１５０μｍである。本実施形態においては、放熱部材２００が、Ｃｕからなり、リード１０１〜リード１０７とともに形成されている場合を例に説明する。この場合、半導体装置Ａ３の製造工程においては、同一の板状部材から、リード１０１〜リード１０７と放熱部材２００とを形成する。また、半導体素子３００を挟んでリード１０１〜リード１０７と放熱部材２００とが対向する配置を実現するには、放熱部材２００に対してリード１０１〜リード１０７をｙ軸に延びる回転軸廻りに１８０°回転させる手法を採用しうる。
図２９および図３０に示すように、放熱部材２００は、接合面２１０および裏面２２０を有している。接合面２１０は、半導体素子３００に対して接合されている。裏面２２０は、接合面２１０とは反対側を向く面である。本実施形態においては、裏面２２０は、封止樹脂４００から露出している。また、図２５および図３０に示すように、裏面２２０は、凹凸状とされている。この凹凸状部分の深さは、たとえば２０μｍ程度である。
半導体素子３００は、半導体装置Ａ３の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、ＬＳＩなど種々の素子を選択できる。図２９に示すように、半導体素子３００は、機能面３１０および裏面３２０を有している。裏面３２０は、半導体素子３００の機能を実現する機能回路（図示略）が形成された面である。裏面３２０は、機能面３１０とは反対側を向く面である。半導体素子３００は、たとえばＳｉなどからなるウエハから製造される。
半導体素子３００は、複数の機能面側電極３３０、パッシベーション膜３４０、保護膜３５０、裏面金属層３６０および接合促進層３６１を有している。
複数の機能面側電極３３０は、機能面３１０に形成されており、リード１０１〜１０７に各別に導通している。本実施形態においては、リード１０１〜リード１０７に対応して７つの機能面側電極３３０が形成されている。これらの機能面側電極３３０は、大きさや配置が異なるものの、基本的な構成は共通している。
本実施形態においては、図２５に示すように、リード１０１の対向部１１０に対向する機能面側電極３３０は、比較的大型であり、ｙ方向を長手方向とする平面視永矩形状である。リード１０２およびリード１０３の対向部１１０と対向する２つの機能面側電極３３０は、平面視略正方形状であり、ｙ方向に並んでいる。リード１０１の対向部１１０に対向する機能面側電極３３０とリード１０２およびリード１０３の対向部１１０に対向する２つの機能面側電極３３０とは、ｘ方向に並んでいる。リード１０４、リード１０５、リード１０６およびリード１０７の対向部１１０に対向する４つの機能面側電極３３０は、比較的小型であり、平面視略正方形状である。リード１０６およびリード１０７の対向部１１０に対向する２つの機能面側電極３３０がｘ方向中央寄りにおいてｘ方向に並んで配置されている。リード１０４およびリード１０５の対向部１１０に対向する２つの機能面側電極３３０は、リード１０６およびリード１０７の対向部１１０を挟んでｘ方向両側に配置されている。
図２５、図２９および図３０に示すように、機能面側電極３３０は、基材層３３１、下地層３３２、再配線層３３３、機能面側凸部３３４および接合促進層３３５を有している。
基材層３３１は、機能面３１０に接しており、機能面３１０の前記機能回路の適所に直接導通する部分である。機能面３１０は、たとえばＡｌからなる。基材層３３１の厚さは、たとえば０．１μｍ〜１０μｍである。
ここで、パッシベーション膜３４０および保護膜３５０について説明する。パッシベーション膜３４０は、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止するためのものであり、たとえばＳｉＮなどの絶縁材料からなる。パッシベーション膜３４０の厚さは、たとえば２００ｎｍ〜３μｍである。保護膜３５０は、パッシベーション膜３４０上に積層されており、半導体素子３００の主体であるＳｉに過度な力が負荷されることを防止したり、再配線層３３３の形成を容易化するためのものである。保護膜３５０は、たとえばポリイミドなどの絶縁材料からなる。保護膜３５０の厚さは、たとえば５μｍ程度である。
パッシベーション膜３４０には、貫通孔３４１が形成されている。貫通孔３４１は、機能面側電極３３０の基材層３３１を露出させるために設けられている。本実施形態においては、パッシベーション膜３４０のうち貫通孔３４１の周辺部分が、基材層３３１の端縁を覆っている。保護膜３５０には、貫通孔３５１が形成されている。貫通孔３５１は、平面視において貫通孔３４１と一致しており、機能面側電極３３０の基材層３３１を露出させるために設けられている。
機能面側電極３３０の説明に戻る。下地層３３２は、再配線層３３３を形成するための下地をなす層である。下地層３３２は、平面視において、機能面側電極３３０の形状に一致する。すなわち、下地層３３２は、基材層３３１のうちパッシベーション膜３４０および保護膜３５０から露出した部分と、パッシベーション膜３４０の貫通孔３４１、保護膜３５０の貫通孔３５１および保護膜３５０の適所を覆っている。下地層３３２は、たとえばＴｉ、ＴｉＷおよびＴａなどからなる。下地層３３２の厚さは、１００ｎｍ程度である。
再配線層３３３は、機能面側電極３３０の主体をなす層であり、平面視において基材層３３１よりも大である。再配線層３３３の材質は特に限定されないが、本実施形態においては、Ｃｕからなる。再配線層３３３の厚さは、たとえば１０μｍ程度である。
機能面側凸部３３４は、再配線層３３３上に形成されており、機能面３１０が向く方向に突出している。機能面側凸部３３４の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Ｃｕである。また、機能面側凸部３３４の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部３３４の大きさは、直径が２５μｍ〜２００μｍ、高さが１０μｍ〜５００μｍである。平面視において、機能面側凸部３３４は、基材層３３１とは重なっておらず、基材層３３１を避けた位置に配置されている。また、機能面側凸部３３４は、平面視においてパッシベーション膜３４０および保護膜３５０と重なっている。
また、本実施形態においては、図２５に示すように、リード１０１、リード１０２およびリード１０３の対向部１１０に対向する３つの機能面側電極３３０には、複数の機能面側凸部３３４が形成されている。リード１０１の対向部１１０に対向する機能面側凸部３３４には、４行２列の８個の機能面側凸部３３４が形成されている。リード１０２およびリード１０３の対向部１１０に対向する機能面側電極３３０には、２行２列の４個の機能面側凸部３３４が形成されている。リード１０４〜１０７の対向部１１０に対向する機能面側電極３３０には、１つずつの機能面側凸部３３４が形成されている。
接合促進層３３５は、機能面側電極３３０の最表層を構成しており、本実施形態においては、機能面側凸部３３４および再配線層３３３を覆っている。接合促進層３３５は、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合を強化するためのものである。接合促進層３３５は、ＮｉおよびＰｄの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部３３４および再配線層３３３を直接覆うＮｉ層と、このＮｉ層上に積層されたＰｄ層からなる。接合促進層３３５の厚さは、たとえば１００ｎｍ〜１０μｍ程度である。また、接合促進層３３５の材質としては、上記以外にＣｕ、Ａｌ、Ｔｉ、Ａｕなどを適宜採用できる。
機能面側電極３３０とリード１０１〜１０７の対向部１１０とは、固相接合によって接合されている。より具体的には、機能面側凸部３３４の頂面と対向部１１０の接合面１１３とが固相接合されている。なお、本実施形態においては、機能面側凸部３３４と対向部１１０の接合面１１３との間に接合促進層３３５が介在する構成となっている。なお、機能面側電極３３０に接合促進層３３５を形成することに加えて、あるいはこれに代えて、対向部１１０の接合面１１３に接合促進層を形成してもよい。
裏面金属層３６０は、裏面３２０に形成されており、本実施形態においては、裏面３２０の全面を覆っている。裏面金属層３６０は、金属からなり、Ｃｕ、Ａｌ、Ｔｉ，Ａｕなどからなる。裏面金属層３６０の厚さは、たとえば０．１μｍ〜１０μｍである。
接合促進層３６１は、裏面金属層３６０上に積層されている。接合促進層３６１は、ＮｉおよびＰｄの少なくともいずれかを含んでおり、本実施形態においては、裏面３２０を直接覆うＮｉ層と、このＮｉ層上に積層されたＰｄ層からなる。接合促進層３６１の厚さは、たとえば１００ｎｍ〜１０μｍ程度である。また、接合促進層３６１の材質としては、上記以外にＣｕ、Ａｌ、Ｔｉ、Ａｕなどを適宜採用できる。
裏面金属層３６０と放熱部材２００の接合面２１０とは、固相接合によって接合されている。本実施形態においては、裏面金属層３６０と接合面２１０との間に接合促進層３６１が介在する格好となっている。放熱部材２００の裏面２２０が上述した凹凸状である理由は、裏面金属層３６０と放熱部材２００とを固相接合する際に治具が押し付けられた痕跡である。
封止樹脂４００は、半導体素子３００の全体と、リード１０１〜１０７のうち端子部１２０を除く部分とを覆っている。封止樹脂４００は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、４００は、機能面側凸部３３４を避けた領域において、対向部１１０の接合面１１３と機能面側電極３３０の接合促進層３３５との間にも充填されている。
本実施形態によれば、放熱部材２００と半導体素子３００の裏面３２０とが固相接合されている。これにより、たとえば接合材を介在させて接合する場合と比べて、放熱部材２００と半導体素子３００の裏面３２０の接合の効率化を図ることができる。また、固相接合することにより、半導体素子３００から放熱部材２００への伝熱効率を高めることが可能であり、半導体素子３００からの放熱を促進することができる。
機能面側凸部３３４とリード１０１〜１０７の対向部１１０とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部３３４とリード１０１〜１０７の対向部１１０との固相接合を一括して実施することができる。これにより、半導体装置Ａ３の製造効率を向上させることが可能である。また、機能面側凸部３３４とリード１０１〜１０７の対向部１１０との接合強度を高めることができる。
機能面側凸部３３４を設けることにより、機能面側電極３３０とリード１０１〜１０７の対向部１１０との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子３００が意図せず損傷することなどを防止することができる。また、機能面側凸部３３４を設けることにより、半導体素子３００の機能面３１０とリード１０１〜１０７の対向部１１０の接合面１１３との間に、封止樹脂４００を確実に充填することが可能である。これにより、半導体装置Ａ３において絶縁されるべき箇所をより確実に絶縁することができる。
機能面側凸部３３４が基材層３３１と平面視において重ならないことにより、半導体素子３００の主体をなすＳｉに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部３３４を平面視においてパッシベーション膜３４０および保護膜３５０と重ならせることにより、固相接合時の力をパッシベーション膜３４０およびお保護膜３５０によって吸収することができる。
接合促進層３３５を設けることにより、機能面側凸部３３４と対向部１１０との固相接合をより確実に行うことができる。
図３１は、半導体装置Ａ３の変形例を示している。本変形例においては、上述した機能面側凸部３３４に代えて、半導体装置Ａ２で説明した導通支持部材側凸部１１１が対向部１１０に形成されている。このような変形例によっても、放熱部材２００と半導体素子３００の裏面３２０の接合の効率化を図ることができる。また、半導体素子３００からの放熱を促進することができる。また、半導体装置Ａ３は、機能面側凸部３３４と導通支持部材側凸部１１１とを併せ持つ構成であってもよい。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本発明の構成およびそのバリエーションを以下に付記として列挙する。
〔付記１Ａ〕
機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記機能面に形成された機能面側電極を有しており、
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されていることを特徴とする、半導体装置。
〔付記２Ａ〕
前記機能面側電極は、前記機能面に接する基材層を有する、付記１Ａに記載の半導体装置。
〔付記３Ａ〕
前記基材層は、Ａｌからなる、付記２Ａに記載の半導体装置。
〔付記４Ａ〕
前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない、付記２Ａまたは３Ａに記載の半導体装置。
〔付記５Ａ〕
前記機能面側電極は、前記基材層上に積層された下地層を有する、付記２Ａないし４Ａのいずれかに記載の半導体装置。
〔付記６Ａ〕
前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる、付記５Ａに記載の半導体装置。
〔付記７Ａ〕
前記機能面側電極は、前記下地層上に積層された再配線層を有する、付記５Ａまたは６Ａに記載の半導体装置。
〔付記８Ａ〕
前記再配線層は、Ｃｕからなる、付記７Ａに記載の半導体装置。
〔付記９Ａ〕
前記再配線層は、平面視において前記基材層よりも大である、付記７Ａまたは８Ａに記載の半導体装置。
〔付記１０Ａ〕
前記機能面側電極は、最表層に位置する接合促進層を有する、付記７Ａないし９Ａのいずれかに記載の半導体装置。
〔付記１１Ａ〕
前記機能面側電極の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記１０Ａに記載の半導体装置。
〔付記１２Ａ〕
前記機能面側電極の前記接合促進層は、前記機能面側に位置するＮｉ層と、このＮｉ層上に積層されたＰｄ層を有する、付記１１Ａに記載の半導体装置。
〔付記１３Ａ〕
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、付記７Ａないし１２Ａのいずれかに記載の半導体装置。
〔付記１４Ａ〕
前記パッシベーション膜は、ＳｉＮからなる、付記１３Ａに記載の半導体装置。
〔付記１５Ａ〕
前記再配線層は、平面視において前記パッシベーション膜と重なる、付記１３Ａまたは１４Ａに記載の半導体装置。
〔付記１６Ａ〕
前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる、付記１３Ａないし１５Ａのいずれかに記載の半導体装置。
〔付記１７Ａ〕
前記パッシベーション膜上に積層された保護膜を備える、付記１３Ａないし１６Ａのいずれかに記載の半導体装置。
〔付記１８Ａ〕
前記保護膜は、ポリイミドからなる、付記１７Ａに記載の半導体装置。
〔付記１９Ａ〕
前記再配線層は、平面視において前記保護膜と重なる、付記１７Ａまたは１８Ａに記載の半導体装置。
〔付記２０Ａ〕
前記導通支持部材側凸部は、平面視において前記保護膜と重なる、付記１７Ａないし１９Ａのいずれかに記載の半導体装置。
〔付記２１Ａ〕
前記導通支持部材は、金属からなるリードである、付記１Ａないし２０Ａのいずれかに記載の半導体装置。
〔付記２２Ａ〕
前記リードの一部が、前記樹脂パッケージから突出している、付記２１Ａに記載の半導体装置。
〔付記２３Ａ〕
前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、付記２１Ａまたは２２Ａに記載の半導体装置。
〔付記２４Ａ〕
前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている、付記２１Ａないし２３Ａのいずれかに記載の半導体装置。
〔付記２５Ａ〕
前記導通支持部材側凸部は、貫通孔を有する、付記２４Ａに記載の半導体装置。
〔付記２６Ａ〕
前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている、付記２１Ａないし２３Ａのいずれかに記載の半導体装置。
〔付記２７Ａ〕
前記半導体素子は、複数の前記機能面側電極を有する、付記１Ａないし２６Ａのいずれかに記載の半導体装置。
〔付記２８Ａ〕
前記機能面側電極は、複数の前記導通支持部材側凸部に接合されている、付記１Ａないし２７Ａのいずれかに記載の半導体装置。
〔付記２９Ａ〕
前記半導体素子に接合された放熱部材をさらに備えており、
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている、付記１Ａないし２８Ａのいずれかに記載の半導体装置。
〔付記３０Ａ〕
前記裏面金属層には、接合促進層が積層されている、付記２９Ａに記載の半導体装置。〔付記３１Ａ〕
前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記３０Ａに記載の半導体装置。
〔付記３２Ａ〕
前記放熱部材には、接合促進層が積層されている、付記２９Ａに記載の半導体装置。
〔付記３３Ａ〕
前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記３２Ａに記載の半導体装置。
〔付記３４Ａ〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、付記２９Ａないし３３Ａのいずれかに記載の半導体装置。
〔付記３５Ａ〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している、付記２９Ａないし３４Ａのいずれかに記載の半導体装置。
〔付記１Ｂ〕
機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子に接合された放熱部材と、
前記半導体素子と前記導通支持部材および前記放熱部材の少なくとも一部ずつとを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されていることを特徴とする、半導体装置。
〔付記２Ｂ〕
前記裏面金属層には、接合促進層が積層されている、付記１Ｂに記載の半導体装置。
〔付記３Ｂ〕
前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記２Ｂに記載の半導体装置。
〔付記４Ｂ〕
前記放熱部材には、接合促進層が積層されている、付記１Ｂないし３Ｂのいずれかに記載の半導体装置。
〔付記５Ｂ〕
前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記４Ｂに記載の半導体装置。
〔付記６Ｂ〕
前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、付記１Ｂないし５Ｂのいずれかに記載の半導体装置。
〔付記７Ｂ〕
前記半導体素子は、前記機能面に形成された機能面側電極を有している、付記１Ｂないし６Ｂのいずれかに記載の半導体装置。
〔付記８Ｂ〕
前記機能面側電極は、前記機能面が向く方向に突出する機能面側凸部を具備しており、
前記機能面側電極の前記機能面側凸部と前記導通支持部材とは、固相接合によって接合されている、付記７Ｂに記載の半導体装置。
〔付記９Ｂ〕
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されている、付記７Ｂに記載の半導体装置。
〔付記１０Ｂ〕
前記機能面側電極は、前記機能面に接する基材層を有する、付記７Ｂないし９Ｂのいずれかに記載の半導体装置。
〔付記１１Ｂ〕
前記基材層は、Ａｌからなる、付記１０Ｂに記載の半導体装置。
〔付記１２Ｂ〕
前記機能面側電極は、前記基材層上に積層された下地層を有する、付記１０Ｂまたは１１Ｂに記載の半導体装置。
〔付記１３Ｂ〕
前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる、付記１２Ｂに記載の半導体装置。
〔付記１４Ｂ〕
前記機能面側電極は、前記下地層上に積層された再配線層を有する、付記１２Ｂまたは１３Ｂに記載の半導体装置。
〔付記１５Ｂ〕
前記再配線層は、Ｃｕからなる、付記１４Ｂに記載の半導体装置。
〔付記１６Ｂ〕
前記再配線層は、平面視において前記基材層よりも大である、付記１４Ｂまたは１５Ｂに記載の半導体装置。
〔付記１７Ｂ〕
前記機能面側電極は、最表層に位置する接合促進層を有する、付記１４Ｂないし１６Ｂのいずれかに記載の半導体装置。
〔付記１８Ｂ〕
前記機能面側電極の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、付記１７Ｂに記載の半導体装置。
〔付記１９Ｂ〕
前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、付記１４Ｂないし１８Ｂのいずれかに記載の半導体装置。
〔付記２０Ｂ〕
前記パッシベーション膜は、ＳｉＮからなる、付記１９Ｂに記載の半導体装置。
〔付記２１Ｂ〕
前記再配線層は、平面視において前記パッシベーション膜と重なる、付記１９Ｂまたは２０Ｂに記載の半導体装置。
〔付記２２Ｂ〕
前記パッシベーション膜上に積層された保護膜を備える、付記１９Ｂないし２１Ｂのいずれかに記載の半導体装置。
〔付記２３Ｂ〕
前記保護膜は、ポリイミドからなる、付記２２Ｂに記載の半導体装置。
〔付記２４Ｂ〕
前記再配線層は、平面視において前記保護膜と重なる、付記２２Ｂまたは２３Ｂに記載の半導体装置。
〔付記２５Ｂ〕
前記導通支持部材は、金属からなるリードである、付記１Ｂないし２４Ｂのいずれかに記載の半導体装置。
〔付記２６Ｂ〕
前記リードの一部が、前記樹脂パッケージから突出している、付記２５Ｂに記載の半導体装置。
〔付記２７Ｂ〕
前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、付記２５Ｂまたは２６Ｂに記載の半導体装置。
Ａ１〜Ａ３ 半導体装置
１０１〜１０７ リード
１１０ 対向部
１１１ 導通支持部材側凸部
１１２ 貫通孔
１１４ 裏面
１１３ 接合面
１２０ 端子部
２００ 放熱部材
２１０ 接合面
２２０ 裏面
３００ 半導体素子
３１０ 機能面
３２０ 裏面
３３０ 機能面側電極
３３１ 基材層
３３２ 下地層
３３３ 再配線層
３３４ 機能面側凸部
３３５ 接合促進層
３４０ パッシベーション膜
３４１ 貫通孔
３５０ 保護膜
３５１ 貫通孔
３６０ 裏面金属層
３６１ 接合促進層
４００ 封止樹脂
８０１ テーブル
８０２ 治具

Claims (35)

  1. 機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
    前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
    前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
    を備える半導体装置であって、
    前記半導体素子は、前記機能面に形成された機能面側電極を有しており、
    前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
    前記機能面側電極と前記導通支持部材の前記導通支持部材側凸部とは、固相接合によって接合されていることを特徴とする、半導体装置。
  2. 前記機能面側電極は、前記機能面に接する基材層を有する、請求項１に記載の半導体装置。
  3. 前記基材層は、Ａｌからなる、請求項２に記載の半導体装置。
  4. 前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない、請求項２または３に記載の半導体装置。
  5. 前記機能面側電極は、前記基材層上に積層された下地層を有する、請求項２ないし４のいずれかに記載の半導体装置。
  6. 前記下地層は、Ｔｉ、ＷおよびＴａのいずれかからなる、請求項５に記載の半導体装置。
  7. 前記機能面側電極は、前記下地層上に積層された再配線層を有する、請求項５または６に記載の半導体装置。
  8. 前記再配線層は、Ｃｕからなる、請求項７に記載の半導体装置。
  9. 前記再配線層は、平面視において前記基材層よりも大である、請求項７または８に記載の半導体装置。
  10. 前記機能面側電極は、最表層に位置する接合促進層を有する、請求項７ないし９のいずれかに記載の半導体装置。
  11. 前記機能面側電極の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、請求項１０に記載の半導体装置。
  12. 前記機能面側電極の前記接合促進層は、前記機能面側に位置するＮｉ層と、このＮｉ層上に積層されたＰｄ層を有する、請求項１１に記載の半導体装置。
  13. 前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、請求項７ないし１２のいずれかに記載の半導体装置。
  14. 前記パッシベーション膜は、ＳｉＮからなる、請求項１３に記載の半導体装置。
  15. 前記再配線層は、平面視において前記パッシベーション膜と重なる、請求項１３または１４に記載の半導体装置。
  16. 前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる、請求項１３ないし１５のいずれかに記載の半導体装置。
  17. 前記パッシベーション膜上に積層された保護膜を備える、請求項１３ないし１６のいずれかに記載の半導体装置。
  18. 前記保護膜は、ポリイミドからなる、請求項１７に記載の半導体装置。
  19. 前記再配線層は、平面視において前記保護膜と重なる、請求項１７または１８に記載の半導体装置。
  20. 前記導通支持部材側凸部は、平面視において前記保護膜と重なる、請求項１７ないし１９のいずれかに記載の半導体装置。
  21. 前記導通支持部材は、金属からなるリードである、請求項１ないし２０のいずれかに記載の半導体装置。
  22. 前記リードの一部が、前記樹脂パッケージから突出している、請求項２１に記載の半導体装置。
  23. 前記リードのうち前記機能面側電極に接合された部位と反対側の面は、凹凸状とされている、請求項２１または２２に記載の半導体装置。
  24. 前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている、請求項２１ないし２３のいずれかに記載の半導体装置。
  25. 前記導通支持部材側凸部は、貫通孔を有する、請求項２４に記載の半導体装置。
  26. 前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている、請求項２１ないし２３のいずれかに記載の半導体装置。
  27. 前記半導体素子は、複数の前記機能面側電極を有する、請求項１ないし２６のいずれかに記載の半導体装置。
  28. 前記機能面側電極は、複数の前記導通支持部材側凸部に接合されている、請求項１ないし２７のいずれかに記載の半導体装置。
  29. 前記半導体素子に接合された放熱部材をさらに備えており、
    前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
    前記半導体素子の前記裏面金属層と前記放熱部材とは、固相接合によって接合されている、請求項１ないし２８のいずれかに記載の半導体装置。
  30. 前記裏面金属層には、接合促進層が積層されている、請求項２９に記載の半導体装置。
  31. 前記裏面金属層の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、請求項３０に記載の半導体装置。
  32. 前記放熱部材には、接合促進層が積層されている、請求項２９に記載の半導体装置。
  33. 前記放熱部材の前記接合促進層は、ＮｉおよびＰｄの少なくともいずれかを含む、請求項３２に記載の半導体装置。
  34. 前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、請求項２９ないし３３のいずれかに記載の半導体装置。
  35. 前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、前記樹脂パッケージから露出している、請求項２９ないし３４のいずれかに記載の半導体装置。
JP2019071180A 2014-04-09 2019-04-03 半導体装置 Active JP6710800B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014079923 2014-04-09
JP2014079925 2014-04-09
JP2014079925 2014-04-09
JP2014079924 2014-04-09
JP2014079923 2014-04-09
JP2014079924 2014-04-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015056472A Division JP6509602B2 (ja) 2014-04-09 2015-03-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020092177A Division JP7022784B2 (ja) 2014-04-09 2020-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2019134178A true JP2019134178A (ja) 2019-08-08
JP6710800B2 JP6710800B2 (ja) 2020-06-17

Family

ID=67547617

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019071180A Active JP6710800B2 (ja) 2014-04-09 2019-04-03 半導体装置
JP2020092177A Active JP7022784B2 (ja) 2014-04-09 2020-05-27 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020092177A Active JP7022784B2 (ja) 2014-04-09 2020-05-27 半導体装置

Country Status (1)

Country Link
JP (2) JP6710800B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294729A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体装置
JP2010045090A (ja) * 2008-08-11 2010-02-25 Texas Instr Japan Ltd Ｉｃチップ上への電子部品の実装
JP2012004594A (ja) * 2011-09-02 2012-01-05 Renesas Electronics Corp 半導体装置
JP2012186366A (ja) * 2011-03-07 2012-09-27 Panasonic Corp 半導体装置及びその製造方法
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011579B2 (ja) * 1993-07-06 2000-02-21 大日本印刷株式会社 半導体パッケージ用放熱板
JPH0922970A (ja) * 1995-07-06 1997-01-21 Fujitsu Ten Ltd 電子部品
JP2013258348A (ja) 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294729A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体装置
JP2010045090A (ja) * 2008-08-11 2010-02-25 Texas Instr Japan Ltd Ｉｃチップ上への電子部品の実装
JP2012186366A (ja) * 2011-03-07 2012-09-27 Panasonic Corp 半導体装置及びその製造方法
JP2013051366A (ja) * 2011-08-31 2013-03-14 Hitachi Ltd パワーモジュール及びその製造方法
JP2012004594A (ja) * 2011-09-02 2012-01-05 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP2020129700A (ja) 2020-08-27
JP6710800B2 (ja) 2020-06-17
JP7022784B2 (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
JP6352009B2 (ja) 半導体装置
US9837382B2 (en) Semiconductor package and manufacturing method thereof
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP7413485B2 (ja) 半導体装置
US9899300B2 (en) Semiconductor device
JP5397278B2 (ja) 半導体装置
JP6242665B2 (ja) 半導体装置
JP5973470B2 (ja) 半導体装置
JP6710800B2 (ja) 半導体装置
TW201601272A (zh) 封裝結構
JP2017199897A (ja) 半導体装置
JP2016122834A (ja) 半導体装置および半導体装置の製造方法
JP7017202B2 (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP2020136629A (ja) 電子装置および電子装置の製造方法
JP2018206797A (ja) 半導体装置および半導体装置の製造方法
US20160190045A1 (en) Semiconductor device and method of making the same
JP2012199283A (ja) 半導体装置
JPH11204565A (ja) 半導体装置
JP6254807B2 (ja) 半導体装置および電子機器
JP2016100555A (ja) 電子装置
JP4020049B2 (ja) フリップチップ実装構造
JP2009176931A (ja) 半導体装置および電子機器
JP2007035942A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200527

R150 Certificate of patent or registration of utility model

Ref document number: 6710800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250