JP2010045090A - Ｉｃチップ上への電子部品の実装 - Google Patents

Ｉｃチップ上への電子部品の実装 Download PDF

Info

Publication number
JP2010045090A
JP2010045090A JP2008206669A JP2008206669A JP2010045090A JP 2010045090 A JP2010045090 A JP 2010045090A JP 2008206669 A JP2008206669 A JP 2008206669A JP 2008206669 A JP2008206669 A JP 2008206669A JP 2010045090 A JP2010045090 A JP 2010045090A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
electrodes
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008206669A
Other languages
English (en)
Other versions
JP4811437B2 (ja
Inventor
Shinichi Togawa
伸一 戸川
Mutsumi Masumoto
睦 升本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2008206669A priority Critical patent/JP4811437B2/ja
Priority to US12/539,122 priority patent/US20100032802A1/en
Publication of JP2010045090A publication Critical patent/JP2010045090A/ja
Application granted granted Critical
Publication of JP4811437B2 publication Critical patent/JP4811437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い電子部品の実装方法を提供する。
【解決手段】 本発明に係る半導体装置は、回路素子が形成されたシリコン基板１００と、シリコン基板１００上に形成された複数の突起状金属電極１１０Ａ、１１０Ｂと、Ａｕメッキされた電極１４２、１４４を有するキャパシタ１４０とを有する。キャパシタ１４０の電極１４２、１４４は、超音波熱圧着により突起状金属電極１１０Ａ、１１０Ｂと金属結合される。
【選択図】 図３

Description

本発明は、ＩＣチップまたはシリコン基板上への電子部品の実装に関し、特に、ＩＣチップ表面に金属結合された電子部品の実装に関する。
電源投入時などの電源電圧の変動によるノイズを除去するために、半導体装置の外部にバイパスコンデンサを接続することが行われている。コンデンサは、半導体装置を実装する回路基板上に取り付けることができるが、この方法だと回路基板の実装密度を高めることができない。そこで、コンデンサを内蔵する半導体装置が提案されている。
例えば、特許文献１は、図１に示すように、半導体チップ１上に接着剤を介してポリミドテープ等からなる絶縁性シートが形成され、絶縁性シートの上面に、接着剤によりＣｕ板からなる第１および第２の導体板３、４が並設して接着されている。第１および第２の導体板３、４上には、チップコンデンサ５が、Ａｇ入りエポキシ樹脂等の導電性接着剤６により取付けられている。二枚の導体板３、４は、半導体チップ１の接地電極および電源電極にそれぞれ接続され、半導体チップ１の周囲が樹脂封止され、パッケージ本体８が形成されている。
特開平５−２１６９８号
図２は、従来の電子部品を内蔵する半導体装置の例である。図２Ａに示す半導体装置は、複数の半導体チップをモジュール化したものである。多層配線基板１０の裏面には、複数のボール状のバンプ電極１２が形成され、その表面には、バンプ電極１２等と電気的に接続された複数の導体パターン１４が形成されている。半導体チップ２０、２２は、それらの裏面のバンプ電極を導体パターン１４に接続することで多層配線基板１０上に実装されている。さらに、多層配線基板１０の表面には、スクリーン印刷等により形成されたソルダーペースト３０によって電子部品３２、３４の電極部分が導体パターン１４にはんだ付けされている。
図２Ｂに示す半導体装置は、リードフレーム４０上に半導体チップ４２を搭載した樹脂封止パッケージである。リードフレーム４０上には、ソルダーペースト４４を介して電子部品４６の電極部分がはんだ付けされている。また、電子部品４６の電極部分は、Ａｕ、Ａｌ、Ｃｕ等のワイヤー４８によって半導体チップ４２の電極に電気的に接続されている。
図２Ｃは、電子部品を内蔵するベア・ダイ実装基板を用いた半導体装置の透視平面図と、その透視側面図である。ＩＣ実装基板またはベア・ダイ実装基板５０上に半導体チップ５２が実装され、さらに電子部品５４、５６がソルダーペースト５８を介して実装基板５０上にはんだ付けされている。ベア・ダイ実装基板５０上に形成されたＣｕ等の導体パターン６０が、Ａｕ、Ａｌ、Ｃｕ等のワイヤー６２によって半導体チップ５２の電極６４に電気的に接続されている。ベア・ダイ実装基板５０上の半導体チップ５２、電子部品５４、５６は、樹脂６６によって覆われている。
このような従来の電子部品を内蔵した半導体装置は、電子部品をソルダーペーストを用いてはんだ付けするため、次のような課題を有している。はんだの鉛フリー化によって、電子部品の電極に対しての濡れ性が悪くなり、それに加えて、保存安定性、供給安定性、高融点化の問題がある。また、ソルダーペーストをスクリーン印刷等によって形成する工程が必要であるため、コスト高になってしまう。さらに、接合部にボイドが発生したり、基板から発生するガスによる液状フラックス残渣の問題がある。特にボイドが発生すると、電子部品の電気的接続不良を引き起こし、信頼性の低下につながる。さらに、接合不良によっては、ブリッジ等により短絡が生じてしまうことがある。
さらに、半導体チップまたは実装基板上に実装される電子部品は、導体パターン１４の位置やスペース等の関係から取り付け位置に制約がある。このため、電子部品によって導体パターン１４までの接続距離が長くなり、電子部品の電気的特性を悪化させたり、あるいは半導体チップと電子部品間にノイズを発生させる。このような電気的特性の悪化やノイズを低減させるために新たな電子部品を追加すると、部品点数が増加し、コスト高になってしまう。
本発明は、このような従来の課題を解決するために成されたものであり、ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い半導体装置を提供することを目的とする。
さらに本発明は、電子部品の電気的特性を安定化させ、小型化、低コスト化が可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、第１および第２の電極を有する少なくとも１つの電子部品であって、前記第１の電極が第１の突起状金属電極に金属結合され、前記第２の電極が第２の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも１つの電子部品とを含み、前記第１および第２の電極は、超音波熱圧着により第１および第２の突起状金属電極に接続される、半導体装置。
好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む。好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、Ｃｕメッキが施され、前記金属結合は、Ｃｕ−パラジウムの共晶を含む。前記突起状金属電極は、前記Ｃｕ層とパラジウム層との間にニッケル層を含むものであってもよい。
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第１または第２の電極は、前記延在された配線層に金属結合されるものであってもよい。好ましくは前記第１の電極は、第１の延在された配線層を介して第１の電極パッドに接続され、前記第２の電極は、第２の延在された配線層を介して第２の電極パッドに接続され、前記第１の電極から第１の電極パッドまでの第１の導電距離は、前記第２の電極から第２の電極パッドまでの第２の導電距離に等しい。また、前記少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。
さらに本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む、前記突起状金属電極と、第１および第２の電極を有する少なくとも１つのキャパシタであって、前記電子部品の第１および第２の電極には金メッキが施され、前記第１および第２の電極が第１および第２の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも１つのキャパシタとを有する。
好ましくは前記キャパシタの前記第１の電極は、電源電位に電気的に接続され、前記第２の電極は基準電位に電気的に接続される。前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填されるようにしてもよい。また、前記複数の突起状金属電極は、パラジウム層上にＡｕまたはＣｕからなるバンプ電極を含むものであってもよい。さらに前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置されることも可能である。
さらに少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。実装される電子部品は、キャパシタ、抵抗、フィルター、その他の部品を含む。例えば、キャパシタは、電源電位と基準電位との間に接続されるバイパスコンデンサである。あるいは、Ａ／Ｄコンバータに用いられるキャパシタである。また、半導体基板が他の半導体基板上に積層される、パッケージオンパッケージ構造であってもよい。また、半導体基板は、全体が樹脂封止された樹脂パッケージであってもよい。
本発明に係る実装方法は、半導体チップ上に電子部品を実装するものであって、回路素子が形成された半導体基板を用意し、半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、電子部品に超音波振動を与え、電子部品の電極を突起状金属電極に金属結合させる。好ましくは電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第２の荷重に達したとき超音波振動が終了される。
本発明によれば、半導体基板または半導体チップ上に形成された突起状金属電極に電子部品の金属電極を金属接合して実装するようにしたので、従来のようにソルダーペーストを基板上に形成する工程が不要になり、半導体装置の低コスト化を図ることができる。また、ソルダーペーストを用いたはんだ付けではないため、ボイドによる接続不良や泡状フラックス残渣の発生を抑制することができ、電子部品の接合の信頼性を向上させることができる。さらに電子部品の電極が突起状金属電極に接続されるため、電子部品から基板上の電極までの電気的接続距離が短縮され、ノイズの発生を抑制し、電子部品の電気的特性を良好に保つことができる。特に、複数の電子部品を実装するような場合には、各々の電気的接続距離を等しくすることで、各電子部品の電気的特性の均一化を図ることができる。さらに電子部品を突起状金属電極に接続することで、半導体装置の小型化にも寄与することができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するために誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。
図３は、本発明の実施例に係る電子部品を内蔵する半導体装置の要部断面を示している。本実施例の半導体装置は、シリコン基板１００を含み、シリコン基板１００には、複数の回路素子が形成されている。シリコン基板１００の表面には、回路素子に電気的に接続された複数の突起状金属電極１１０が形成されている。図には、２つの突起状金属電極１１０Ａ、１１０Ｂのみが示されているが、実際には、これより多数の突起状金属電極が形成されてもよい。
突起状金属電極１１０Ａ、１１０Ｂは、同一構成であるため、ここでは、突起状金属電極１１０Ａについて説明する。突起状金属電極１１０Ａは、好ましくは電極パッド１２０、ＴｉＷ／Ｃｕバリアメタル層１２２、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含んでいる。
電極パッド１２０は、アルミニウムまたはアルミニウム合金から形成される。電極パッド１２０は、図示しないビアホールを介して下層の導電性金属または導電性のポリシリコン層に電気的に接続され、あるいはコンタクトホールを介してシリコン基板１００の表面に形成された高不純物濃度の拡散領域に電気的に接続される。シリコン基板１００の表面は、シリコン酸化膜またはシリコン窒化膜等の保護膜１３０によって覆われ、保護膜１３０には、電極パッド１２０を露出するための開口１３２が形成されている。ＴｉＷ／Ｃｕバリアメタル１２２は、この開口１３２を介して電極パッド１２０に接続されている。ＴｉＷ／Ｃｕバリアメタル層１２２上には、パターンニングされたＣＵ層１２４、ニッケル層１２６およびパラジウム層１２８が順次積層されている。
突起状金属電極１１０Ａ、１１０Ｂには、電極が金属結合されたキャパシタ１４０が実装されている。キャパシタ１４０は、例えばタンタルセラミックコンデンサであり、その両端の電極１４２、１４４の表面には、Ａｕメッキが施されている。キャパシタ１４０の電極１４２、１４４の長さは、突起状金属電極１１０Ａ、１１０Ｂの間隔に対応し、電極１４２が突起状金属電極１１０Ａに金属結合し、電極１４４が突起状金属電極１１０Ｂに金属結合し、この金属結合は、パラジウム−金の共晶を含む。
図４は、キャパシタと突起状金属電極とを模式的に表した斜視図である。キャパシタ１４０は、概略矩形状を有しており、全体の長手方向の長さＬは、約６００μｍである。電極１４２、１４４の短手方向の幅Ｗは約３００μｍ、高さＨは約３００μｍ、長さＬ１、Ｌ２は、約１００μｍである。電極１４２、１４４の表面には、Ａｕメッキが施されている。電極１４２、１４４間の本体部１４６の長さは４００μｍである。また、シリコン基板の表面からパラジウム層１２８までの高さは、約１２μｍであり、キャパシタ１４０の本体部１４６とシリコン基板との間には若干の間隙１４８が形成される。間隙１４８には、アンダーフィル用樹脂を充填することで、キャパシタ１４０を補強するようにしてもよい。
キャパシタ１４０は、例えば、半導体装置に接続されるバイパスコンデンサであり、電源電圧の変動によるノイズを除去する。この場合、キャパシタ１４０の一方の電極１４２は、突起状金属電極１１０Ａを介して電源電圧に接続され、他方の電極１４４は、突起状金属電極１１０Ｂを介して接地電位または基準電位に接続される。
次に、突起状金属電極の形成方法について説明する。シリコン基板１００上にアルミニウム層を全面に形成し、公知のフォトリソ工程を利用して、図５(ａ)に示すように、電極パッド１２０をパターンニングする。
次に、図５（ｂ）に示すように、電極パッド１２０を覆うように基板全面にＳｉＯ２またはＳｉ３Ｎ４の保護膜１３０を形成し、次に、図示しないマスクを用いて保護膜１３０をエッチングし、図５（ｃ）に示すように、保護膜１３０に開口１３２を形成し、電極パッド１２０を露出する。次に、マスクを除去した後、ＣＶＤまたはスパッタリングにより、ＴｉＷ、Ｃｕ、ニッケル、パラジウムを順次積層し、図示しないエッチングマスクを用いてパラジウム層からＴｉＷまでをエッチングし、突起状金属電極１１０Ａ、１１０Ｂを形成する。
また、突起状金属電極１１０Ａ、１１０Ｂは、図３に示すように基板から垂直方向に延在するように形成する以外にも、図６に示すように、保護膜１３０上を延在する配線パターン１１０Ｃであってもよい。配線パターン１１０Ｃは、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含み、配線パターン１１０Ｃの幅、長さは、実装する電子部品の形状によって決定される。
上記した突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、半導体基板上の回路素子が形成されたアクティブ領域上に形成することができ、さらに突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、電子部品の実装以外にもボンディングパッドとしても使用することができる。電極パッド１２０に直接ボンディングを行うと、超音波や荷重によるストレスが回路素子へ大きく加わるが、突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、電極パッド１２０上にＣｕ層１２４を含むため、突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃにて超音波や荷重が与えられても、Ｃｕ層１２４が緩衝材として機能し、回路素子の損傷を抑制することができる。
突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃをアクティブ領域上に形成することができるため、キャパシタ１４０の実装位置の制限が緩和され、その自由度が非常に大きくなる。キャパシタ１４０の実装位置の自由度が広がれば、キャパシタ１４０の電気的特性を安定化させる上でも好都合である。つまり、キャパシタ１４０の電極１４２、１４４から電極パッド１２０までの電気的接続距離を小さくすることができ、これによりノイズの発生を抑制することができる。また、Ａ／Ｄコンバータのように複数のチャンネルに対応した複数のキャパシタを実装する場合、各キャパシタの電極と電極パッドまでの電気的接続距離をすべて等しくすることで、それぞれのキャパシタの電気的特性の均一化を図ることができる。
次に、キャパシタの実装方法について説明する。図７は、キャパシタ等の電子部品を半導体チップ上へ超音波熱圧着するための実装装置の一例を示す図である。実装装置２００は、Ｘ軸、Ｙ軸に摺動可能な基板ステージ２１０、キャパシタの実装を行うマウントヘッド２２０、基板ステージ２１０上の半導体チップを認識する認識カメラ２３０、マウントヘッド２２０の荷重を計測するロードセル２４０、マウントヘッド２２０をＺ軸方向に移動させかつＺ軸を中心とする角度θに回転するモータ２５０を備えている。
図８にマウントヘッドの側面図と正面から見た拡大図を示す。マウントヘッド２２０は、軸方向に延在する円柱状の金属部材から構成され、先端に向けて径が徐々に径が小さくなった吸着面２２２を有している。吸着面２２２は、平坦であり、その中心には、円形状の穴２２４が形成されている。この穴２２４は、マウントヘッド２２０の軸方向に沿って進み、図示しない吸引装置に接続されている。また、マウントヘッド２２０には、超音波振動装置２７０によって超音波振動が加えられ、セラミックヒータ２８０によって熱が加えられるようになっている。
先ず、基板ステージ２１０上に、複数の半導体チップが収容されたチップトレー２６０が載置され、基板ステージ２１０をＸ方向またはＹ方向に移動することでチップトレー２６０の位置決めが行われる。
次に、モータ２５０によりマウントヘッド２２０を所定の位置に移動させ、そこで、マウントヘッド２２０の吸着面２２２の穴２２４からエアーを吸引することで、吸着面２２２にキャパシタを保持する。キャパシタを吸着したマウントヘッド２２０は、基板ステージ２１０上の半導体チップに位置合わせされる。マウントヘッド２２０の位置合わせは、認識カメラ２３０からの画像データを画像処理することによって行われる。
キャパシタを保持したマウントヘッド２２０は、セラミックヒータ２８０からの熱によって加熱され、これにより、キャパシタは約１７０度の温度に維持される。次に、マウントヘッド２２０は、キャパシタを突起状金属電極１１０Ａ、１１０Ｂに一定の荷重で押圧し、次いで、超音波振動装置２７０によってマウントヘッド２２０に超音波振動が与えられる。
マウントヘッド２２０は、好ましくは図９に示すように、マウントヘッド２２０への荷重がＰ０に到達したときに、超音波振動が開始され、マウントヘッド２２０の荷重がＰ０より大きいＰ１に到達したときに超音波振動が終了される。超音波振動が与えられた期間、マウントヘッド２２０の高さが変化し、これをディスタンスＤで表している。すなわち、ディスタンスＤとは、超音波振動中のマウントヘッド２２０のＺ軸方向の高さの変化量である。ディスタンスＤは、突起状電極電極の高さや形状に依存するため、所望のディスタンスＤから超音波振動の期間を決定することができる。こうして、キャパシタの電極が超音波熱圧着により突起状金属電極に金属結合され、Ａｕとパラジウムとの共晶が形成される。
次に、本実施例に係る半導体装置の幾つかの例を説明する。図１０Ａは、図２Ａの従来の半導体装置に本実施例を適用したときの図である。同図に示すように、多層配線基板１０Ａ上には、半導体装置２０Ａ、２２Ａが実装されている。キャパシタ１４０Ａは、半導体装置２０Ａ、２２Ａのチップ上に形成された突起状金属電極に金属結合され、実装されている。これにより、半導体装置２０Ａ、２２Ａを実装する多層配線基板１０Ａまたはこれらのモジュールのサイズを小さくすることができる。また、従来のようにソルダーペーストを用いてキャパシタをはんだ付けしないため、製造工程が簡略化され、低コスト化を図ることができる。
図１０Ｂは、図２Ｂに対応するモールド樹脂封止された半導体装置である。同図に示すように、キャパシタ１４０Ｂは、半導体チップ上の突起状金属電極に金属結合により実装されている。これにより、半導体チップを封止する樹脂パッケージサイズを小さくすることができる。
図１０Ｃは、図２Ｃに対応する半導体装置を示している。同図に示すように、キャパシタ１４０Ｃは、半導体チップ５２Ａの表面に実装され、これらが樹脂６６Ｃで封止されている。また、１つのキャパシタ１４０Ｃは、延在された配線層１１０Ｃに金属結合された例を示している。キャパシタと半導体基板との間の熱膨張係数の差が大きい場合には、キャパシタと半導体基板との間の空間にアンダーフィル樹脂を充填し、その後に、全体を樹脂封止するようにしてもよい。
図１１は、複数の種類の電子部品が半導体チップ上に搭載された例を示している。半導体装置３００は、半導体チップ３０２と複数の外部端子３０４を含み、半導体チップ３０２の表面に形成された突起状金属電極またはそこから延在された配線パターンが多数形成されている。この配線パターンは、半導体チップのアクティブ領域上に延びている。選択された突起状金属電極または配線パターンに、選択された電子部品（ハッチングで表示）３１０〜３２４が金属結合されている。これらの電子部品３１０〜３２４は、例えば、小型核型チップ固定抵抗器、タンタルキャパシタ、ターミナルＥＭＩフィルタ、ＩＣプロテクタ等である。
次に、本発明の第２の実施例について説明する。第２の実施例では、図１２に示すように、Ａｌ電極１２０、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含む突起状金属電極４００上に、金属バンプ４１０が形成され、金属バンプ４１０は、キャパシタ等の電子部品４２０の金属メッキされた電極４３０に超音波熱圧着により接続される。金属バンプ４１０は、ＡｕやＣｕ等の突起状金属電極４００に金属結合可能な金属物質から構成される。電極４３０の金属メッキは、ＡｕやＣｕ等の金属バンプ４１０と金属共晶可能な金属物質から構成される。
次に、本発明の第３の実施例について説明する。第３の実施例では、図１３に示すように、Ａｌ電極パッド１２０上に、ＡｕまたはＣｕなどの材料から構成されるバンプ電極５００を形成する。電子部品５１０の電極５２０には、金属バンプ５００と金属共晶することができる材料、例えばＡｕ、Ｃｕなどが金属メッキされている。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
好ましくは突起状金属電極は、最上層にパラジウム層を含み、パラジウム層と電極パッドの間にＣｕ層を含む構成であればよい。例えば、突起状金属電極は、ニッケル層を含まなくてもよく、あるいは、ニッケル層に加えて他の金属層を含んでも良い。バリアメタル層は、必ずしもＴｉＷ／Ｃｕに限らず、ＴｉＷ層であってもよい。
従来のチップコンデンサを内蔵した半導体装置の例を示す図である。 従来の電子部品を内蔵した半導体装置の他の例を示す図である。 従来の電子部品を内蔵した半導体装置の他の例を示す図である。 従来の電子部品を内蔵した半導体装置の他の例を示す図である。 図３（ａ）は本発明の実施例に係る電子部品を内蔵した半導体装置の要部断面図、図３（ｂ）は突起状金属電極の拡大図である。 キャパシタと突起状金属電極とを模式的に表した斜視図である。 本実施例に係る突起状金属電極の製造工程の例を示す図である。 突起状金属電極を延在させた配線層を示す図である。 電子部品を実装するための実装装置を示す図である。 図８（ａ）はマウントヘッドの側面図、図８（ｂ）とマウントヘッドを正面から見た拡大図である。 圧力波形、超音波振動およびディスタンスの関係を示す図である。 本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。 本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。 本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。 複数の電子部品が搭載された半導体装置の例を示す図である。 本発明の第２の実施例に係る半導体装置の要部断面図である。 本発明の第３の実施例に係る半導体装置の要部断面図である。
符号の説明
１００：シリコン基板
１１０Ａ、１１０Ｂ：突起状金属電極
１１０Ｃ：延在された配線パターン
１２０：電極パッド
１２２：ＴｉＷ／Ｃｕバリアメタル層
１２４：Ｃｕ層
１２６：ニッケル層
１２８：パラジウム層
１３０：保護膜
１３２：開口
１４０、１４０Ａ、１４０Ｂ、１４０Ｃ：キャパシタ
１４２、１４４：電極
１４６：本体部
１４８：間隙

Claims (17)

  1. 複数の回路素子が形成された半導体基板と、
    半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、
    第１および第２の電極を有する少なくとも１つの電子部品であって、前記第１の電極が第１の突起状金属電極に金属結合され、前記第２の電極が第２の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも１つの電子部品とを含み、
    前記第１および第２の電極は、超音波熱圧着により第１および第２の突起状金属電極に接続される、半導体装置。
  2. 前記突起状金属電極は、電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む、請求項１に記載の半導体装置。
  3. 前記突起状金属電極は、電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、Ｃｕメッキが施され、前記金属結合は、Ｃｕ−パラジウムの共晶を含む、請求項１に記載の半導体装置。
  4. 前記突起状金属電極は、前記Ｃｕ層とパラジウム層との間にニッケル層を含む、請求項２または３に記載の半導体装置。
  5. 前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第１または第２の電極は、前記延在された配線層に金属結合される、請求項１に記載の半導体装置。
  6. 前記第１の電極は、第１の延在された配線層を介して第１の電極パッドに接続され、前記第２の電極は、第２の延在された配線層を介して第２の電極パッドに接続され、前記第１の電極から第１の電極パッドまでの第１の導電距離は、前記第２の電極から第２の電極パッドまでの第２の導電距離に等しい、請求項５に記載の半導体装置。
  7. 前記少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填される、請求項１に記載の半導体装置。
  8. 複数の回路素子が形成された半導体基板と、
    半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む、前記突起状金属電極と、
    第１および第２の電極を有する少なくとも１つのキャパシタであって、前記電子部品の第１および第２の電極には金メッキが施され、前記第１および第２の電極が第１および第２の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも１つのキャパシタと、
    を有する半導体装置。
  9. 前記キャパシタの前記第１の電極は、電源電位に電気的に接続され、前記第２の電極は基準電位に電気的に接続される、請求項８に記載の半導体装置。
  10. 前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填される、請求項８に記載の半導体装置。
  11. 前記複数の突起状金属電極は、パラジウム層上にＡｕまたはＣｕからなるバンプ電極を含む、請求項１ないし１０いずれか１つに記載の半導体装置。
  12. 前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置される、請求項１ないし１１いずれか１つに記載の半導体装置。
  13. 前記半導体基板は、他の半導体基板上に実装されている、請求項１ないし１２いずれか１つに記載の半導体装置。
  14. 前記半導体基板は、樹脂封止される、請求項１ないし１３いずれか１つに記載の半導体装置。
  15. 半導体チップ上に電子部品を実装する方法であって、
    回路素子が形成された半導体基板を用意し、
    半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、
    電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、
    電子部品に超音波振動を与え、
    電子部品の電極を突起状金属電極に金属結合させる、
    電子部品の実装方法。
  16. 電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第２の荷重に達したとき超音波振動が終了される、請求項１５に記載の実装方法。
  17. 電子部品の電極は、金―パラジウム共晶により突起状金属電極に結合される、請求項１５に記載の実装方法。
JP2008206669A 2008-08-11 2008-08-11 Ｉｃチップ上への電子部品の実装 Active JP4811437B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008206669A JP4811437B2 (ja) 2008-08-11 2008-08-11 Ｉｃチップ上への電子部品の実装
US12/539,122 US20100032802A1 (en) 2008-08-11 2009-08-11 Assembling of Electronic Members on IC Chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206669A JP4811437B2 (ja) 2008-08-11 2008-08-11 Ｉｃチップ上への電子部品の実装

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010231373A Division JP5229296B2 (ja) 2010-10-14 2010-10-14 Ｉｃチップ上への電子部品の実装

Publications (2)

Publication Number Publication Date
JP2010045090A true JP2010045090A (ja) 2010-02-25
JP4811437B2 JP4811437B2 (ja) 2011-11-09

Family

ID=41652132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206669A Active JP4811437B2 (ja) 2008-08-11 2008-08-11 Ｉｃチップ上への電子部品の実装

Country Status (2)

Country Link
US (1) US20100032802A1 (ja)
JP (1) JP4811437B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207757A (ja) * 2014-04-09 2015-11-19 ローム株式会社 半導体装置
JP2019134178A (ja) * 2014-04-09 2019-08-08 ローム株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056323B2 (en) 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786491A (ja) * 1993-09-17 1995-03-31 Nec Corp 半導体集積回路装置
JP2002184812A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd 電子部品装置
JP2002184933A (ja) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2007243229A (ja) * 2007-06-25 2007-09-20 Fujitsu Ltd 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
JPS61208869A (ja) * 1985-03-14 1986-09-17 Nec Corp 半導体装置及びその製造方法
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US4829024A (en) * 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
JPH02231712A (ja) * 1989-03-03 1990-09-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5296407A (en) * 1990-08-30 1994-03-22 Seiko Epson Corporation Method of manufacturing a contact structure for integrated circuits
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
US5569433A (en) * 1994-11-08 1996-10-29 Lucent Technologies Inc. Lead-free low melting solder with improved mechanical properties
US6245668B1 (en) * 1998-09-18 2001-06-12 International Business Machines Corporation Sputtered tungsten diffusion barrier for improved interconnect robustness
JP3979847B2 (ja) * 2000-03-17 2007-09-19 株式会社荏原製作所 めっき装置
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6757152B2 (en) * 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US6838009B2 (en) * 2001-10-30 2005-01-04 International Business Machines Corporation Rework method for finishing metallurgy on chip carriers
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
EP1367644A1 (en) * 2002-05-29 2003-12-03 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
JP2004128333A (ja) * 2002-10-04 2004-04-22 Shinko Electric Ind Co Ltd 薄膜コンデンサ装置、その実装モジュール及び製造方法
WO2004050950A1 (ja) * 2002-12-03 2004-06-17 The Furukawa Electric Co., Ltd. 電気電子部品用金属材料
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US20070120270A1 (en) * 2005-11-23 2007-05-31 Kuroda Roger T Flip chip hermetic seal using pre-formed material
JP2008010552A (ja) * 2006-06-28 2008-01-17 Nec Electronics Corp パワーアンプモジュール
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786491A (ja) * 1993-09-17 1995-03-31 Nec Corp 半導体集積回路装置
JP2002184812A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd 電子部品装置
JP2002184933A (ja) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2007243229A (ja) * 2007-06-25 2007-09-20 Fujitsu Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207757A (ja) * 2014-04-09 2015-11-19 ローム株式会社 半導体装置
JP2019134178A (ja) * 2014-04-09 2019-08-08 ローム株式会社 半導体装置
JP2020129700A (ja) * 2014-04-09 2020-08-27 ローム株式会社 半導体装置
JP7022784B2 (ja) 2014-04-09 2022-02-18 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP4811437B2 (ja) 2011-11-09
US20100032802A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP5259560B2 (ja) 半導体装置
JP4790157B2 (ja) 半導体装置
TWI277187B (en) Semiconductor device and manufacturing method for the same
US20100091472A1 (en) Semiconductor package
JP2001267473A (ja) 半導体装置およびその製造方法
JP5272922B2 (ja) 半導体装置及びその製造方法
JP4811437B2 (ja) Ｉｃチップ上への電子部品の実装
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5058714B2 (ja) 半導体装置及びその製造方法
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP5229296B2 (ja) Ｉｃチップ上への電子部品の実装
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2004200665A (ja) 半導体装置およびその製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20080137315A1 (en) Electronic component device and method of mounting electronic component
JP2006019596A (ja) 半導体装置およびその製造方法
JP4823662B2 (ja) 半導体装置
JP2008153699A (ja) 半導体装置及びその製造方法
JP2001291820A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4811437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250