JP5229296B2 - Ｉｃチップ上への電子部品の実装 - Google Patents
Ｉｃチップ上への電子部品の実装 Download PDFInfo
- Publication number
- JP5229296B2 JP5229296B2 JP2010231373A JP2010231373A JP5229296B2 JP 5229296 B2 JP5229296 B2 JP 5229296B2 JP 2010231373 A JP2010231373 A JP 2010231373A JP 2010231373 A JP2010231373 A JP 2010231373A JP 5229296 B2 JP5229296 B2 JP 5229296B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- electronic component
- metal
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 100
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 52
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 39
- 229910052763 palladium Inorganic materials 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 230000005496 eutectics Effects 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 50
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- BBKFSSMUWOMYPI-UHFFFAOYSA-N gold palladium Chemical compound [Pd].[Au] BBKFSSMUWOMYPI-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Wire Bonding (AREA)
Description
本発明は、ＩＣチップまたはシリコン基板上への電子部品の実装に関し、特に、ＩＣチップ表面に金属結合された電子部品の実装に関する。
電源投入時などの電源電圧の変動によるノイズを除去するために、半導体装置の外部にバイパスコンデンサを接続することが行われている。コンデンサは、半導体装置を実装する回路基板上に取り付けることができるが、この方法だと回路基板の実装密度を高めることができない。そこで、コンデンサを内蔵する半導体装置が提案されている。
例えば、特許文献１は、図１に示すように、半導体チップ１上に接着剤を介してポリミドテープ等からなる絶縁性シートが形成され、絶縁性シートの上面に、接着剤によりＣｕ板からなる第１および第２の導体板３、４が並設して接着されている。第１および第２の導体板３、４上には、チップコンデンサ５が、Ａｇ入りエポキシ樹脂等の導電性接着剤６により取付けられている。二枚の導体板３、４は、半導体チップ１の接地電極および電源電極にそれぞれ接続され、半導体チップ１の周囲が樹脂封止され、パッケージ本体８が形成されている。
図２は、従来の電子部品を内蔵する半導体装置の例である。図２Ａに示す半導体装置は、複数の半導体チップをモジュール化したものである。多層配線基板１０の裏面には、複数のボール状のバンプ電極１２が形成され、その表面には、バンプ電極１２等と電気的に接続された複数の導体パターン１４が形成されている。半導体チップ２０、２２は、それらの裏面のバンプ電極を導体パターン１４に接続することで多層配線基板１０上に実装されている。さらに、多層配線基板１０の表面には、スクリーン印刷等により形成されたソルダーペースト３０によって電子部品３２、３４の電極部分が導体パターン１４にはんだ付けされている。
図２Ｂに示す半導体装置は、リードフレーム４０上に半導体チップ４２を搭載した樹脂封止パッケージである。リードフレーム４０上には、ソルダーペースト４４を介して電子部品４６の電極部分がはんだ付けされている。また、電子部品４６の電極部分は、Ａｕ、Ａｌ、Ｃｕ等のワイヤー４８によって半導体チップ４２の電極に電気的に接続されている。
図２Ｃは、電子部品を内蔵するベア・ダイ実装基板を用いた半導体装置の透視平面図と、その透視側面図である。ＩＣ実装基板またはベア・ダイ実装基板５０上に半導体チップ５２が実装され、さらに電子部品５４、５６がソルダーペースト５８を介して実装基板５０上にはんだ付けされている。ベア・ダイ実装基板５０上に形成されたＣｕ等の導体パターン６０が、Ａｕ、Ａｌ、Ｃｕ等のワイヤー６２によって半導体チップ５２の電極６４に電気的に接続されている。ベア・ダイ実装基板５０上の半導体チップ５２、電子部品５４、５６は、樹脂６６によって覆われている。
このような従来の電子部品を内蔵した半導体装置は、電子部品をソルダーペーストを用いてはんだ付けするため、次のような課題を有している。はんだの鉛フリー化によって、電子部品の電極に対しての濡れ性が悪くなり、それに加えて、保存安定性、供給安定性、高融点化の問題がある。また、ソルダーペーストをスクリーン印刷等によって形成する工程が必要であるため、コスト高になってしまう。さらに、接合部にボイドが発生したり、基板から発生するガスによる液状フラックス残渣の問題がある。特にボイドが発生すると、電子部品の電気的接続不良を引き起こし、信頼性の低下につながる。さらに、接合不良によっては、ブリッジ等により短絡が生じてしまうことがある。
さらに、半導体チップまたは実装基板上に実装される電子部品は、導体パターン１４の位置やスペース等の関係から取り付け位置に制約がある。このため、電子部品によって導体パターン１４までの接続距離が長くなり、電子部品の電気的特性を悪化させたり、あるいは半導体チップと電子部品間にノイズを発生させる。このような電気的特性の悪化やノイズを低減させるために新たな電子部品を追加すると、部品点数が増加し、コスト高になってしまう。
本発明は、このような従来の課題を解決するために成されたものであり、ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い半導体装置を提供することを目的とする。
さらに本発明は、電子部品の電気的特性を安定化させ、小型化、低コスト化が可能な半導体装置を提供することを目的とする。
さらに本発明は、電子部品の電気的特性を安定化させ、小型化、低コスト化が可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、第１および第２の電極を有する少なくとも１つの電子部品であって、前記第１の電極が第１の突起状金属電極に金属結合され、前記第２の電極が第２の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも１つの電子部品とを含み、前記第１および第２の電極は、超音波熱圧着により第１および第２の突起状金属電極に接続される、半導体装置。
好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む。好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含み、前記電子部品の第１および第２の電極には、Ｃｕメッキが施され、前記金属結合は、Ｃｕ−パラジウムの共晶を含む。前記突起状金属電極は、前記Ｃｕ層とパラジウム層との間にニッケル層を含むものであってもよい。
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第１または第２の電極は、前記延在された配線層に金属結合されるものであってもよい。好ましくは前記第１の電極は、第１の延在された配線層を介して第１の電極パッドに接続され、前記第２の電極は、第２の延在された配線層を介して第２の電極パッドに接続され、前記第１の電極から第１の電極パッドまでの第１の導電距離は、前記第２の電極から第２の電極パッドまでの第２の導電距離に等しい。また、前記少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。
さらに本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む、前記突起状金属電極と、第１および第２の電極を有する少なくとも１つのキャパシタであって、前記電子部品の第１および第２の電極には金メッキが施され、前記第１および第２の電極が第１および第２の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも１つのキャパシタとを有する。
好ましくは前記キャパシタの前記第１の電極は、電源電位に電気的に接続され、前記第２の電極は基準電位に電気的に接続される。前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填されるようにしてもよい。また、前記複数の突起状金属電極は、パラジウム層上にＡｕまたはＣｕからなるバンプ電極を含むものであってもよい。さらに前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置されることも可能である。
さらに少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。実装される電子部品は、キャパシタ、抵抗、フィルター、その他の部品を含む。例えば、キャパシタは、電源電位と基準電位との間に接続されるバイパスコンデンサである。あるいは、Ａ／Ｄコンバータに用いられるキャパシタである。また、半導体基板が他の半導体基板上に積層される、パッケージオンパッケージ構造であってもよい。また、半導体基板は、全体が樹脂封止された樹脂パッケージであってもよい。
本発明に係る実装方法は、半導体チップ上に電子部品を実装するものであって、回路素子が形成された半導体基板を用意し、半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたＣｕ層、Ｃｕ層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、電子部品に超音波振動を与え、電子部品の電極を突起状金属電極に金属結合させる。好ましくは電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第２の荷重に達したとき超音波振動が終了される。
本発明によれば、半導体基板または半導体チップ上に形成された突起状金属電極に電子部品の金属電極を金属接合して実装するようにしたので、従来のようにソルダーペーストを基板上に形成する工程が不要になり、半導体装置の低コスト化を図ることができる。また、ソルダーペーストを用いたはんだ付けではないため、ボイドによる接続不良や泡状フラックス残渣の発生を抑制することができ、電子部品の接合の信頼性を向上させることができる。さらに電子部品の電極が突起状金属電極に接続されるため、電子部品から基板上の電極までの電気的接続距離が短縮され、ノイズの発生を抑制し、電子部品の電気的特性を良好に保つことができる。特に、複数の電子部品を実装するような場合には、各々の電気的接続距離を等しくすることで、各電子部品の電気的特性の均一化を図ることができる。さらに電子部品を突起状金属電極に接続することで、半導体装置の小型化にも寄与することができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するために誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。
図３は、本発明の実施例に係る電子部品を内蔵する半導体装置の要部断面を示している。本実施例の半導体装置は、シリコン基板１００を含み、シリコン基板１００には、複数の回路素子が形成されている。シリコン基板１００の表面には、回路素子に電気的に接続された複数の突起状金属電極１１０が形成されている。図には、２つの突起状金属電極１１０Ａ、１１０Ｂのみが示されているが、実際には、これより多数の突起状金属電極が形成されてもよい。
突起状金属電極１１０Ａ、１１０Ｂは、同一構成であるため、ここでは、突起状金属電極１１０Ａについて説明する。突起状金属電極１１０Ａは、好ましくは電極パッド１２０、ＴｉＷ／Ｃｕバリアメタル層１２２、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含んでいる。
電極パッド１２０は、アルミニウムまたはアルミニウム合金から形成される。電極パッド１２０は、図示しないビアホールを介して下層の導電性金属または導電性のポリシリコン層に電気的に接続され、あるいはコンタクトホールを介してシリコン基板１００の表面に形成された高不純物濃度の拡散領域に電気的に接続される。シリコン基板１００の表面は、シリコン酸化膜またはシリコン窒化膜等の保護膜１３０によって覆われ、保護膜１３０には、電極パッド１２０を露出するための開口１３２が形成されている。ＴｉＷ／Ｃｕバリアメタル１２２は、この開口１３２を介して電極パッド１２０に接続されている。ＴｉＷ／Ｃｕバリアメタル層１２２上には、パターンニングされたＣＵ層１２４、ニッケル層１２６およびパラジウム層１２８が順次積層されている。
突起状金属電極１１０Ａ、１１０Ｂには、電極が金属結合されたキャパシタ１４０が実装されている。キャパシタ１４０は、例えばタンタルセラミックコンデンサであり、その両端の電極１４２、１４４の表面には、Ａｕメッキが施されている。キャパシタ１４０の電極１４２、１４４の長さは、突起状金属電極１１０Ａ、１１０Ｂの間隔に対応し、電極１４２が突起状金属電極１１０Ａに金属結合し、電極１４４が突起状金属電極１１０Ｂに金属結合し、この金属結合は、パラジウム−金の共晶を含む。
図４は、キャパシタと突起状金属電極とを模式的に表した斜視図である。キャパシタ１４０は、概略矩形状を有しており、全体の長手方向の長さＬは、約６００μｍである。電極１４２、１４４の短手方向の幅Ｗは約３００μｍ、高さＨは約３００μｍ、長さＬ１、Ｌ２は、約１００μｍである。電極１４２、１４４の表面には、Ａｕメッキが施されている。電極１４２、１４４間の本体部１４６の長さは４００μｍである。また、シリコン基板の表面からパラジウム層１２８までの高さは、約１２μｍであり、キャパシタ１４０の本体部１４６とシリコン基板との間には若干の間隙１４８が形成される。間隙１４８には、アンダーフィル用樹脂を充填することで、キャパシタ１４０を補強するようにしてもよい。
キャパシタ１４０は、例えば、半導体装置に接続されるバイパスコンデンサであり、電源電圧の変動によるノイズを除去する。この場合、キャパシタ１４０の一方の電極１４２は、突起状金属電極１１０Ａを介して電源電圧に接続され、他方の電極１４４は、突起状金属電極１１０Ｂを介して接地電位または基準電位に接続される。
次に、突起状金属電極の形成方法について説明する。シリコン基板１００上にアルミニウム層を全面に形成し、公知のフォトリソ工程を利用して、図５(ａ)に示すように、電極パッド１２０をパターンニングする。
次に、図５（ｂ）に示すように、電極パッド１２０を覆うように基板全面にＳｉＯ２またはＳｉ３Ｎ４の保護膜１３０を形成し、次に、図示しないマスクを用いて保護膜１３０をエッチングし、図５（ｃ）に示すように、保護膜１３０に開口１３２を形成し、電極パッド１２０を露出する。次に、マスクを除去した後、ＣＶＤまたはスパッタリングにより、ＴｉＷ、Ｃｕ、ニッケル、パラジウムを順次積層し、図示しないエッチングマスクを用いてパラジウム層からＴｉＷまでをエッチングし、突起状金属電極１１０Ａ、１１０Ｂを形成する。
また、突起状金属電極１１０Ａ、１１０Ｂは、図３に示すように基板から垂直方向に延在するように形成する以外にも、図６に示すように、保護膜１３０上を延在する配線パターン１１０Ｃであってもよい。配線パターン１１０Ｃは、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含み、配線パターン１１０Ｃの幅、長さは、実装する電子部品の形状によって決定される。
上記した突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、半導体基板上の回路素子が形成されたアクティブ領域上に形成することができ、さらに突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、電子部品の実装以外にもボンディングパッドとしても使用することができる。電極パッド１２０に直接ボンディングを行うと、超音波や荷重によるストレスが回路素子へ大きく加わるが、突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃは、電極パッド１２０上にＣｕ層１２４を含むため、突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃにて超音波や荷重が与えられても、Ｃｕ層１２４が緩衝材として機能し、回路素子の損傷を抑制することができる。
突起状金属電極１１０Ａ、１１０Ｂおよび配線パターン１１０Ｃをアクティブ領域上に形成することができるため、キャパシタ１４０の実装位置の制限が緩和され、その自由度が非常に大きくなる。キャパシタ１４０の実装位置の自由度が広がれば、キャパシタ１４０の電気的特性を安定化させる上でも好都合である。つまり、キャパシタ１４０の電極１４２、１４４から電極パッド１２０までの電気的接続距離を小さくすることができ、これによりノイズの発生を抑制することができる。また、Ａ／Ｄコンバータのように複数のチャンネルに対応した複数のキャパシタを実装する場合、各キャパシタの電極と電極パッドまでの電気的接続距離をすべて等しくすることで、それぞれのキャパシタの電気的特性の均一化を図ることができる。
次に、キャパシタの実装方法について説明する。図７は、キャパシタ等の電子部品を半導体チップ上へ超音波熱圧着するための実装装置の一例を示す図である。実装装置２００は、Ｘ軸、Ｙ軸に摺動可能な基板ステージ２１０、キャパシタの実装を行うマウントヘッド２２０、基板ステージ２１０上の半導体チップを認識する認識カメラ２３０、マウントヘッド２２０の荷重を計測するロードセル２４０、マウントヘッド２２０をＺ軸方向に移動させかつＺ軸を中心とする角度θに回転するモータ２５０を備えている。
図８にマウントヘッドの側面図と正面から見た拡大図を示す。マウントヘッド２２０は、軸方向に延在する円柱状の金属部材から構成され、先端に向けて径が徐々に径が小さくなった吸着面２２２を有している。吸着面２２２は、平坦であり、その中心には、円形状の穴２２４が形成されている。この穴２２４は、マウントヘッド２２０の軸方向に沿って進み、図示しない吸引装置に接続されている。また、マウントヘッド２２０には、超音波振動装置２７０によって超音波振動が加えられ、セラミックヒータ２８０によって熱が加えられるようになっている。
先ず、基板ステージ２１０上に、複数の半導体チップが収容されたチップトレー２６０が載置され、基板ステージ２１０をＸ方向またはＹ方向に移動することでチップトレー２６０の位置決めが行われる。
次に、モータ２５０によりマウントヘッド２２０を所定の位置に移動させ、そこで、マウントヘッド２２０の吸着面２２２の穴２２４からエアーを吸引することで、吸着面２２２にキャパシタを保持する。キャパシタを吸着したマウントヘッド２２０は、基板ステージ２１０上の半導体チップに位置合わせされる。マウントヘッド２２０の位置合わせは、認識カメラ２３０からの画像データを画像処理することによって行われる。
キャパシタを保持したマウントヘッド２２０は、セラミックヒータ２８０からの熱によって加熱され、これにより、キャパシタは約１７０度の温度に維持される。次に、マウントヘッド２２０は、キャパシタを突起状金属電極１１０Ａ、１１０Ｂに一定の荷重で押圧し、次いで、超音波振動装置２７０によってマウントヘッド２２０に超音波振動が与えられる。
マウントヘッド２２０は、好ましくは図９に示すように、マウントヘッド２２０への荷重がＰ０に到達したときに、超音波振動が開始され、マウントヘッド２２０の荷重がＰ０より大きいＰ１に到達したときに超音波振動が終了される。超音波振動が与えられた期間、マウントヘッド２２０の高さが変化し、これをディスタンスＤで表している。すなわち、ディスタンスＤとは、超音波振動中のマウントヘッド２２０のＺ軸方向の高さの変化量である。ディスタンスＤは、突起状電極の高さや形状に依存するため、所望のディスタンスＤから超音波振動の期間を決定することができる。こうして、キャパシタの電極が超音波熱圧着により突起状金属電極に金属結合され、Ａｕとパラジウムとの共晶が形成される。
次に、本実施例に係る半導体装置の幾つかの例を説明する。図１０Ａは、図２Ａの従来の半導体装置に本実施例を適用したときの図である。同図に示すように、多層配線基板１０Ａ上には、半導体装置２０Ａ、２２Ａが実装されている。キャパシタ１４０Ａは、半導体装置２０Ａ、２２Ａのチップ上に形成された突起状金属電極に金属結合され、実装されている。これにより、半導体装置２０Ａ、２２Ａを実装する多層配線基板１０Ａまたはこれらのモジュールのサイズを小さくすることができる。また、従来のようにソルダーペーストを用いてキャパシタをはんだ付けしないため、製造工程が簡略化され、低コスト化を図ることができる。
図１０Ｂは、図２Ｂに対応するモールド樹脂封止された半導体装置である。同図に示すように、キャパシタ１４０Ｂは、半導体チップ上の突起状金属電極に金属結合により実装されている。これにより、半導体チップを封止する樹脂パッケージサイズを小さくすることができる。
図１０Ｃは、図２Ｃに対応する半導体装置を示している。同図に示すように、キャパシタ１４０Ｃは、半導体チップ５２Ａの表面に実装され、これらが樹脂６６Ｃで封止されている。また、１つのキャパシタ１４０Ｃは、延在された配線層１１０Ｃに金属結合された例を示している。キャパシタと半導体基板との間の熱膨張係数の差が大きい場合には、キャパシタと半導体基板との間の空間にアンダーフィル樹脂を充填し、その後に、全体を樹脂封止するようにしてもよい。
図１１は、複数の種類の電子部品が半導体チップ上に搭載された例を示している。半導体装置３００は、半導体チップ３０２と複数の外部端子３０４を含み、半導体チップ３０２の表面に形成された突起状金属電極またはそこから延在された配線パターンが多数形成されている。この配線パターンは、半導体チップのアクティブ領域上に延びている。選択された突起状金属電極または配線パターンに、選択された電子部品（ハッチングで表示）３１０〜３２４が金属結合されている。これらの電子部品３１０〜３２４は、例えば、小型核型チップ固定抵抗器、タンタルキャパシタ、ターミナルＥＭＩフィルタ、ＩＣプロテクタ等である。
次に、本発明の第２の実施例について説明する。第２の実施例では、図１２に示すように、Ａｌ電極１２０、Ｃｕ層１２４、ニッケル層１２６およびパラジウム層１２８を含む突起状金属電極４００上に、金属バンプ４１０が形成され、金属バンプ４１０は、キャパシタ等の電子部品４２０の金属メッキされた電極４３０に超音波熱圧着により接続される。金属バンプ４１０は、ＡｕやＣｕ等の突起状金属電極４００に金属結合可能な金属物質から構成される。電極４３０の金属メッキは、ＡｕやＣｕ等の金属バンプ４１０と金属共晶可能な金属物質から構成される。
次に、本発明の第３の実施例について説明する。第３の実施例では、図１３に示すように、Ａｌ電極パッド１２０上に、ＡｕまたはＣｕなどの材料から構成されるバンプ電極５００を形成する。電子部品５１０の電極５２０には、金属バンプ５００と金属共晶することができる材料、例えばＡｕ、Ｃｕなどが金属メッキされている。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
好ましくは突起状金属電極は、最上層にパラジウム層を含み、パラジウム層と電極パッドの間にＣｕ層を含む構成であればよい。例えば、突起状金属電極は、ニッケル層を含まなくてもよく、あるいは、ニッケル層に加えて他の金属層を含んでも良い。バリアメタル層は、必ずしもＴｉＷ／Ｃｕに限らず、ＴｉＷ層であってもよい。
１００：シリコン基板
１１０Ａ、１１０Ｂ：突起状金属電極
１１０Ｃ：延在された配線パターン
１２０：電極パッド
１２２：ＴｉＷ／Ｃｕバリアメタル層
１２４：Ｃｕ層
１２６：ニッケル層
１２８：パラジウム層
１３０：保護膜
１３２：開口
１４０、１４０Ａ、１４０Ｂ、１４０Ｃ：キャパシタ
１４２、１４４：電極
１４６：本体部
１４８：間隙
１１０Ａ、１１０Ｂ：突起状金属電極
１１０Ｃ：延在された配線パターン
１２０：電極パッド
１２２：ＴｉＷ／Ｃｕバリアメタル層
１２４：Ｃｕ層
１２６：ニッケル層
１２８：パラジウム層
１３０：保護膜
１３２：開口
１４０、１４０Ａ、１４０Ｂ、１４０Ｃ：キャパシタ
１４２、１４４：電極
１４６：本体部
１４８：間隙
Claims (8)
- 複数の回路素子が形成された半導体基板と、
半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された第１および第２の突起状金属電極と、
第１および第２の電極を有する少なくとも１つの電子部品であって、前記第１の電極が前記第１の突起状金属電極に金属結合され、前記第２の電極が前記第２の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも１つの電子部品と、
を含み、
前記第１および第２の電極は、超音波熱圧着により前記第１および第２の突起状金属電極に接続され、前記金属結合が、金−パラジウム共晶を含む、半導体装置。 - 前記第１および第２の突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第１または第２の電極は、前記延在された配線層に金属結合される、請求項１に記載の半導体装置。
- 前記第１の電極は、第１の延在された配線層を介して第１の電極パッドに接続され、前記第２の電極は、第２の延在された配線層を介して第２の電極パッドに接続され、前記第１の電極から第１の電極パッドまでの第１の導電距離は、前記第２の電極から第２の電極パッドまでの第２の導電距離に等しい、請求項２に記載の半導体装置。
- 前記少なくとも１つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填される、請求項１ないし３いずれか１つに記載の半導体装置。
- 前記第１および第２の突起状金属電極は、パラジウム層上にＡｕからなるバンプ電極を含む、請求項１ないし４いずれか１つに記載の半導体装置。
- 前記第１および第２の突起状金属電極は、前記回路素子が形成された活性領域上に配置される、請求項１ないし５いずれか１つに記載の半導体装置。
- 前記半導体基板は、他の半導体基板上に実装されている、請求項１ないし６いずれか１つに記載の半導体装置。
- 前記半導体基板は、樹脂封止される、請求項１ないし７いずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010231373A JP5229296B2 (ja) | 2010-10-14 | 2010-10-14 | Ｉｃチップ上への電子部品の実装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010231373A JP5229296B2 (ja) | 2010-10-14 | 2010-10-14 | Ｉｃチップ上への電子部品の実装 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008206669A Division JP4811437B2 (ja) | 2008-08-11 | 2008-08-11 | Ｉｃチップ上への電子部品の実装 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011009794A JP2011009794A (ja) | 2011-01-13 |
| JP5229296B2 true JP5229296B2 (ja) | 2013-07-03 |
Family
ID=43565990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010231373A Active JP5229296B2 (ja) | 2010-10-14 | 2010-10-14 | Ｉｃチップ上への電子部品の実装 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5229296B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326411A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | ワイヤボンディング装置 |
| JP2000311922A (ja) * | 1999-04-28 | 2000-11-07 | Mitsumi Electric Co Ltd | フリップチップの接合方法及び実装基板 |
| JP4572465B2 (ja) * | 2000-12-15 | 2010-11-04 | 株式会社村田製作所 | 電子部品装置の製造方法 |
| JP3891838B2 (ja) * | 2001-12-26 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP4538473B2 (ja) * | 2007-06-25 | 2010-09-08 | 富士通株式会社 | 半導体装置 |
-
2010
- 2010-10-14 JP JP2010231373A patent/JP5229296B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011009794A (ja) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4790157B2 (ja) | 半導体装置 | |
| JP5259560B2 (ja) | 半導体装置 | |
| US6551918B2 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
| US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| JP5436963B2 (ja) | 配線基板及び半導体装置 | |
| JP2001267473A (ja) | 半導体装置およびその製造方法 | |
| JP2005252018A (ja) | 樹脂封止型半導体装置およびリードフレームならびにその製造方法 | |
| JP4811437B2 (ja) | Ｉｃチップ上への電子部品の実装 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JP5058714B2 (ja) | 半導体装置及びその製造方法 | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JP4932744B2 (ja) | 配線基板及びその製造方法並びに電子部品装置及びその製造方法 | |
| JP5229296B2 (ja) | Ｉｃチップ上への電子部品の実装 | |
| JP4190527B2 (ja) | 半導体装置 | |
| JPH08236898A (ja) | 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JP2013012720A (ja) | 電子装置 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| US20080137315A1 (en) | Electronic component device and method of mounting electronic component | |
| JP4823662B2 (ja) | 半導体装置 | |
| JP2006019596A (ja) | 半導体装置およびその製造方法 | |
| JP2008153699A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5229296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |