JP5397278B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5397278B2
JP5397278B2 JP2010053398A JP2010053398A JP5397278B2 JP 5397278 B2 JP5397278 B2 JP 5397278B2 JP 2010053398 A JP2010053398 A JP 2010053398A JP 2010053398 A JP2010053398 A JP 2010053398A JP 5397278 B2 JP5397278 B2 JP 5397278B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
wiring
electrode
heat conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010053398A
Other languages
English (en)
Other versions
JP2011187823A (ja
Inventor
康宏 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010053398A priority Critical patent/JP5397278B2/ja
Publication of JP2011187823A publication Critical patent/JP2011187823A/ja
Application granted granted Critical
Publication of JP5397278B2 publication Critical patent/JP5397278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、半導体素子を配線基板に搭載するとともに、半導体素子で発生する熱を熱伝導部材に伝えて放熱を行うようにした半導体装置に関する。
一般に、この種の半導体装置は、半導体素子を配線基板の一面に搭載し、半導体素子と配線基板とを電気的に接続し、これら半導体素子と配線基板とを樹脂で封止してなる。また、配線基板の他面にヒートシンクなどの熱伝導部材を配置して、半導体素子で発生する熱を熱伝導性部材に伝えて放熱を行うようにしている。
このような半導体装置としては、たとえば特許文献1に記載のものが提案されている。このものは、第1の配線基板と第2の配線基板とを熱伝導性部材を介して重ね合わせ、第1の配線基板の外側に第1の半導体素子を搭載し、第2の配線基板の外側に第2の半導体素子を搭載したものである。
ここで、このものでは、さらに、第1の配線基板については貫通孔を設け、この貫通孔を介して熱伝導部材と第1の半導体素子とを直接接触させ、第2の半導体素子については第2の配線基板を介在させて熱伝導部材と接触させている。
特開2005−317792号公報
しかしながら、上記特許文献1のものでは、第2の半導体素子については第2の配線基板を介在させて熱伝導部材と接触させているため、第2の配線基板の厚さにより放熱の効果が阻害されてしまう。特に、第2の配線基板が厚くなってくると放熱も不十分になってしまう。
また、第1の配線基板のように貫通孔を設け、この貫通孔に熱伝導部材を配置して熱伝導部材と第1の半導体素子とを直接接触させる場合、第1の配線基板における第1の半導体素子の搭載面に貫通孔が開口する状態となり、その開口部の分、当該搭載面の配線スペースが少なくなってしまうなどの制約が生じる。
本発明は、上記問題に鑑みてなされたものであり、配線基板の一面側に半導体素子を搭載し、他面側に熱伝導部材を設けるにあたって、配線基板における半導体素子の搭載領域に貫通孔を設けることなく、しかも半導体素子を搭載する配線基板の厚さに関係なく、適切に放熱が行えるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、配線基板(20)はシリコンインターポーザよりなり、この配線基板(20)のうち半導体素子(10)の搭載される部位では、配線基板(20)の他面から凹んだ凹部(23)を設けることにより、凹部(23)の底部側に位置する配線基板(20)の一面側の部位を薄肉部(24)とし、凹部(23)には、熱伝導性を有する熱伝導部材(30)が挿入して配置されており、半導体素子(10)で発生する熱が薄肉部(24)を介して熱伝導部材(30)に伝えられるようになっており、熱伝導部材(30)の一部は外部に露出しており、
半導体素子(10)には、半導体素子(10)の配線基板(20)と対向する面側から配線基板(20)とは反対の面側へ半導体素子(10)を貫通し、且つ半導体素子(10)の当該両面側を電気的に接続する導電性の貫通電極(11)が設けられており、
さらに、外部と接続されてGND電位とされるGND端子(61)を備えており、
配線基板(20)には、配線基板(20)の一面から他面へ配線基板(20)を貫通し、且つ配線基板(20)の当該両面側を電気的に接続する導電性の貫通電極(21)が設けられており、
半導体素子(10)の配線基板(20)と対向する面側にて、半導体素子の貫通電極(11)と配線基板の貫通電極(21)とが、電気的に接続されており、
配線基板(20)の一面のうち半導体素子(10)の周囲には、半導体素子(10)を取り囲む環状をなし且つ配線基板の貫通電極(21)と導通する環状配線部(25)が設けられ、
配線基板(20)の凹部(23)には、当該凹部の底部全体を覆うように形成され且つ配線基板の貫通電極(21)と導通する凹部配線部(26)が設けられ、
前記熱伝導部材(30)とは別の熱伝導部材(30)であって金属よりなる熱伝導部材(30)が、半導体素子(10)の配線基板(20)とは反対の面側にも、半導体素子の貫通電極(11)を介して環状配線部(25)および凹部配線部(26)と導通する形で設けられ、
半導体素子(10)で発生した熱は、半導体素子(10)の配線基板(20)とは反対の面側に位置する前記別の熱伝導部材(30)にも放熱されるようになっており、
各配線部(25、26)および前記別の熱伝導部材(30)を、GND端子(61)に接続することにより、GND電位とされた各配線部(25、26)および前記別の熱伝導部材(30)によって、半導体素子(10)を取り囲むようにしたことを特徴とする。
それによれば、配線基板(20)のうち半導体素子(10)の搭載される部位に凹部(23)を設けることで薄肉部(24)を形成し、この薄肉部(24)を介して半導体素子(10)と熱伝導部材(30)との伝熱を行い、熱伝導部材(30)の外部への露出部(31)から放熱を行うようにしているから、配線基板(20)における半導体素子(10)の搭載領域に貫通孔を設けることなく、しかも配線基板(20)の厚さに関係なく、熱効率が向上し、適切に放熱を行うことができる。
また、請求項1に記載の発明によれば、半導体素子(10)の貫通電極(11)により、半導体素子(10)における配線基板(20)と対向する面側と、それとは反対の面側との両面側を電気的に接続するから、従来のワイヤボンドのように配線基板において半導体素子の外側にワイヤボンド領域を確保する必要がなくなり、小型化が図れる。
さらに、請求項1に記載の発明によれば、凹部(23)に配置され、かつ、外部に露出する熱伝導部材(30)とは別の熱伝導部材(30)であって金属よりなる熱伝導部材(30)が、半導体素子(10)の配線基板(20)とは反対の面側にも、半導体素子の貫通電極(11)を介して環状配線部(25)および凹部配線部(26)と導通する形で設けられ、半導体素子(10)で発生した熱は、半導体素子(10)の配線基板(20)とは反対の面側に位置する別の熱伝導部材(30)にも放熱されるようになっているから、半導体素子(10)の配線基板(20)と対向する面および配線基板(20)とは反対の面の両面側から放熱が可能となるとともに、半導体素子(10)の当該両面がGND電位となっている部材(25、26、30)で囲まれることで、半導体素子(10)のノイズシールド効果が向上する。
また、請求項に記載の発明のように、請求項1に記載の半導体装置において、半導体素子(10)は複数個であり、各々の半導体素子(10)について、配線基板(20)を凹部(23)にて半導体素子(10)と熱伝導部材(30)とで挟むことにより、半導体素子(10)、配線基板(20)、熱伝導部材(30)が順次積層された積層体(1、2)を形成し、複数個の積層体(1、2)を当該積層体の積層方向に重ねて配置してなるものとしてもよい。
また、請求項に記載の発明では、請求項1または2に記載の半導体装置において、半導体素子(10)と配線基板(20)とは、樹脂(40)で封止されており、熱伝導部材(30)の一部は樹脂(40)より外部に露出していることを特徴とする。このように樹脂封止されたパッケージの形態を採用できる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る半導体装置の概略断面図である。 (a)は図1の半導体装置の概略斜視図、(b)は概略上面図、(c)は概略下面図である。 図1の半導体装置のうち樹脂を除く各構成部品の分解斜視図である。 配線基板の製造工程を示す工程図である。 組み付け工程を示す工程図である。 配線基板の他の製造工程を示す工程図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 本発明の第3実施形態に係る半導体装置の概略断面図である。 本発明の第4実施形態に係る半導体装置の概略断面図である。 本発明の第5実施形態に係る半導体装置の概略断面図である。 本発明の他の実施形態に係る半導体装置の概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の概略断面構成を示す図である。また、図2において(a)は図1の半導体装置S1の概略斜視図、(b)は概略上面図、(c)は概略下面図である。また、図3は、図1の半導体装置S1のうち樹脂40を除く各構成部品の分解斜視図である。
本実施形態の半導体装置S1は、大きくは、配線基板20の一面(図1中の上面)側に半導体素子10を設け、他面(図1中の下面)側に熱伝導部材30を設けて、これら半導体素子10および熱伝導部材30により配線基板20を挟んでなる積層体1、2を形成し、この積層体1、2を当該積層体の積層方向に重ねて配置したものを樹脂40により封止してなる。
ここでは、上段の積層体1(図1中の上側)および下段の積層体2(図1中の下側)の2個を重ねた構成としている。なお、以下、各積層体1、2の半導体素子10、配線基板20、熱伝導部材30については、どちらかの積層体1、2のものであるか区別する場合には、「上段の・・・」、「下段の・・・」というように表記することとする。
各積層体1、2における半導体素子10は、一般的な半導体プロセスにより形成されたシリコン半導体チップなどよりなるもので、たとえば図示しないトランジスタや配線等が形成されたICチップよりなる。ここでは、図1〜図3に示されるように、各半導体素子10は典型的な矩形板状をなしている。
また、各半導体素子10には、半導体素子10の配線基板20と対向する面(図1中の上面)側から配線基板20とは反対の面(図1中の下面)側へ半導体素子10を貫通する貫通電極11が設けられている。この貫通電極11は導電性のものであり、半導体素子10における配線基板20と対向する面とそれとは反対の面との両面側を電気的に接続するものである。
具体的には、貫通電極11は、トレンチエッチングなどにより半導体素子10に貫通孔を形成し、その貫通孔の側壁に熱酸化やスパッタ、CVDなどにより酸化膜や窒化膜などの絶縁膜を形成した後、当該貫通孔にメッキやスパッタ、CVDなどにより金や銅などの導電材料を充填してなる一般的なものである。
図1、図3に示される例では、各半導体素子10の周辺部に複数個の貫通電極11が配置されている。具体的には、貫通電極11は半導体素子10の各辺に沿って複数個配列されている。
そして、この半導体素子の貫通電極11は、半導体素子10に設けられた図示しない配線に導通して設けられ、この配線を介して、半導体素子10におけるトランジスタなどの各素子に電気的に接続されている。なお、この図示しない配線も、一般的なものと同様、スパッタやCVD、フォトリソグラフなどの手法により形成されたものである。
各積層体1、2における配線基板20は、たとえばプリント基板やセラミック基板、あるいはシリコンインターポーザなどよりなるものである。ここでは、配線基板20は矩形板状をなしている。
本実施形態では、図1、図3に示されるように、この配線基板20には、配線基板20の一面から他面へ貫通し、配線基板20の当該一面側と当該他面側とを電気的に接続する導電性の貫通電極21が設けられている。
たとえば、配線基板の貫通電極21は、一般的な配線基板に設けられる貫通電極と同様のものであり、トレンチエッチングなどにより配線基板20に貫通孔を形成し、その貫通孔の側壁に熱酸化やスパッタ、CVDなどにより酸化膜や窒化膜などの絶縁膜を形成した後、当該貫通孔にメッキやスパッタ、CVDなどにより金や銅などの導電材料を充填してなる一般的なものである。なお、配線基板20の本体が電気絶縁性であれば、上記貫通孔の側壁の絶縁膜は省略してもよい。
この配線基板の貫通電極21は、配線基板20の一面に搭載されている半導体素子の貫通電極11と同じ位置に設けられており、図1、図3に示される例では、各半導体素子10の周辺部に対応して複数個の配線基板の貫通電極21が配置されている。
そして、各配線基板の貫通電極21は、配線基板20の一面および他面に設けられている配線22に電気的に接続されている。なお、図1、図3では、この配線基板20の配線22は一部のみを示してある。
また、図1に示されるように、各積層体1、2において、半導体素子10の配線基板20と対向する面側にて半導体素子の貫通電極11と配線基板20とが、電気的に接続されている。ここでは、配線基板20の一面側にて、半導体素子10の周辺部に位置する貫通電極11とこれに対向する配線基板の貫通電極21とが、はんだなどよりなる導電性接合材50を介して電気的に接続されている。
また、図1では、半導体素子10の中央寄りの部位すなわち後述する配線基板20の薄肉部24の位置にて、半導体素子10の電極11と配線基板20の配線22とが導電性接合部材50を介して電気的に接続されている。なお、この部分においては、半導体素子10の電極11は上記貫通電極11であってもよいし、一般的な表面または裏面の電極であってもよい。
なお、両貫通電極11、21の電気的接続および半導体素子の電極11と配線基板20の配線22の電気的接続は、導電性接合部材50を介さずに、直接接触して超音波接合や熱圧着などによって形成される金属接合により成されたものであってもよい。このようにして、各積層体1、2において、半導体素子10は配線基板20の一面に搭載され、半導体素子10と配線基板20とが電気的に接続されている。
また、図1に示されるように、下段の半導体素子10における配線基板20とは反対の面は、上段の配線基板20の他面と対向している。そして、これら下段の半導体素子の貫通電極11と上段の配線基板の貫通電極21とが対向しており、これら両貫通電極11、21は、ここでは金属接合により電気的に接続されている。なお、この接続も上記導電性接合材50を介したものであってもよい。
また、下段の配線基板20は、その他面側に外部との電気的接続を行うための外部電極端子60を有する。これは、メッキや蒸着、スパッタなどにより形成された金や銅などのバンプやはんだなどよりなる。この外部電極端子60は、下段の配線基板の貫通電極21を介して当該配線基板20の一面側の配線と導通している。
このように、各積層体1、2において、半導体素子10と配線基板20とは各貫通電極11、21を介して電気的に接続されており、各積層体1、2の間の電気的に接続は、上段の配線基板の貫通電極21と下段の半導体素子の貫通電極11との接合により行われている。
つまり、各段の半導体素子10および配線基板20は、貫通電極11、21を介して積層体1、2の積層方向に沿って、互いに電気的に接続され、外部電極端子60を通じて外部と電気的に接続されるようになっている。
ここで、図1〜図3に示されるように、各積層体1、2において、配線基板20のうち半導体素子10の搭載される部位では、配線基板20の他面から凹んだ凹部23が設けられている。
それにより、凹部23の底部側に位置する配線基板20の一面側の部位は、凹部23以外の部位に比べて薄い薄肉部24とされている。ここでは、当該半導体素子10の搭載される部位の中央部を薄肉部24としている。そして、上記した配線基板の貫通電極21は、薄肉部24以外の厚い部位を貫通して形成されている。なお、配線基板20の上記配線22は、配線基板20一面において薄肉部24にも形成されている。
さらに言うならば、具体的には、凹部23は、半導体素子10の中央部に対応して設けられており、半導体素子10の周辺部には凹部23は設けられず、厚い部位とされている。そして、そこに形成された配線基板の貫通電極21と半導体素子の貫通電極11とが、上述のように電気的に接続されている。
そして、凹部23には、熱伝導性を有する熱伝導部材30が挿入して配置されている。この熱伝導部材30は、銅、鉄、アルミなどの熱伝導性に優れた材料よりなり、ここでは、矩形板状をなしている。そして、各積層体1、2においては、半導体素子10で発生する熱が、薄肉部24を介して熱伝導部材30に伝えられるようになっている。
また、図2に示されるように、熱伝導部材30の一部は凹部23より外部に露出している。そして、熱伝導部材30は、その凹部23より露出した部位31にて、半導体素子10からの熱を外部へ放熱するようになっている。つまり、この熱伝導部材30における外部への露出部31は放熱部31として構成されている。
具体的には、各積層体1、2において、図2に示されるように、配線基板20の凹部23が配線基板20の対向する両端を貫通して設けられ、凹部23における配線基板20の側面の開口部から熱伝導部材30が突出している。また、図1、図2に示されるように、下段の熱伝導部材30は、配線基板20の他面側の凹部23の開口部より外部に露出している。
ここで、熱伝導部材30は金属などよりなるため、熱伝導性に優れるとともに導電性を有することが多い。しかし、本半導体装置S1では、薄肉部24における配線基板20の一面上に酸化膜などの層間絶縁膜を設け、その層間絶縁膜上に図示しない配線を設けており、これら薄肉部24に設けた配線と熱伝導部材30とは、当該層間絶縁膜によって電気的に絶縁されるようにしている。なお、この層間絶縁膜は後述の図4にて層間絶縁膜20bとして示してある。
このように、本実施形態の半導体装置S1においては、2個の半導体素子10のそれぞれについて、配線基板20を凹部23にて半導体素子10と熱伝導部材30とで挟むことにより、半導体素子10、配線基板20、熱伝導部材30が順次積層された積層体1、2を形成し、これら2個の積層体1、2を当該積層体の積層方向に重ねて配置してなるものとしている。
そして、各積層体1、2は樹脂40で封止されているが、この樹脂40は、たとえばエポキシ樹脂などよりなり、一般的な金型成形やディスペンスなどの手法により形成されるものである。
ここで、両積層体1、2における上記熱伝導部材30の露出部31は樹脂40に対しても突出して外部に露出している。また、下段の配線基板20の他面側における凹部23の開口部より露出する熱伝導部材30の面、および、外部電極端子60も、樹脂40より露出している。
このように構成された本半導体装置S1においては、放熱経路は次のようなものとなる。すなわち、上段の半導体素子10の熱は、薄肉部24を介して当該上段の熱伝導部材30へ伝わり、その露出部31から外部へ放熱される。
一方、下段の半導体素子10の熱は薄肉部24を介して当該下段の熱伝導部材30へ伝わり、外部へ放熱される。さらに、下段の半導体素子10は上段の熱伝導部材30にも接触しているから、下段の半導体素子10の熱は上段の熱伝導部材30へ伝わり、外部へ放熱される。
このように、本実施形態によれば、配線基板20のうち半導体素子10の搭載される部位に凹部23を設けることで薄肉部24を形成し、この薄肉部24を介して半導体素子10と熱伝導部材30との伝熱を行い、熱伝導部材30の外部への露出部31から放熱を行うようにしているから、配線基板20における半導体素子10の搭載領域に貫通孔を設けることなく、しかも配線基板20の厚さに関係なく、熱効率が向上し、適切に放熱を行うことができる。
さらに述べるならば、本実施形態では、配線基板20の他面側には凹部23を形成するものの、半導体素子10の搭載面である配線基板20の一面については、半導体素子10の搭載スペースや、トランジスタなどの素子あるいは配線、電極等の配置スペースに何ら影響を及ぼさない。
これについて、さらに言うならば、たとえば、図1に示したように、半導体素子10と配線基板20との接続は、半導体素子10の周辺部だけでなく、半導体素子10の中央部すなわち配線基板20の薄肉部24上にて行うこともできるのである。
また、本実施形態によれば、半導体素子の貫通電極11により、半導体素子10における配線基板20と対向する面側と、それとは反対の面側との両面側を電気的に接続するから、従来のワイヤボンドのように配線基板において半導体素子の外側にワイヤボンド領域を確保する必要がなくなり、小型化が図れる。
具体的には、従来のようなワイヤボンディングの場合、配線基板における半導体素子の搭載部位の周囲にワイヤボンディング用のパッドを設け、半導体素子の配線基板とは反対の面とパッドとをワイヤで接続する。
しかし、本実施形態では、半導体素子10に、半導体素子10の配線基板20側の面とその反対の面との両面を貫通し且つ当該両面側を電気的に接続する貫通電極11を設け、この貫通電極11を配線基板20に接続しているから、ワイヤボンディングと同様に半導体素子10の配線基板20とは反対の面と、配線基板20とを、半導体素子の貫通電極11によって電気的に接続することができる。
しかも、配線基板20における半導体素子10の搭載部位の周囲にワイヤボンディング用の領域を設けることが不要となるから、配線基板20の小型化が図れ、ひいては装置全体の小型化につながる。
また、上述したが、配線基板20にも貫通電極21を設けることで、配線基板20のうち半導体素子10とは反対の面である配線基板20の他面側も、配線基板の貫通電極21を介して半導体素子10と導通させることができる。その結果、上段と下段の異なる積層体1、2の半導体素子10同士を、上段の配線基板の貫通電極21を介して、電気的に接続することができる。
次に、本半導体装置S1の製造方法の一具体例について、図4、図5を参照して述べる。図4は配線基板20の製造工程を示す工程図であり、(a)〜(f)は概略断面図、(g)は一部切り欠き斜視図、また、図5は組み付け工程を示す工程図であり、各ワークの概略断面図である。
まず、半導体素子10、配線基板20のそれぞれを用意する。半導体素子10は一般的な半導体プロセスにより形成する。たとえば半導体ウェハに対して、トランジスタなどの素子や配線および貫通電極11を形成し、これをダイシングなどでチップ化することにより、半導体素子10が形成される。
配線基板20については、まず、図4(a)、(b)に示されるように、配線基板20の本体部20aの一面に、熱酸化、スパッタやCVDなどの一般的な成膜方法やフォトリソグラフなどの一般的なパターニング方法などを用いて、層間絶縁膜20bおよび配線21aを形成する。ここで、配線21aは、配線基板20の一面側における貫通電極21の端部や上記配線22として構成される。
次に、図4(c)に示されるように、研削や研磨などにより本体部20aの他面側を削って、本体部20aを薄膜化する。その後、図4(d)、(e)に示されるように、配線基板の貫通電極21を形成する。
具体的には、本体部20aの他面側からトレンチエッチングにより貫通孔を形成し、その側壁に熱酸化やスパッタ、CVDなどにより絶縁膜を形成した後、当該貫通孔にメッキやスパッタ、CVDなどにより導電材料21bを充填する。
そして、図4(e)に示されるように、本体部20aの他面にも、本体部20aの一面側と同様に、層間絶縁膜20bおよび配線21aを形成する。この場合、配線21aは、配線基板20の他面側における貫通電極21の端部や上記配線22として構成される。こうして、配線基板20において、貫通電極21および上記配線22ができあがる。
その後、図4(f)、(g)に示されるように、凹部23および薄肉部24の形成を行う。これは、本体部20aの他面側から、ドライエッチングやウェットエッチングなどを行うことにより形成される。こうして、配線基板20の形成が完了する。
こうして、半導体素子10および配線基板20を用意した後、図5(a)、(b)に示されるように、これらを組み付けて、各積層体1、2を形成する。具体的には、配線基板20の一面に半導体素子10を搭載し、ここでは、上記した導電性接合材50を介して両者10、20の貫通電極11、21同士を接合する。
続いて、図5(c)に示されるように、各積層体1、2を重ね合わせるとともに、ここでは、下段の半導体素子の貫通電極11と上段の配線基板の貫通電極21とを、超音波接合や熱圧着などによって金属接合する。その後は、図5(d)に示されるように、外部電極端子60を形成し、これを樹脂40で封止してやれば、本実施形態の半導体装置S1ができあがる。
また、図6は、本半導体装置S1の配線基板20の他の製造工程を示す工程図である。この図6の方法は、配線基板の貫通電極21を形成した後に、本体部20aの薄膜化を行うものである。
すなわち、この図6では、まず、配線基板20の本体部20aの一面に層間絶縁膜20bを形成し(図6(a)、(b)参照)、本体部20aの一面側からトレンチエッチングなどを行って導電材料21bの充填までを行い(図6(c)参照)、さらに配線21aを形成する(図6(d)参照)。
次に、図6(e)に示されるように、研削や研磨などにより本体部20aの他面側を削って、本体部20aを薄膜化し、本体部20aの他面側にて導電材料21bを露出させる。その後、図6(f)に示されるように、本体部20aの他面にも、層間絶縁膜20bおよび配線21aを形成することで、貫通電極21およびその他の配線を完成させる。
その後は、この場合も、上記同様にして凹部23および薄肉部24の形成を行うことで、配線基板20の形成が完了する。この他の製造工程によりできあがった配線基板20も、上記図4(e)、(f)に示されるものと同様である。
(第2実施形態)
図7は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。なお、図7では、貫通電極11、21間を接続する上記導電性接合部材については省略してあり、このことについては、後述の図8〜図10も同様である。本実施形態は、上記第1実施形態に比べて、下段の熱伝導部材30の配置の位置が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、上記図1に示されるように、配線基板20における半導体素子10の搭載される部位の中央部を薄肉部24としていた。それに対して、図7に示されるように、本実施形態では、下段の積層体2において、配線基板20における半導体素子10の搭載部位の周辺部に、配線基板20の側面に開口する凹部23を設け、当該周辺部を薄肉部24としている。
この場合、下段の積層体2においては、配線基板20の側面よりも外側に熱伝導部材30がはみ出してもよく、その分、熱伝導部材30の放熱面積を大きくすることができるため、放熱性向上という点では好ましい。
なお、この場合、下段の積層体2において、半導体素子の貫通電極11と配線基板の貫通電極12との位置がずれているが、これら両貫通電極11、12は配線基板20の一面上の図示しない配線により電気的に接続されている。
(第3実施形態)
図8は、本発明の第3実施形態に係る半導体装置S3の概略断面構成を示す図である。本実施形態は、上記第2実施形態に比べて、上段の熱伝導部材30の配置の位置が相違するものであり、ここでは、その相違点を中心に述べることとする。
図8に示されるように、本実施形態では、上段の積層体1において、配線基板20における半導体素子10の搭載される部位の中央部だけでなく、さらに周辺部にも、配線基板20の側面に開口する凹部23を設け、当該周辺部を薄肉部24としている。
この場合、下段の積層体2だけでなく上段の積層体1においても、配線基板20の側面よりも外側に熱伝導部材30がはみ出してもよく、その分、熱伝導部材30の放熱面積を大きくすることができるため、放熱性向上という点では好ましい構成となる。
なお、この場合、上段の積層体1において、半導体素子の貫通電極11と配線基板の貫通電極12との位置がずれているが、これら両貫通電極11、12は配線基板20の一面上の図示しない配線により電気的に接続されている。
(第4実施形態)
図9は、本発明の第4実施形態に係る半導体装置S4の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、上段の配線基板20および熱伝導部材30の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
図9に示されるように、本実施形態では、上段の積層体1において配線基板20を2個備えたものとしている。具体的には、半導体素子10を一面に搭載する配線基板20の他面側に、もう1個の同じ凹部23を有する配線基板20を設け、これら2個の配線基板20の凹部23の開口部同士を合わせ、接着などで接合している。そして、当該両配線基板20の凹部23で囲まれた空間内に熱伝導部材30を配置している。
この場合、上段の積層体1における熱伝導部材30の厚さは、2個の凹部23の深さに相当する厚いものにすることができるため、当該熱伝導部材30の熱容量が大きくなり、放熱性の向上という点では好ましい。
(第5実施形態)
図10は、本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態を変形したものであり、ここでは、上記第1実施形態との相違点を中心に述べることとする。
図10に示されるように、本実施形態では、外部電極端子60のうちの一部が、外部と接続されてGND電位とされるGND端子61として構成されている。また、各積層体1、2において、配線基板20に貫通電極21が設けられており、半導体素子10の配線基板20と対向する面側にて、半導体素子の貫通電極11と配線基板の貫通電極21とが電気的に接続されていることは、上記第1実施形態と同様である。
ここで、本実施形態では、各積層体1、2において、配線基板20の一面のうち半導体素子10の周囲には、半導体素子10を取り囲む環状をなし且つ配線基板の貫通電極21と導通する環状配線部25が設けられている。
この環状配線部25の具体的な平面形状は、たとえば、内周が半導体素子10の外郭よりも内側に位置し、外周が半導体素子10の外郭よりも外側に位置する額縁状のものにできる。この環状配線部25も、配線基板20における配線と同様の形成方法により形成される。
そして、この環状配線部25と半導体素子10とは、半導体素子10の周辺部にて重なり合っており、この重なり部分にて、環状配線部25と半導体素子10の貫通電極11とが、金属接合やはんだなどにより電気的に接続されている。
また、配線基板20の凹部23には、当該凹部23の底部全体を覆うように形成され且つ配線基板の貫通電極21と導通する凹部配線部26が設けられている。この凹部配線部26は、凹部23の形成後に、配線基板20における配線と同様の方法により形成される。また、凹部配線部26は、たとえば、配線基板の貫通電極21から凹部23の側面を通り底部に至るように連続して形成されたものとすることで、当該貫通電極21と電気的に接続されている。
また、本実施形態では、上段の積層体1において、銅、鉄、アルミなどの金属よりなる熱伝導部材30が、半導体素子10の配線基板20とは反対の面側にも設けられている。以下、この上段の半導体素子10における配線基板20とは反対の面側に位置する熱伝導部材30を、図10中の最上部に位置することから、最上部の熱伝導部材30ということとする。
そして、この最上部の熱伝導部材30は、上段の半導体素子の貫通電極11を介して、上段の配線基板20の環状配線部25と導通し、さらに、上段の配線基板20の貫通電極21を介して上段の配線基板20の凹部配線部26と導通している。
ここで、最上部の熱伝導部材30と半導体素子の貫通電極11とは、金属接合やはんだなどにより接合され、電気的に接続されている。また、上段の積層体1においては、半導体素子10で発生した熱は、最上部の熱伝導部材30にも放熱される。
また、本実施形態では、最上部の熱伝導部材30以外の熱伝導部材30も、銅、鉄、アルミなどの金属よりなる。つまり、下段の積層体2においても、金属よりなる熱伝導部材30が、半導体素子10の配線基板20とは反対の面側にも設けられている。
この下段の半導体素子10については、上段の配線基板20の他面に位置する熱伝導部材30が、当該下段の半導体素子10における配線基板20とは反対の面側に位置する熱伝導部材30として、構成されている。
そして、この上段の配線基板20の他面に位置する熱伝導部材30も、下段の半導体素子の貫通電極11を介して、下段の配線基板20の環状配線部25および凹部配線部26と導通する形とされている。
そして、各積層体1、2において、半導体素子の貫通電極11および配線基板20の貫通電極21は、上記GND端子61に導通している。そのため、各積層体1、2において、上記各配線部25、26および半導体素子10の配線基板20とは反対の面側に位置する熱伝導部材30を、GND端子61に接続してGND電位とすることができる。
それにより、本実施形態では、GND電位とされた各部25、26、30によって、半導体素子10を取り囲む状態が実現される。つまり、図10の各積層体1、2において、半導体素子10の上下両面がGND電位となった部材で挟まれた形とされる。
このように本実施形態によれば、半導体素子10の配線基板20と対向する面および配線基板20とは反対の面の両面側から放熱が可能となる。それとともに、半導体素子10の当該両面がGND電位となっている部材25、26、30で囲まれることで、半導体素子10同士あるいは外部からのノイズシールド効果が向上する。
(他の実施形態)
図11は、他の実施形態に係る半導体装置の概略断面構成を示す図である。上記各実施形態では、半導体素子10が2個であり、それぞれの半導体素子10について上記積層体1、2を形成し、さらにこれら積層体1、2を重ねた構成としたが、半導体素子10は1個であってもよい。
この場合、たとえば図11に示されるように、上記図1の構成において上段の積層体を省略し積層体が1個の構成となる。この積層体が1個の構成は、上記第1実施形態だけでなく、上記第5実施形態についても適用できることは明らかである。具体的には、図11中の半導体素子10の上側に、上記図10に示した最上部の熱伝導部材30を、同様に配置すればよい。
また、積層体は、配線基板20を凹部23にて半導体素子10と熱伝導部材30とで挟むことにより、半導体素子10、配線基板20、熱伝導部材30が順次積層されたものであればよく、半導体装置としては、このような積層体が上記した2個に限らず、3個以上、当該積層体の積層方向に重ねて配置してなるものであってもよい。
また、上記各実施形態のように積層体1、2を樹脂40で封止することに代えて、当該積層体1、2の表面をセラミックの絶縁膜でコーティングしてもよい。また、さらには、積層体1、2の封止を省略してもよい。具体的には、上記図1において樹脂40を省略した構成に相当するものとしてもよい。
また、上記各実施形態では、半導体素子の貫通電極11により、半導体素子10における配線基板20と対向する面とそれとは反対の面の両面側を電気的に接続することで、配線基板20において半導体素子10の外側にワイヤボンド領域を確保する必要がなくなり、小型化が図れるという効果を奏するものとした。
ここで、貫通電極11による接続に代えて、半導体素子10を、たとえばバンプを介して配線基板20の一面にフリップチップ接合する構成でもよく、この場合もワイヤボンド領域の不要による配線基板20の小型化の効果がある。
1 上段の積層体
2 下段の積層体
10 半導体素子
11 半導体素子の貫通電極
20 配線基板
21 配線基板の貫通電極
23 凹部
24 薄肉部
25 環状配線部
26 凹部配線部
30 熱伝導部材
40 樹脂
61 GND端子

Claims (3)

  1. 半導体素子(10)を配線基板(20)の一面に搭載し、前記半導体素子(10)と前記配線基板(20)とを電気的に接続してなる半導体装置において、
    前記配線基板(20)はシリコンインターポーザよりなり、
    前記配線基板(20)のうち前記半導体素子(10)の搭載される部位では、前記配線基板(20)の他面から凹んだ凹部(23)を設けることにより、前記凹部(23)の底部側に位置する前記配線基板(20)の一面側の部位を薄肉部(24)とし、
    前記凹部(23)には、熱伝導性を有する熱伝導部材(30)が挿入して配置されており、前記半導体素子(10)で発生する熱が前記薄肉部(24)を介して前記熱伝導部材(30)に伝えられるようになっており、
    前記熱伝導部材(30)の一部は外部に露出しており、
    前記半導体素子(10)には、前記半導体素子(10)の前記配線基板(20)と対向する面側から前記配線基板(20)とは反対の面側へ前記半導体素子(10)を貫通し、且つ前記半導体素子(10)の当該両面側を電気的に接続する導電性の貫通電極(11)が設けられており、
    さらに、外部と接続されてGND電位とされるGND端子(61)を備えており、
    前記配線基板(20)には、前記配線基板(20)の一面から他面へ前記配線基板(20)を貫通し、且つ前記配線基板(20)の当該両面側を電気的に接続する導電性の貫通電極(21)が設けられており、
    前記半導体素子(10)の前記配線基板(20)と対向する面側にて、前記半導体素子の貫通電極(11)と前記配線基板の貫通電極(21)とが、電気的に接続されており、
    前記配線基板(20)の一面のうち前記半導体素子(10)の周囲には、前記半導体素子(10)を取り囲む環状をなし且つ前記配線基板の貫通電極(21)と導通する環状配線部(25)が設けられ、
    前記配線基板(20)の前記凹部(23)には、当該凹部の底部全体を覆うように形成され且つ前記配線基板の貫通電極(21)と導通する凹部配線部(26)が設けられ、
    前記熱伝導部材(30)とは別の熱伝導部材(30)であって金属よりなる熱伝導部材(30)が、前記半導体素子(10)の前記配線基板(20)とは反対の面側にも、前記半導体素子の貫通電極(11)を介して前記環状配線部(25)および前記凹部配線部(26)と導通する形で設けられ、
    前記半導体素子(10)で発生した熱は、前記半導体素子(10)の前記配線基板(20)とは反対の面側に位置する前記別の熱伝導部材(30)にも放熱されるようになっており、
    前記各配線部(25、26)および前記別の熱伝導部材(30)を、前記GND端子(61)に接続することにより、GND電位とされた前記各配線部(25、26)および前記別の熱伝導部材(30)によって、前記半導体素子(10)を取り囲むようにしたことを特徴とする半導体装置。
  2. 前記半導体素子(10)は複数個であり、
    各々の前記半導体素子(10)について、前記配線基板(20)を前記凹部(23)にて前記半導体素子(10)と前記熱伝導部材(30)とで挟むことにより、前記半導体素子(10)、前記配線基板(20)、前記熱伝導部材(30)が順次積層された積層体(1、2)を形成し、複数個の前記積層体(1、2)を当該積層体の積層方向に重ねて配置してなるものとしたことを特徴とする請求項に記載の半導体装置。
  3. 前記半導体素子(10)と前記配線基板(20)とは、樹脂(40)で封止されており、前記熱伝導部材(30)の一部は前記樹脂(40)より外部に露出していることを特徴とする請求項1または2に記載の半導体装置。
JP2010053398A 2010-03-10 2010-03-10 半導体装置 Expired - Fee Related JP5397278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010053398A JP5397278B2 (ja) 2010-03-10 2010-03-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010053398A JP5397278B2 (ja) 2010-03-10 2010-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2011187823A JP2011187823A (ja) 2011-09-22
JP5397278B2 true JP5397278B2 (ja) 2014-01-22

Family

ID=44793719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010053398A Expired - Fee Related JP5397278B2 (ja) 2010-03-10 2010-03-10 半導体装置

Country Status (1)

Country Link
JP (1) JP5397278B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5623367B2 (ja) * 2011-10-21 2014-11-12 三菱電機株式会社 半導体装置および半導体装置モジュール
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
US10192836B2 (en) 2015-03-30 2019-01-29 Pezy Computing K.K. Semiconductor device
KR102400534B1 (ko) * 2016-12-28 2022-05-20 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060142A (ja) * 2001-08-14 2003-02-28 Matsushita Electric Ind Co Ltd サブマウント装置およびその製造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP2005276950A (ja) * 2004-03-23 2005-10-06 Matsushita Electric Ind Co Ltd 半導体チップの実装基板、半導体装置、半導体チップの実装基板の製造方法
JP2008098489A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置

Also Published As

Publication number Publication date
JP2011187823A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
TWI665740B (zh) 堆疊封裝結構的製造方法
JP5042591B2 (ja) 半導体パッケージおよび積層型半導体パッケージ
JP4409455B2 (ja) 半導体装置の製造方法
JP5017977B2 (ja) 半導体装置およびその製造方法
JP4463178B2 (ja) 半導体装置及びその製造方法
JP2000243900A (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2006295119A (ja) 積層型半導体装置
JP2019071412A (ja) チップパッケージ
JP5397278B2 (ja) 半導体装置
US7217995B2 (en) Apparatus for stacking electrical components using insulated and interconnecting via
US20160035647A1 (en) Semiconductor device having heat dissipation structure and laminate of semiconductor devices
JP4074040B2 (ja) 半導体モジュール
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
US9899300B2 (en) Semiconductor device
JP5621712B2 (ja) 半導体チップ
JP6142800B2 (ja) 半導体装置及びその製造方法
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
JP7022784B2 (ja) 半導体装置
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
WO2014171403A1 (ja) 半導体装置
JP4141941B2 (ja) 半導体装置
JP2003100945A (ja) 半導体装置、半導体装置ユニットおよびその製造方法
JP3918748B2 (ja) 半導体装置
JP2004095612A (ja) 半導体装置及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R151 Written notification of patent or utility model registration

Ref document number: 5397278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees