JP5017977B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5017977B2
JP5017977B2 JP2006249233A JP2006249233A JP5017977B2 JP 5017977 B2 JP5017977 B2 JP 5017977B2 JP 2006249233 A JP2006249233 A JP 2006249233A JP 2006249233 A JP2006249233 A JP 2006249233A JP 5017977 B2 JP5017977 B2 JP 5017977B2
Authority
JP
Japan
Prior art keywords
heat radiating
radiating member
semiconductor device
semiconductor element
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006249233A
Other languages
English (en)
Other versions
JP2008071934A (ja
Inventor
禎胤 加藤
哲也 藤沢
光孝 佐藤
英治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006249233A priority Critical patent/JP5017977B2/ja
Priority to TW096127798A priority patent/TWI371836B/zh
Priority to KR1020070082288A priority patent/KR100930283B1/ko
Priority to US11/843,948 priority patent/US7692294B2/en
Priority to CN2007101468682A priority patent/CN101145546B/zh
Publication of JP2008071934A publication Critical patent/JP2008071934A/ja
Application granted granted Critical
Publication of JP5017977B2 publication Critical patent/JP5017977B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に放熱機構を備えた半導体装置およびその製造方法に関する。
半導体装置の一つである半導体集積回路素子は、シリコン或いはガリウム砒素からなる半導体基板に形成されたトランジスタなどの能動素子、容量素子などの受動素子を相互に接続して形成された電子回路を含む。
当該半導体集積回路素子（半導体素子）は、樹脂などの絶縁体により封止されるか容器に収容されて気密封止され、前記電子回路の動作の安定化が図られる。
かかる半導体装置にあっては、その動作時に半導体素子から発生する熱を、外部へ放散する必要がある。
この為、従来は、例えば図４０に示す放熱構造が用いられていた。
同図４０は、所謂ＢＧＡ（Ball Grid Array）タイプの半導体装置４００を示している。
図４０（Ａ）は当該半導体装置４００の上面を示し、図４０（Ｂ）は（Ａ）のＸ−Ｘ断面を示す。
当該半導体装置４００にあっては、配線基板４０１上に、接着材４０２を介して半導体素子４０３が搭載され、当該半導体素子４０３の電極は、ボンディングワイヤ４０４により、前記配線基板４０１に設けられた端子４０１ａに接続されている。
また、当該半導体素子４０３上には、当該半導体素子４０３を覆って、配線基板４０１上に接着材４０５により固着された放熱部材（ヒートスプレッダ）４０６が配置されている。
そして、当該放熱部材４０６と半導体素子４０３との間、並びに当該放熱部材４０６外側面を覆って封止用樹脂４０７が配設されている。
一方、前記配線基板４０１の他方の主面、即ち半導体素子４０３の搭載面とは反対の面には、外部接続用端子４０８として、複数個の半田ボールが配設されている。
このような半導体装置４００に於いては、半導体素子４０３に於いて発生した熱は、主として半導体素子４０３を被覆している樹脂４０７を介して放熱部材４０６に伝わり、その上平面４０６ａから外部へと放散される。
この他、放熱機構を備えた半導体装置としては、配線基板に実装された半導体素子の上面側に第１の放熱部材を設けると共に、配線基板を貫通して半導体素子の裏面側に第２の放熱部材を設けてなるＢＧＡタイプの半導体装置（特許文献１参照）、或いは半導体素子を半田等を介して一対の平板の放熱部材間に配置した状態に於いて樹脂封止を行った半導体装置（特許文献２参照）が提案されている。
特開２０００−２９４６９４号公報 特開２００５−１０９５２６号公報
前述の如き所謂ＢＧＡタイプの半導体装置にあっては、半導体素子４０３及びこれを覆う放熱部材４０６を物理的・化学的に保護するために、配線基板４０１の半導体素子４０３実装面側の殆どが樹脂４０７により被覆される。
しかしながら、当該樹脂４０７は熱伝導性が比較的低く、半導体素子４０３に於いて生じた熱が放熱部材４０６を介して外部へ放散される効率を低下させる一因となっていた。
本発明はこの点に鑑みてなされたものであり、放熱性に優れた半導体装置およびその製造方法を提供することを目的とする。
本発明の一観点によれば、電極が設けられた基板と、前記基板上に配置され、前記電極に対応する位置に第一の貫通孔が設けられた第一の放熱部材と、前記第一の放熱部材上に配置され、前記電極に電気的に接続された半導体素子と、前記半導体素子上を覆い、前記第一の放熱部材と熱的に接続された第二の放熱部材と、前記半導体素子と前記第二の放熱部材との間に配設された絶縁部材とを有する半導体装置が提供される。
このような半導体装置によれば、第一の放熱部材上に半導体素子が配置され、その第一の放熱部材に第二の放熱部材が熱的に接続される。これにより、半導体素子で発生した熱は、第一の放熱部材に伝熱され、半導体素子を覆い第一の放熱部材に接合された第二の放熱部材へ伝熱される。
また、本発明の一観点によれば、電極が設けられた基板上に、前記電極に対応する位置に貫通孔が設けられた第一の放熱部材を配設する工程と、前記第一の放熱部材上に半導体素子を配置する工程と、前記半導体素子と前記電極とを電気的に接続する工程と、前記半導体素子を覆う第二の放熱部材を前記第一の放熱部材に熱的に接続する工程とを有する半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、基板上に配設された第一の放熱部材上に半導体素子を配置して、その半導体素子と基板の電極とを電気的に接続し、その第一の放熱部材に、半導体素子を覆う第二の放熱部材を熱的に接続する。これにより、半導体素子で発生した熱が、第一の放熱部材に伝熱され、第一の放熱部材から第二の放熱部材へ伝熱される半導体装置が形成される。
開示の技術によれば、半導体素子に於いて発生した熱を、第一の放熱部材を介して第二の放熱部材に効率的に伝熱させることができ、放熱を効率的に行うことができる。
従って、熱的に安定性の高い半導体装置を実現することができる。
以下、本発明による半導体装置について、その実施の形態をもって詳細に説明する。
本発明による半導体装置の第１の実施の形態について、図面を用いて説明する。
図１は、当該第１の実施の形態に於ける半導体装置１００の断面を示す。また、図２は当該半導体装置１００の上面を示し、図３は当該半導体装置１００の下面を示す。
尚、図１は、図２並びに図３に於けるＸ−Ｘ断面を示している。
本実施例に於ける半導体装置１００にあっては、配線基板１の一方の主面、即ち半導体素子が搭載される面上に、エポキシ樹脂等の接着材２を介して、第１の放熱部材（ヒートスプレッダ）３が配設されている。尚、配線基板１に於ける配線パターンについては、図示することを省略している。
ここで、配線基板１は、ガラスエポキシ樹脂等の絶縁性基板の表面或いは内層に、銅（Ｃｕ）等の金属層からなる配線層を具備し、またその表面には電極端子１ａが配設されている。当該配線基板１は、インターポーザ、支持基板とも称される。
前記第１の放熱部材３は、図４に示されるように、平板状を有し、前記配線基板１上に配設されている電極端子１ａに対応する領域に、複数個（ここでは４つ）の開口３ａが設けられている。配線基板１上に当該放熱部材３が配設された状態では、開口３ａ内に前記電極端子１ａが表出される。
当該第１の放熱部材３は、銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）合金、ステンレス、鉄（Ｆｅ）合金、或いはニッケル（Ｎｉ）合金等からなる板状部材を用いて構成されるが、熱伝導性のより高い材料が選択される。尚、前記開口３ａは、プレス法或いはエッチング法により形成される。
そして、当該第１の放熱部材３に於いて、前記開口３ａより内側に位置する部位３ｂには、ダイボンドフィルム等のシート状接着剤、或いはペースト状接着剤からなる接着材４を介して、半導体素子５が搭載・固着されている。即ち、部位３ｂは、半導体素子搭載部位となる。
半導体素子５の電極（図示せず）は、金（Ａｕ）からなるボンディングワイヤ６により前記配線基板１の端子１ａに接続されている。
また、前記第１の放熱部材３に於ける開口部３ａ間並びに外側の領域３ｃには、半田ペースト等の導電性接着材料７を用いて、第２の放熱部材８が固着されている。即ち、第１の放熱部材３と、第２の放熱部材８は熱的な結合が可能とされている。
当該第２の放熱部材８は、図６に示すように、平板状基部、略円錐状の傾斜面部及び上部平板状部から形成される台形状の空間を有するドーム形状を有し、前記半導体素子５及びボンディングワイヤ６を、これらから離間して覆っている。
当該第２の放熱部材８は、前記第１の放熱部材３と同様に、銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）合金、ステンレス、鉄（Ｆｅ）合金、或いはニッケル（Ｎｉ）合金等からなる板状部材を、プレス法等を用いて加工し形成される。
当該第２の放熱部材８は、その平板状基部８ａが、導電性接着材７を介して前記第１の放熱部材３の開口部３ａ間並びに外側の領域３ｃ部分に固着されている。また当該第２の放熱部材８は、その略円錐状の傾斜面に複数個（図示される形態では４個）の貫通孔８ｂが配設されている。当該貫通孔８ｂは、半導体素子５周囲への、封止用樹脂９の流入を可能とする。
そして、当該第２の放熱部材８の台形状空間内に収容された半導体素子５、ボンディングワイヤ６、第２の放熱部材８の外側表面、及び前記第１の放熱部材３の露出表面が封止用樹脂９により被覆されて、前記半導体素子５は気密封止されている。
尚、第１の放熱部材３の周囲縁部３ｂ、並びに第２の放熱部材８の上部平板状部８ｃは、樹脂９から露出されている。
また、前記配線基板１の他方の主面（背面側）には、外部接続用端子１０として、複数個の半田ボールが配設されている。
このように、本発明の実施の態様１に於ける半導体装置１００にあっては、配線基板１の一方の主面上に第１の放熱部材３を配設し、当該第１の放熱部材３上に半導体素子５を搭載・配置している。
更に当該半導体素子５を覆って、前記第１の放熱部材３に対し熱的に結合された第２の放熱部材８を配設している。このような放熱部材の配設構成により、半導体素子５で発生した熱は、先ず第１の放熱部材３に効率的に伝導され、当該第１の放熱部材３が樹脂９から露出する縁部３ｂから放熱される。また当該第１の放熱部材３から導電性接着材７を介して第２の放熱部材８へも伝導され、当該第２の放熱部材８の露出する上部平板状部８ｃからも放熱される。
このように本実施の態様１に於ける半導体装置１００にあっては、第１の放熱部材３、第２の放熱部材８によって放熱経路が形成され、半導体素子５に於いて発生した熱は外部へ効率的に放散される。
尚、この半導体装置１００にあっては、半導体素子５で発生した熱が、その周囲の樹脂９を介して第２の放熱部材８に伝導され、第２の放熱部材８の上部平板状部８ｃから放熱される経路も存在する。
更に樹脂９を介して第２の放熱部材８に伝導された熱が、第１の放熱部材３に伝導され、その縁部３ｂから放熱される経路も存在する。
前述の如く、第２の放熱部材８は、半田ペースト等の導電性接着材７を用いて第１の放熱部材３に固着されている。従って、第１の放熱部材３と第２の放熱部材８との間の熱的結合即ち熱の伝導効率は非常に高い。
また、前記第１の放熱部材３が、配線基板１の一方の主面に配設されることにより、当該配線基板１の剛性が実質的に高められる。これにより、樹脂９を用いて封止する際などにも、当該配線基板１に反りなどを生じない。
従って、当該配線基板１の他方の主面に配設される複数個の外部接続用端子１０の平坦性を確保することができ、当該半導体装置１００を、電子機器の回路基板（所謂マザーボード）等へ容易に、且つ確実に実装することができる。
続いて、前記半導体装置１００の製造方法について説明する。図７乃至図１３に、製造工程の概要を示す。尚、当該図７乃至図１３のそれぞれに於いて、図（Ａ）は平面形状を模式的に示し、図（Ｂ）は図（Ａ）のＡ−Ａ断面を模式的に示す。
まず、図７に示すところの配線基板１を用意する。当該配線基板１は、ガラスエポキシ樹脂などからなる絶縁性基板を複数積層し、その表面及び内部に銅（Ｃｕ）等の金属層からなる配線層が形成された所謂多層配線層構造を有する。そして、後の工程に於いて半導体素子、第１の放熱部材が配置される側の表面（一方の主面）には端子２ａが配設され、また裏面（他方の主面）には、外部接続端子配設用の電極が配設されている。
次いで、前記配線基板１の一方の主面上に、エポキシ樹脂等を用いた液状接着剤或いはフィルム状接着剤からなる接着材２を配設する。かかる状態を、図８に示す。
当該接着材２は、配線基板１上の端子１ａを除く領域、即ち次工程に於いて搭載・固着される第１の放熱部材３の開口部３ａに対応する領域を除いた領域に選択的に配設される。
次いで、前記接着材２を用いて、配線基板１上に第１の放熱部材３を固着する。かかる状態を、図９に示す。この時、当該放熱部材３の開口３ａ内には、配線基板１上に配設された端子１ａが表出される。
次いで、前記放熱部材３の前記開口部３ａより内側に位置する部位３ｂに、ダイボンドフィルム等のシート状接着材或いはペースト状接着材からなる接着材４を介して、半導体素子５を搭載・配置する。かかる状態を、図１０に示す。
次いで、前記半導体素子５の電極パッド５ａと、配線基板１の端子１ａとの間を、ボンディングワイヤ６により接続する。かかる状態を、図１１に示す。
次いで、前記半導体素子５上を覆って第２の放熱部材８を配置し、その平板状基部８ａを半田ペースト等の導電性接着材７を用いて第１の放熱部材３に固着する。当該第２の放熱部材８は前述の如く、その外周側面に複数個の貫通孔８ｂを具備する。かかる状態を、図１２に示す。
次いで、封止用樹脂９の当該第２の放熱部材８の内側への充填、並びに当該樹脂９による第２の放熱部材８の外周面の被覆により、半導体素子５の気密封止（樹脂封止）処理を行う。
樹脂封止の際、樹脂９は、第２の放熱部材８に設けられた貫通孔８ｂを介して当該第２の放熱部材８の内側の空間へ流入し、半導体素子５はボンディングワイヤ６と共に樹脂封止される。この時、当該第２の放熱部材８は、その上側表面に於いて上部平板状部８ｃが露出された状態で封止される。
尚、かかる樹脂封止処理の際、前記第１の放熱部材３はその外周縁部３ｂが露出される状態で、樹脂９により被覆される。かかる状態を、図１３に示す。
しかる後、前記配線基板２の他方の主面（裏面）の所定位置に配設されている電極パッドに、外部接続用端子１０として半田ボールを配設し、前記図１に示す半導体装置１００を形成する。
尚、第１の放熱部材３、第２の放熱部材８としては、前述の如く、銅（Ｃｕ）、Ｃｕ合金、アルミニウム（Ａｌ）合金、ステンレス、鉄（Ｆｅ）合金、或いはニッケル（Ｎｉ）合金等の金属材料が適用されるが、熱伝導率、半導体素子５の発熱量、或いは半導体装置１００が実装される環境等を考慮して選択される。
また、第１の放熱部材３の厚さは、例えば、０．１５ｍｍ〜０．２５ｍｍ程度に設定することが可能であるが、熱伝導率、半導体装置１００の寸法、配線基板１の厚さ等を考慮し、一定の剛性を確保することができる厚さを選択する。
また、第２の放熱部材８は、その上部平板状部８ｃ部の厚さを０．３０ｍｍ以上に設定することが可能であるが、これも熱伝導率、半導体装置１００の寸法等を考慮してその厚さを選択する。
次に、本発明の第２の実施の形態について説明する。
当該第２の実施の形態の半導体装置１２０の構成を図１４に示す。尚、図１４に於いては、前記図１に示した構成要素と同一の要素については同じ符号を付し、その説明を省略する。
当該半導体装置１２０にあっては、第２の放熱部材８の、第一の放熱部材３に接する平板状基部８ａの外周縁部が、封止用樹脂９から露出されている。
尚、図示されていないが、当該第２の放熱部材２１には、第１の実施の形態と同様、その外周側面に複数個の貫通孔８ｂが配設されており、また平板状基部８ａの外周縁部、及び上部平板状部８ｃを残して、封止用樹脂９により封止されている。
このような構成を有する半導体装置１２０にあっては、半導体素子５に於いて発生し、第１の放熱部材３に伝導された熱は、半導体装置１２０の側部において、第１の放熱部材３の端部から放熱されると共に、第２の放熱部材８へ伝導されて、その平板状基部８ａの外周縁部からも放熱される。
更に、第２の放熱部材８に伝導された熱は、その上部平板状部８ｃからも放熱される。
また、半導体素子５で発生した熱が、樹脂９及び第２の放熱部材８に伝導されて、その平板状基部８ａの外周縁部及び上部平板状部８ｃから放熱される経路も存在する。
このように、第２の放熱部材８の平板状基部８ａの縁部を樹脂９から露出させることにより、半導体装置１２０の側部からの放熱効率を向上させることができる。
尚、このような半導体装置１２０は、平板状基部８ａの縁部が樹脂９から露出する寸法を有する第２の放熱部材８１を適用する点を除き、前記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。
次に、本発明の第３の実施の形態について説明する。
当該第３の実施の形態の半導体装置１３０の構成を図１５に示す。図１５に於いても、前記図１に示した構成要素と同一の要素については同じ符号を付し、その説明を省略する。
当該半導体装置１３０にあっては、配線基板３１に於いて、端子３１ａに囲まれた半導体素子搭載領域にディプレス加工を施してその厚さを選択的に減じて凹部３１ｂを設けている。
そして、当該凹部３１ｂに、当該凹部３１ｂの形状・深さに対応させた凹部を具備する第１の放熱部材３２を配置している。
当該第１の放熱部材３２は、配線基板３１の端子３１ａに対応する領域に開口部３２ａを具備しており、また、その外周縁部３２ｂは、封止用樹脂９から露出している。
このような構成を有する半導体装置１３０にあっては、配線基板３１の、半導体素子５の搭載・固着領域に対応した部分にディプレス加工が施されて凹部が設けられ、当該凹部に半導体素子５を搭載することにより、当該半導体素子５は半導体装置内のより低い位置に配置される。
そして、これに対応して、高さを減じた第２の放熱部材８Ｌを適用することにより、当該半導体装置１３０は、前記第１、第２の実施の形態に於ける半導体装置１００或いは２００に比して、その厚さ（高さ）を減じることができる。
尚、図示されていないが、当該第２の放熱部材８Ｌには貫通孔８ｂが配設されており、また当該第２の放熱部材８Ｌは、上部平板状部８Ｌｃを表出して樹脂９により封止されている。
このように第２の放熱部材８Ｌの高さを低くすることができることから、半導体素子５に於いて生じた熱が第１の放熱部材３２を介して第２の放熱部材８Ｌの上部平板状部８Ｌｃに伝導する経路が短縮され、より高い放熱効果を得ることができる。
更に、このように高さが低くされた第２の放熱部材８Ｌを適用することにより、半導体素子５と第２の放熱部材８Ｌとの間の間隔が狭まり、半導体素子５に於いて発生した熱が、その周囲の樹脂９を介して第２の放熱部材８Ｌに伝導する経路も短縮される。
尚、当該半導体装置１３０は、ディプレス加工した配線基板３１、第１の放熱部材３２、並びに所定高さの第２の放熱部材８Ｌを予め準備する点を除いて、前記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。
次に、本発明の第４の実施の形態について説明する。
当該第４の実施の形態の半導体装置１４０の構成を図１６に示す。図１６に於いても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置１４０にあっては、第１の放熱部材４１としてより厚い金属部材を適用している。
また、当該第１の放熱部材４１は、第１の実施の形態と同様、配線基板１の端子１ａに対応する領域に開口部４１ａを有しており、また、その縁部４１ｂは、封止用樹脂９から露出している。
第１の放熱部材４１の厚さは、第２の放熱部材８の上部平板状部８ｃ部分の厚さと同等の厚さに設定され、例えば０．３０ｍｍ以上の厚さとされる。
このような構成を有する半導体装置１４０にあっては、半導体素子５で発生した熱の、第１の放熱部材４１内に於ける伝導効率、及びその外周縁部４１ｂからの放熱効率を高めることができる。
尚、このような半導体装置１４０は、所定厚さの第１の放熱部材４１を準備することにより、前記第１の実施の形態に於ける半導体装置１００と同様の手順をもって形成することができる。
次に、本発明の第５の実施の形態について説明する。
当該第５の実施の形態の半導体装置１５０の構成を図１７に示す。図１７に於いても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置１５０にあっては、第１の放熱部材３と第２の放熱部材８とを、導電性接着材を介さずに、溶接法によって直接接合している。
溶接方法としては、例えばレーザ溶接を適用することができる。
第１の放熱部材３と第２の放熱部材８とを、溶接法によって結合することにより、当該第１の放熱部材３と第２の放熱部材８との間の伝熱効率をより向上させることができる。
更に、溶接法を適用することにより、接着剤に起因による不具合が発生せず、信頼性の高い半導体装置１５０を得ることができる。
尚、当該半導体装置１５０の形成の際には、第１の放熱部材３の中央部に配置した半導体素子５と、端子１ａとの間をボンディングワイヤ６により接続した後、当該第１の放熱部材３上に配置された第２の放熱部材８を溶接法によって接合する点を除き、前記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。
次に、本発明の第６の実施の形態について説明する。
当該第６の実施の形態の半導体装置１６０の構成を図１８に示す。図１８に於いても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置１６０にあっては、半導体素子５が、導電性接着材６１を用いて第１の放熱部材３上に固着されている。
導電性接着材６１としては、例えば半田ペースト或いは銀（Ａｇ）ペースト等を適用することができる。
半導体素子５と第１の放熱部材３とを、導電性接着材６１を用いて接着することにより、エポキシ樹脂などの絶縁性接着材を用いた場合に比べ、半導体素子５から第１の放熱部材３への伝熱効率を向上させることができる。
尚、このような半導体装置１６０は、半導体素子固着（ダイス付け）工程に於いて導電性接着材６１を用いる点を除き、前記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。
次に、本発明の第７の実施の形態について説明する。
当該第７の実施の形態の半導体装置１７０の構成を図１９に示す。図１９にあっても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置１７０にあっては、第２の放熱部材８に、その上部平板状部８ｃから内側の空間へ貫通する貫通孔（ＶＤホール）８ｄが配設されている。尚、第２の放熱部材８には、前記第１の実施の形態と同様、内側に封止用樹脂９を流入させるための貫通孔が設けられている（図示せず。）。当該第２の放熱部材８は、その上部平板状部８ｃを表出させて、樹脂９により被覆される。
このような構成を有する半導体装置１７０は、第２の放熱部材８の内側にある樹脂９、接着材２，５、配線基板１に含まれる水分などを、貫通孔８ｄを介して、外部に放出させることが可能になる。更に、貫通孔８ｄを配設することにより、当該第２の放熱部材８と樹脂９との接触面積が増加し、両者の間の密着力が高まり、半導体装置１７０の耐熱性を高めることができる。
また、貫通孔８ｄを配設することにより、第２の放熱部材８に生じる応力を緩和することが可能となり、配線基板１及び／或いは半導体装置１７０の反りの発生を効果的に防止することができる。
このような半導体装置１７０は、第２の放熱部材８に予め貫通孔８ｄを配設する点を除き、上記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。尚、貫通孔（ＶＤホール）８ｄの配設位置及び個数は、図１９に示したものに限定されない。
次に、本発明の第８の実施の形態について説明する。
当該第８の実施の形態の半導体装置１８０の構成を図２０に示す。図２０にあっても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また当該第８の実施の形態の半導体装置１８０に於ける第２の放熱部材を図２１に示す。
当該半導体装置１８０に於いては、第２の放熱部材８の側壁部分に、封止用樹脂９を流入させるための貫通孔８ｂの他に、複数のアンカーホール８ｅが配設される。
当該第２の放熱部材８１は、前記第１の実施の形態と同様、その上部平板状部８ｃを表出して、樹脂９により被覆・封止される。
このような構成を有する半導体装置１８０にあっては、第２の放熱部材８の側壁部分にアンカーホール８ｅが配設されていることにより、当該第２の放熱部材８と樹脂９との接触面積が増加する。これにより両者の密着力が高まり、半導体装置１８０の耐熱性を向上させることができる。
また、当該アンカーホール８ｅを配設することにより、当該第２の放熱部材８に生じる応力を緩和させることができ、更に第１の放熱部材３と第２の放熱部材８により、配線基板１及び／或いは半導体装置１８０の反りを効果的に防止することができる。
このような半導体装置１８０は、第２の放熱部材８に予めアンカーホール８ｅを配設する点を除き、上記第１の実施の形態の半導体装置１００と同様の手順をもって形成することができる。尚、第２の放熱部材８に於ける、アンカーホール８ｅの配設位置及び個数は、図２０、図２１に示した状態に限定されない。
次に、本発明の第９の実施の形態について説明する。
第９の実施の形態の半導体装置１９０の構成を図２２に示す。図２２にあっても、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置１９０にあっては、配線基板９１上に配設される第１の放熱部材９２には、当該配線基板９１に於ける端子９１ａを表出する開口部９２ａの他に、複数個のアンカーホール９２ｂが配設されている。
また、当該配線基板９１と第１の放熱部材９２は、接着材を介することなく例えばレーザ溶接法によって結合されている。
このような構成を有する半導体装置１９０にあっては、第１の放熱部材９２にアンカーホール９２ａが配設されていることにより、封止用樹脂９は当該アンカーホール９２ａを介して配線基板９１と接することができる。
従って、当該樹脂９と、配線基板９１及び第１の放熱部材９２との接触面積が増加し、耐湿性、耐熱性を向上せしめることができる。
また、配線基板９１と放熱部材９２間には接着材が介在しないため，当該接着材に起因する不具合が発生せず、信頼性の高い半導体装置１９０が得られる。
ここで、当該第９の実施の形態である半導体装置１９０の形成方法について図面を用いて説明する。図２３乃至図２８に、製造工程の概要を示す。尚、当該図２３乃至図２８のそれぞれに於いて、図（Ａ）は平面形状を模式的に示し、図（Ｂ）は図（Ａ）のＢ−Ｂ断面を模式的に示す。
まず、図２３に示すような配線基板９１を用意する。当該配線基板９１には、半導体素子５の電極と接続される複数の端子９１ａが形成されている。また、当該配線基板９１には、後の工程に於いて第１の放熱部材９２をレーザ溶接によって接続（仮止め）するための、金属製接合部９１ｂが複数個（本例では９個）配設されている。
次いで、図２４に示されるように、前記配線基板９１の一方の主面上に、第１の放熱部材９２を載置し、当該第１の放熱部材９２に於けるレーザ照射ポイント９２ｃにレーザを照射して、配線基板９１の接合部９１ｂと溶融・一体化する。これにより、第１の放熱部材９２を配線基板９１上に仮止めする。
尚、同図に示されるように、当該第１の放熱部材９２には、前記レーザ照射ポイント９２ｃと共に、開口部９２ａ並びにアンカーホール９２ｂが予め配設されている。当該開口部９２ａは、前記配線基板９１に配設された端子９１ａを表出するよう配設される。
次いで、前記第１の放熱部材９２の開口部９２ｂより内側に位置する部位９２ｄに、ダイボンドフィルム等のシート状接着剤、或いはペースト状接着剤からなる接着材４を介して、半導体素子５を搭載・固着する。かかる状態を、図２５に示す。
次いで、前記半導体素子５の電極パッド５ａと、配線基板９１の端子９１ａとの間を、ボンディングワイヤ６により接続する。かかる状態を、図２６に示す。
次いで、前記半導体素子５を覆って第２の放熱部材８を配設し、半田ペースト等の導電性接着材７を用いて、第１の放熱部材９２上に固着する。かかる状態を、図２７に示す。
当該第２の放熱部材８と第１の放熱部材９２の一体化法としては、溶接法を適用することもできる。
次いで、当該第２の放熱部材８の内側及び外側を対象に、封止用樹脂８により気密封止（樹脂封止）処理を行う。
樹脂封止処理の際、樹脂９は、第２の放熱部材８に配設されている貫通孔８ｂを介して当該第２の放熱部材８の内側の空間へ流入し、前記半導体素子５はボンディングワイヤ６と共に樹脂封止される。
また、当該第２の放熱部材８は、その上部平板状部８ｃが露出された状態で封止される。
尚、樹脂封止処理の際、前記第１の放熱部材９２は、その外周縁部９２ｅが露出されるよう樹脂９により被覆される。かかる状態を、図２８に示す。
このとき、樹脂９は第１の放熱部材９２のアンカーホール９２ｂ内、並びに照射ポイント９２ｃ内へも流入する。これにより、当該第１の放熱部材９２と配線基板９１との一体化がより強固になされる。
しかる後、前記配線基板９１の他方の主面（裏面）の所定位置に配設されている電極パッドに対し、外部接続用端子１０として半田ボールを配設して半導体装置１９０を形成する。
次に、第１０の実施の形態について説明する。
当該第１０の実施の形態の半導体装置２００の構成を図２９に示す。図２９にあっても、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置２００にあっては、第１の放熱部材３に固着された半導体素子５の直下に位置する配線基板１０１部分に、放熱用貫通孔（サーマルビア）１０１ｂが複数個配設されている。
当該放熱用貫通孔１０１ｂは、配線基板１０１に設けられた貫通孔内に、導電性物質例えばはんだ（半田）が充填されるか、或いは当該貫通孔の内周面に金属被覆例えば銅（Ｃｕ）めっき層が配設されて構成される。
そして、当該放熱用貫通孔１０１ｂの一端は、導電性接着材１０２によって第１の放熱部材４と結合され、また当該放熱用貫通孔１０１ｂの他端は、放熱用端子（サーマルボール）１０３に接続されている。
このような構成を有する半導体装置２００にあっては、半導体素子５に於いて発生し第１の放熱部材４に伝導された熱は、一つに導電性接着材１０２を介して放熱用貫通孔１０１ｂ、サーマルボール１０３へと伝導されて、当該サーマルボール１０３が接する、即ち当該半導体装置２００が実装されたマザーボードなど他の部位へ放熱される。
また、当該半導体素子５から第１の放熱部材３に伝導された熱は、樹脂９から露出した縁部３ｂ及び／或いは第２の放熱部材８へも伝導し外部へ放出される。
このような導電性接着材１０２、放熱用貫通孔（サーマルビア）１０１ｂ及びサーマルボール１０３の配置により、当該半導体装置２００に於ける放熱性は向上する。
尚、放熱用貫通孔（サーマルビア）１０１ｂ及びサーマルボール１０３の配設位置並びに個数は、図２９に示した形態に限定されない。
次に、第１１の実施の形態について説明する。
当該第１１の実施の形態の半導体装置２１０の構成を図３０に示す。図３０にあっても、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
当該半導体装置２１０にあっては、半導体素子５の搭載部直下に位置するところの第１の放熱部材１１２及び配線基板１１１に、それぞれ貫通孔（ＶＤホール）１１１ｂ，１１２ｂが配設されている。両貫通孔１１ｂ，１１２ｂは連通している。
そして、第１の放熱部材１１２は、配線基板１１１の端子１１１ａに対応する領域に開口部１１２ａを有し、また周囲縁部１１２ｂは封止用樹脂９から露出している。
このような構成を有する半導体装置２１０にあっては、第２の放熱部材８の内側に位置する樹脂８、接着材２，４、或いは配線基板１１１自体に含まれる水分を、当該貫通孔１１１ｂ，１１２ｂを介して外部に放出させることができる。
当該貫通孔１１１ｂ，１１２ｂを介して水分を放出することにより、当該半導体装置２１０の耐湿性を向上させることができる。
また、半導体素子５に於いて発生し、第１の放熱部材１１２に伝導された熱の一部は、第１の放熱部材１１２と配線基板１１１に於ける貫通孔１１１ｂ，１１２ｂを介して、当該半導体装置２１０の外部へ放出される。
更に、半導体素子５から第１の放熱部材１１２に伝導された熱は、樹脂９から露出した縁部１１２ｃ、第２の放熱部材８へも伝導して、半導体装置２１０の外部へ放出される。
尚、貫通孔（ＶＤホール）１１１ｂ，１１２ｂの配設位置並びに個数は、図３０に示した形態に限定されない。
次に、第１２の実施の形態について説明する。
本実施形態にあっては、１枚の基板上に複数個の半導体装置を形成し、最終的に個片化処理を行って、複数個の半導体装置を形成する製造方法を開示する。
図３１乃至図３９を用いて、かかる製造工程を説明する。尚、図３１乃至図３９のそれぞれに於いて、図（Ａ）は平面形状を模式的に示し、図（Ｂ）は図（Ａ）のＣ−Ｃ断面を模式的に示す。
本実施形態にあっては、半導体素子搭載部が複数個、所謂マトリックス状に配列された大形（大判）の基板が適用される。当該大形（大判）の基板を図３１に示す。
当該大形（大判）の基板３０１には、半導体素子搭載部が４０個マトリックス状に配列されている。各半導体素子搭載部には、それぞれ端子３０１ａが配設されている。
当該基板３０１は、ガラスエポキシ樹脂などからなる絶縁性基板を複数積層し、その表面及び内部に銅（Ｃｕ）等の金属層からなる配線層が形成された所謂多層配線層構造を有する。そして、半導体素子、第一の放熱部材が配置される側の表面（一方の主面）には前記端子３０１ａが配設され、また裏面（他方の主面）には、外部接続端子配設用の電極が配設されている。
尚、半導体素子の構成・機能・規模によっては、当該基板３０１が多層配線層構造を必要としない場合もあり得る。
そして、当該大形（大判）の基板３０１上、即ち前記一方の主面には、前記端子部３０１ａに対応した開口が形成されるよう、即ち当該端子部３０１ａを除いて液状接着剤或いはフィルム状接着剤からなる接着材３０２が選択的に配設される。かかる状態を、図３２に示す。
次いで、前記接着材３０２を介して、大形（大判）の基板３０１上には、銅（Ｃｕ）板或いはアルミニウム（Ａｌ）板からなる第１の放熱部材３０３を固着する。即ち、当該第１の放熱部材３０３は、前記接着材３０２により基板３０１上に固着される。かかる状態を、図３３に示す。
当該第１の放熱部材３０３には、予め前記複数個の半導体素子の端子部３０１ａに対応した開口部３０３ａが配設されている。当該開口部３０３ａによりほぼ囲繞された領域３０３ｂは、それぞれ半導体素子搭載部となる。尚、当該第１の放熱部材３０３は、放熱性並びに基板３０１への影響を考慮して、その厚さが選択される。
次いで、前記第１の放熱部材３０３に於ける、複数個の半導体素子搭載部のそれぞれに、ダイボンドフィルム等の接着材３０４を介して半導体素子３０５を搭載・固着する。かかる状態を、図３４に示す。
次いで、当該半導体素子３０５の電極パッド３０５ａと、前記基板３０１に配設された端子部３０１ａとの間を、金（Ａｕ）からなるボンディングワイヤ３０６により接続する。当該ワイヤ接続処理は、当該基板３０１上に第１の放熱部材３０３を介して搭載された複数個の半導体素子３０５の全てに対して行われる。かかる状態を、図３５に示す。
次いで、第１の放熱部材３０３上に、接着材３０７を介して、半導体素子３０５に対応して断面が台形状の空間を有するドーム状の凸部が複数個配設された第２の放熱部材３０８を、搭載・固着する。
当該第２の放熱部材３０８に設けられるところの断面が台形状の空間を有するドーム状の凸部は、前記半導体素子３０５及び当該半導体素子３０５から導出されるボンディングワイヤ３０６に対し、これらから離間して覆う形状・寸法を有する。かかる状態を、図３６に示す。
第２の放熱部材３０８に於ける断面が台形状の空間を有するドーム状の凸部は、その外周側面部に複数個の貫通孔３０８ｂを具備している。
しかる後、この様に一方の主面に第１の放熱部材３０３、半導体素子３０５、第２の放熱部材３０８などが固着された基板３０１を、樹脂モールド処理装置に装着し、当該基板３０１の一方の主面側に対し樹脂モールド処理を施す。
モールド処理方法としては、周知のトランスファモールド法、或いはコンプレッョンモールド法を適用することができる。また、封止用樹脂としては、エポキシ系樹脂が適用される。
かかるモールド処理により、前記第１の放熱部材３０３上に搭載された半導体素子３０５は、第２の放熱部材３０８に設けられた複数個の貫通孔３０８ｂを通して注入された樹脂３０９により封止される。
また、第２の放熱部材３０８に於ける、断面が台形状の空間を有するドーム状の凸部は、その上部平板状部３０８ｃが表出された状態で樹脂３０９によって被覆される。
この時、隣接する断面が台形状の空間を有するドーム状の凸部間は、当該樹脂３０９によって埋められ被覆される。かかる状態を、図３７に示す。
次いで、前記基板３０１の他方の主面、即ち被樹脂モールド面とは反対側の面に配設されている複数個の電極に対し、外部接続端子３１０を構成する半田ボールを配設する。かかる状態を、図３８に示す。
しかる後、前記樹脂モールド部（樹脂被覆部）、放熱部材、基板などを、その厚さ方向（積層方向）に切断して、個々の半導体装置３５０に分離（個片化）する。
かかる切断処理により個片化された半導体装置３５０のそれぞれにあっては、外周側面部に第１の放熱部材３０３、第２の放熱部材３０８の端面が表出する。かかる状態を、図３９に示す。
尚、切断する手段としては、ダイシングブレードを用いての切断、或いはレーザ光を用いる切断などを適宜選択することができる。
以上のように、本発明による半導体装置にあっては、配線基板上に第１の放熱部材を配設し、当該第１の放熱部材上に半導体素子を配置し、更に当該半導体素子を覆うように第２の放熱部材を配置する。当該第２の放熱部材は、第１の放熱部材に熱的に結合可能とされる。
このような放熱部材の配設構造により、半導体素子に於いて発生した熱は、第１の放熱部材，第２の放熱部材へ有効に伝導され、外部へ効率的に放散される。
尚、前記実施の態様にあっては、第２の放熱部材の内側並びに外側を、封止用樹脂により被覆・封止する構成を示したが、当該第２の放熱部材の内側のみを当該樹脂により封止した構成とすることも可能である。
かかる構成によれば、第２の放熱部材の外側表面全体が露出し、放熱効率をいっそう高めることができる。また、前記第２の放熱部材８に配設される貫通孔８ｄ，８ｅは、それぞれ別個に用いることに限られず、必要に応じて組み合わせて用いることができる。
（付記１） 第一の放熱部材と、
前記第一の放熱部材上に配置された半導体素子と、
前記半導体素子上を覆い、且つ前記第一の放熱部材と熱的に結合された第二の放熱部材と、
前記半導体素子と第二の放熱部材との間に配設された絶縁部材と、
を有することを特徴とする半導体装置。
（付記２） 前記第一の放熱部材は、前記半導体素子と電気的に接続される基板上に配置されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記基板の前記半導体素子が搭載された位置に、放熱用貫通孔を有していることを特徴とする付記２記載の半導体装置。
（付記４） 前記基板および前記第一の放熱部材は、前記半導体素子が搭載された位置に、連通する孔を有していることを特徴とする付記２記載の半導体装置。
（付記５） 前記第一の放熱部材には、前記基板に設けられた電極に対応する位置に貫通する孔が設けられていることを特徴とする付記２乃至４のいずれか一項に記載の半導体装置。
（付記６） 前記第二の放熱部材には、前記第二の放熱部材を貫通する孔が形成されていることを特徴とする付記１記載の半導体装置。
（付記７） 前記第二の放熱部材は一部を残して樹脂で封止されていることを特徴とする付記１乃至６のいずれか一項に記載の半導体装置。
（付記８） 前記第一の放熱部材と前記第二の放熱部材とは、導電性接着材料を介して接合されていることを特徴とする付記１乃至７のいずれか一項に記載の半導体装置。
（付記９） 前記第一，第二の放熱部材が、溶接されていることを特徴とする付記１乃至６のいずれか一項に記載の半導体装置。
（付記１０） 前記第一，第二の放熱部材の接合部が、部分的に前記樹脂から露出していることを特徴とする付記７記載の半導体装置。
（付記１１） 前記第一の放熱部材は、前記半導体素子が配置される部分が、他の部分に対してディプレスされていることを特徴とする付記１乃至１０のいずれか一項に記載の半導体装置。
（付記１２） 前記第一，第二の放熱部材が、同等の厚さを有していることを特徴とする付記１乃至１０のいずれか一項に記載の半導体装置。
（付記１３） 前記基板と前記第一の放熱部材との間の、前記放熱用貫通孔の上に、導電性接着材料が設けられていることを特徴とする付記３記載の半導体装置。
（付記１４） 基板上に第一の放熱部材を配設する工程と、
前記第一の放熱部材上に半導体素子を配置する工程と、
前記半導体素子と前記基板とを電気的に接続する工程と、
前記半導体素子を覆う第二の放熱部材を前記第一の放熱部材に接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１５） 前記第一，第二の放熱部材を接合する工程においては、前記第一，第二の放熱部材を、導電性接着材料を用いて接合することを特徴とする付記１４記載の半導体装置の製造方法。
（付記１６） 前記第一，第二の放熱部材を接合する工程においては、前記第一，第二の放熱部材を、溶接によって接合することを特徴とする付記１４記載の半導体装置の製造方法。
（付記１７） 前記基板上に前記第一の放熱部材を配設する工程においては、前記基板と前記第一の放熱部材とを、溶接によって接合することにより、前記基板上に前記第一の放熱部材を配設することを特徴とする付記１４記載の半導体装置の製造方法。
（付記１８） 前記第二の放熱部材を前記第一の放熱部材に接合する工程後に、前記第一，第二の放熱部材の一部を残して樹脂で封止する工程を有することを特徴とする付記１４記載の半導体装置の製造方法。
本発明による半導体装置の第１の実施の形態を示す断面模式図。 本発明による半導体装置の第１の実施の形態を示す平面模式図。 本発明による半導体装置の第１の実施の形態を示す背面模式図。 第１の放熱部材の平面模式図。 第２の放熱部材の平面模式図。 第２の放熱部材の斜視模式図。 本発明による半導体装置の第１の実施の形態に適用する配線基板の平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板上に接着材料を形成した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板上に第１の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１の放熱部材上に半導体素子を固着した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 半導体素子に対するワイヤボンディング状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第２の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１の実施の形態に於ける樹脂封止構造を示す平面模式図（Ａ）、断面模式図（Ｂ）。 本発明による半導体装置の第２の実施の形態を示す断面模式図。 本発明による半導体装置の第３の実施の形態を示す断面模式図。 本発明による半導体装置の第４の実施の形態を示す断面模式図。 本発明による半導体装置の第５の実施の形態を示す断面模式図。 本発明による半導体装置の第６の実施の形態を示す断面模式図。 本発明による半導体装置の第７の実施の形態を示す断面模式図。 本発明による半導体装置の第８の実施の形態を示す断面模式図。 本発明による半導体装置の第８の実施の形態に於いて適用される第２の放熱部材の斜視模式図。 本発明による半導体装置の第９の実施の形態を示す断面模式図。 本発明による半導体装置の第９の実施の形態に適用する配線基板の平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板上に第１の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１の放熱部材上に半導体素子を固着した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 半導体素子に対するワイヤボンディング状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第２の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第９の実施の形態に於ける樹脂封止構造を示す平面模式図（Ａ）、断面模式図（Ｂ）。 本発明による半導体装置の第１０の実施の形態を示す断面模式図。 本発明による半導体装置の第１１の実施の形態を示す断面模式図。 本発明による半導体装置の第１２の実施の形態に適用する配線基板の平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板上に接着材料を形成した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板上に第１の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１の放熱部材上に半導体素子を固着した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 半導体素子に対するワイヤボンディング状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第２の放熱部材を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１２の実施の形態に於ける樹脂封止構造を示す平面模式図（Ａ）、断面模式図（Ｂ）。 配線基板の他方の種面に外部接続用端子を配設した状態を示す平面模式図（Ａ）、断面模式図（Ｂ）。 第１２の実施の形態に於ける個片化処理を示す平面模式図（Ａ）、断面模式図（Ｂ）。 従来の半導体装置の一例を示す平面模式図（Ａ）、断面模式図（Ｂ）。
符号の説明
１００，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０，２００，２１０，３５０，４００ 半導体装置
１，３１，９１，１０１，１１１，１２０ 配線基板
１ａ，３１ａ，９１ａ，１０１ａ，１１１ａ，１２０ａ 端子
２，５，１２１，１２３ 接着材料
３，３２，４１，９２，１１２，１２２ 第１の放熱部材
３ａ，３２ａ，４１ａ，９２ｂ，１１２ｂ，１２２ａ 開口部
３ｂ，２１ａ，３２ｂ，４１ｂ，９２ｄ，１１２ｃ 縁部
５，１２４ 半導体素子
７，１２５ ワイヤ
８，６１，１０２，１２７ 導電性接着材料
９，２１，３３，７１，８１，１２６ 第２の放熱部材
９ａ，８１ａ，１２６ａ 孔
９ｂ，２１ｂ，３３ａ，７１ａ，８１ｃ，１２６ｂ 上面
１０，１２８ 樹脂
１１，１２９ 半田ボール
７１ｂ，１１１ｂ，１１２ａ ＶＤホール
８１ｂ，９２ａ アンカーホール
９１ｂ 溶接端子
９２ｃ レーザ照射ポイント
１０１ｂ サーマルビア
１０３ サーマルボール
１２４ａ，３０５ａ パッド

Claims (10)

  1. 電極が設けられた基板と、
    前記基板上に配置され、前記電極に対応する位置に第一の貫通孔が設けられた第一の放熱部材と、
    前記第一の放熱部材上に配置され、前記電極に電気的に接続された半導体素子と、
    前記半導体素子上を覆い、前記第一の放熱部材と熱的に接続された第二の放熱部材と、
    前記半導体素子と前記第二の放熱部材との間に配設された絶縁部材と、
    を有することを特徴とする半導体装置。
  2. 前記基板の前記半導体素子が搭載された位置に第二の貫通孔が設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記基板は、前記半導体素子が搭載された位置に、第三の貫通孔を有し、
    前記第一の放熱部材は、前記半導体素子が搭載された位置に、前記第三の貫通孔に連通する第四の貫通孔を有することを特徴とする請求項１記載の半導体装置。
  4. 前記第二の放熱部材には、前記第二の放熱部材を貫通する第五の貫通孔が設けられていることを特徴とする請求項１記載の半導体装置。
  5. 前記第二の放熱部材は一部を残して樹脂で封止されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記第一の放熱部材と前記第二の放熱部材とは、導電性接着材料を介して接合されていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記第一の放熱部材と前記第二の放熱部材とは、溶接されていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  8. 前記半導体素子と前記電極とは、ボンディングワイヤにより、前記第一の貫通孔を通して電気的に接続されていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 電極が設けられた基板上に、前記電極に対応する位置に貫通孔が設けられた第一の放熱部材を配設する工程と、
    前記第一の放熱部材上に半導体素子を配置する工程と、
    前記半導体素子と前記電極とを電気的に接続する工程と、
    前記半導体素子を覆う第二の放熱部材を前記第一の放熱部材に熱的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記半導体素子と前記電極とを電気的に接続する工程は、前記半導体素子と前記電極とを、ボンディングワイヤにより、前記貫通孔を通して電気的に接続する工程を含むことを特徴とする請求項９記載の半導体装置の製造方法。
JP2006249233A 2006-09-14 2006-09-14 半導体装置およびその製造方法 Expired - Fee Related JP5017977B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006249233A JP5017977B2 (ja) 2006-09-14 2006-09-14 半導体装置およびその製造方法
TW096127798A TWI371836B (en) 2006-09-14 2007-07-30 Semiconductor device and method for fabricating the same
KR1020070082288A KR100930283B1 (ko) 2006-09-14 2007-08-16 반도체 장치 및 그 제조 방법
US11/843,948 US7692294B2 (en) 2006-09-14 2007-08-23 Semiconductor device and method for fabricating the same
CN2007101468682A CN101145546B (zh) 2006-09-14 2007-08-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249233A JP5017977B2 (ja) 2006-09-14 2006-09-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008071934A JP2008071934A (ja) 2008-03-27
JP5017977B2 true JP5017977B2 (ja) 2012-09-05

Family

ID=39187734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249233A Expired - Fee Related JP5017977B2 (ja) 2006-09-14 2006-09-14 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7692294B2 (ja)
JP (1) JP5017977B2 (ja)
KR (1) KR100930283B1 (ja)
CN (1) CN101145546B (ja)
TW (1) TWI371836B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP2010147060A (ja) * 2008-12-16 2010-07-01 Sharp Corp 半導体装置
KR101027984B1 (ko) * 2009-05-26 2011-04-13 우진공업주식회사 히트싱크를 갖는 기판보드 어셈블리
KR101067980B1 (ko) * 2009-12-28 2011-09-26 주식회사 케이이씨 전력 반도체 패키지 및 그 제조 방법
JP2012004282A (ja) * 2010-06-16 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP5606273B2 (ja) * 2010-10-29 2014-10-15 キヤノン株式会社 放射線画像撮影装置
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
US8962393B2 (en) * 2011-09-23 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with heat shield and method of manufacture thereof
US20150216074A1 (en) * 2012-08-02 2015-07-30 Mitsubishi Electric Corporation Heat dissipation plate
CN104627438A (zh) * 2015-03-11 2015-05-20 南京一擎机械制造有限公司 电热丝紧固座、电热丝紧固装置及电热丝紧组件
US20170127567A1 (en) * 2015-10-28 2017-05-04 Stmicroelectronics (Grenoble 2) Sas Electronic device equipped with a heat sink
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
KR102086364B1 (ko) 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
FR3116944A1 (fr) * 2020-12-02 2022-06-03 Stmicroelectronics (Grenoble 2) Sas Boîtier de circuit integre
WO2023203754A1 (ja) * 2022-04-22 2023-10-26 三菱電機株式会社 コンデンサユニットおよび電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5285350A (en) * 1992-08-28 1994-02-08 Aavid Engineering, Inc. Heat sink plate for multiple semi-conductors
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3535653B2 (ja) * 1996-02-22 2004-06-07 株式会社フジクラ 電子素子の冷却構造
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법
JP3119649B2 (ja) 1999-03-30 2000-12-25 大衆電腦股▲ふん▼有限公司 両面に放熱構造を具えた半導体装置及びその製造方法
JP2001102495A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 半導体装置
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
JP4376798B2 (ja) 2001-07-26 2009-12-02 株式会社デンソー 半導体装置
KR20030045950A (ko) * 2001-12-03 2003-06-12 삼성전자주식회사 방열판을 구비한 멀티 칩 패키지
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
US20050051893A1 (en) * 2003-09-05 2005-03-10 Taiwan Semiconductor Manufacturing Co. SBGA design for low-k integrated circuits (IC)
CN100362654C (zh) * 2003-12-12 2008-01-16 矽统科技股份有限公司 具有散热装置的球栅阵列封装
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP5023604B2 (ja) * 2006-08-09 2012-09-12 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
TW200818425A (en) 2008-04-16
KR100930283B1 (ko) 2009-12-09
US20080067672A1 (en) 2008-03-20
JP2008071934A (ja) 2008-03-27
TWI371836B (en) 2012-09-01
CN101145546A (zh) 2008-03-19
CN101145546B (zh) 2010-06-09
US7692294B2 (en) 2010-04-06
KR20080024964A (ko) 2008-03-19

Similar Documents

Publication Publication Date Title
JP5017977B2 (ja) 半導体装置およびその製造方法
KR100583494B1 (ko) 반도체패키지
US8067823B2 (en) Chip scale package having flip chip interconnect on die paddle
JP3888439B2 (ja) 半導体装置の製造方法
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008091714A (ja) 半導体装置
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
JP2006295119A (ja) 積層型半導体装置
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP5397278B2 (ja) 半導体装置
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JPH10335577A (ja) 半導体装置及びその製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JPH09330994A (ja) 半導体装置
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002124627A (ja) 半導体装置及びその製造方法
JP7499114B2 (ja) 半導体装置及びその製造方法
JP2008270511A (ja) 電子装置
JP2004095612A (ja) 半導体装置及び配線基板
JP2007234683A (ja) 半導体装置およびその製造方法
JP2001007255A (ja) 高効率放熱型チップ寸法パッケージ方法及び装置
TWI286831B (en) A chip package structure
JP2004247669A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees