JP3119649B2 - 両面に放熱構造を具えた半導体装置及びその製造方法 - Google Patents

両面に放熱構造を具えた半導体装置及びその製造方法

Info

Publication number
JP3119649B2
JP3119649B2 JP8790799A JP8790799A JP3119649B2 JP 3119649 B2 JP3119649 B2 JP 3119649B2 JP 8790799 A JP8790799 A JP 8790799A JP 8790799 A JP8790799 A JP 8790799A JP 3119649 B2 JP3119649 B2 JP 3119649B2
Authority
JP
Japan
Prior art keywords
chip
heat sink
substrate
semiconductor device
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8790799A
Other languages
English (en)
Other versions
JP2000294694A (ja
Inventor
宗▲けつ▼ 陳
根雄 許
▲い▼良 彭
振傑 徐
Original Assignee
大衆電腦股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大衆電腦股▲ふん▼有限公司 filed Critical 大衆電腦股▲ふん▼有限公司
Priority to JP8790799A priority Critical patent/JP3119649B2/ja
Publication of JP2000294694A publication Critical patent/JP2000294694A/ja
Application granted granted Critical
Publication of JP3119649B2 publication Critical patent/JP3119649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一種の両面に放熱構
造を具えた半導体装置及びその製造方法に係り、特に、
ＢＧＡパッケージ半導体装置のチップの両側の表面にそ
れぞれヒートシンクが結合されて、良好な放熱効果を有
するようにした半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】現在の半導体ＩＣ製造においては、いか
にＩＣパッケージを厚さを薄くし、放熱性を良好とし、
且つ製造コストを下げるかが共通の研究課題とされてい
る。特に、パッケージ型半導体装置の放熱性はチップの
作業機能と安定性に直接影響を与えるため、製品の放熱
性に係る競争は非常に激烈となっている。
【０００３】現在、業界では強化型ＢＧＡ（Ｅｎｈａｎ
ｃｅｄ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のパッケー
ジ技術が使用されている。図１には、従来の強化型ＢＧ
Ａパッケージ半導体装置(10)の一例が示され、それは、
チップ(11)、金属回路(121)が形成されたテープ式基板
(12)、複数のはんだバンプ(13)及び一つの金属材質のヒ
ートシンク(16)を具えている。はんだバンプ(13)はテー
プ式基板(12)の底側に接合され、且つはんだバンプ(13)
とテープ式基板(12)の間に一層の非導電のバンプマスク
(14)が設けられて、大面積のはんだバンプ(13)がテープ
式基板(12)上の金属回路(121) の短絡現象を形成しない
ようにしてある。テープ式基板(12)の中央には開口が設
けられてチップ(11)が収容され、テープ式基板(12)の金
属回路(121) は金線(17)でチップ(11)に結合されてい
る。
【０００４】このような強化型ＢＧＡパッケージ技術の
優れた点は、このテープ式基板(12)の厚さが従来のリー
ドフレームより薄く、且つ多層回路構造の設計に適して
おり、テープ式基板(12)に、より複雑で、甚だしくは多
層の金属回路(121) をレイアウトしてその機能を強化可
能であり、且つチップ(11)が開口内に収容されたことで
強化型ＢＧＡパッケージ半導体装置(10)の全体厚さが、
より薄くされ、並びに、テープ式基板(12)とチップ(11)
にいずれもエポキシ樹脂(18)で直接ヒートシンク(16)が
接合され、放熱効果が向上されているほか、このヒート
シンク(16)がチップ(11)と柔軟なテープ式基板(12)とに
支承の作用を提供していることにある。
【０００５】ただし、このような従来の強化型ＢＧＡパ
ッケージ半導体装置(10)の欠点として、放熱性が良くな
いことがあげられる。即ち、従来の強化型ＢＧＡパッケ
ージ半導体装置(10)は金線(17)の接合面を保護するため
に、チップ(11)の作動面、即ち半導体回路がレイアウト
された面に一層のモールド樹脂15をモールディングする
必要があり、エポキシ樹脂材質のモールド樹脂(15)はそ
の熱伝導性が相対的に劣っており、ゆえにチップ(11)の
発生する熱が僅かにチップ(11)の背面よりヒートシンク
(16)を十日して放熱されるだけで、事実上、チップ(11)
の放熱が主にチップ(11)の作動面側で行われ、このため
図１の強化型ＢＧＡパッケージ半導体装置(10)は一定の
放熱効果を有するとはいえ、なお改善の余地を有してい
た。
【０００６】図２はもう一種の従来のＴＢＧＡパッケー
ジ半導体装置(20)であり、その構造は図１のものと類似
しており、同様に、チップ(21)、テープ式基板(22)、及
び複数のはんだバンプ(23)、ヒートシンク(26)、及び底
側のモールド樹脂(25)を具えている。その異なる所は、
テープ式基板(22)の開口周縁に若干のインナーリード(2
22) が突伸し、ＴＡＢ方式でインナーリード(222) が直
接チップ(21)のボンディングパッド(211) 上に加圧溶接
され、従来のワイヤボンディング工程が省略可能とされ
て製造時間とコストが簡素化されたことにある。しか
し、このＴＢＧＡパッケージ半導体装置(20)も図１の強
化型ＢＧＡパッケージ半導体装置(10)における放熱効果
を向上できないという欠点を有していた。
【０００７】図３はさらにもう一種の強化型ＢＧＡパッ
ケージ半導体装置(30)の構造を示す。これはプリント基
板材質に類似の基板(32)を採用してチップ(31)を結合し
てある。これと前述の二つの従来の技術の違いは、図３
の半導体装置では、チップ(31)がインナーはんだバンプ
(37)により直接基板(32)の金属回路(321) の所定の位置
に加圧溶接され、チップ(31)の周縁と基板(32)の間に環
状に一周のモールド樹脂(35)が注入されてその接合部分
の回路を保護し並びに装置の信頼性を確保していること
にある。ディスク状ヒートシンク(36)が同様に導熱性の
良好なエポキシ樹脂(38)でチップ(31)の背面、即ち非作
動面と基板(32)の周囲の位置で接合されている。
【０００８】このような強化型ＢＧＡパッケージ半導体
装置(30)は前述の放熱効果を向上できない欠点のほか
に、そのディスク状ヒートシンク(36)の内側表面とチッ
プ(31)の間に一定の空隙(39)が存在するため、もし空隙
(39)中に不幸にも水分が存在したり、或いはチップ(31)
が長時間湿度の高い環境中に置かれて水分がエポキシ樹
脂(38)に浸透し( エポキシ樹脂は水分を吸収しうる) 水
分が空隙(39)に進入すると、この半導体装置にIRリフロ
ーテストを進行したり、或いはこの半導体装置をプリン
ト基板上に溶接する時、この半導体装置が短時間で摂氏
230 度の高温にまで加熱されて、空隙(39)中の水分が気
化膨張し、ヒートシンク(36)と基板(32)に剥離損壊の現
象が発生することがあった( 俗にポップコーン効果と称
される) 。ゆえに図３の強化型ＢＧＡパッケージ半導体
装置(30)は工程中に、余分に、空隙(39)を真空とするか
或いは窒素ガスを注入するステップを必要とし、このた
め製造工程の難度とコストが増加し、且つ百パーセント
ポップコーン効果が発生しないと保証することはできな
かった。
【０００９】図４に示されるはさらに別の強化型ＢＧＡ
パッケージ半導体装置(40)である。そのヒートシンク(4
6)はチップ(41)の作動面側、即ち金線(47)をボンディン
グしてある面に当接し、ゆえにチップ(41)の作動面の発
生する熱が迅速にヒートシンク(46)より発散される。し
かし、チップ(41)の背面の基板(42)の放熱性は良くな
く、ゆえにその放熱効果の改善程度は有限であり、且つ
チップ(41)の作動面側に位置するヒートシンク(46)が、
金線(47)の位置及び高さを回避する必要のためにＴ形構
造とされてその実質的な厚さが倍となり、このため半導
体装置全体の厚さが少なからず増加し、ＩＣパッケージ
製品の薄型化の傾向に符合しなくなった。
【００１０】このように前述の各種の従来の技術は、実
際にはＩＣパッケージ製品の薄型化、良好な放熱性、製
造コストの削減の要求を完全には満たすことができてお
らず、このため改善の必要があった。
【００１１】
【発明が解決しようとする課題】本発明の主要な課題
は、一種の、両面に放熱構造を具えた半導体装置を提供
することにあり、本発明の提供する半導体装置は、チッ
プの正面と背面のいずれにもヒートシンクが設けられて
その放熱効果が大幅に増進されており、並びにチップの
正面即ち作動面側にあるヒートシンクは、その厚さが基
板の金属球を設けた側と平行を呈するように設けられ、
ゆえに従来の技術と比較して完全に厚さの増加を形成し
ない。
【００１２】本発明はまた、上記両面に放熱構造を具え
た半導体装置の製造方法を提供することを課題とし、本
発明の製造方法によると、二つのヒートシンク中、チッ
プの正面（作動面）側に位置する階段状のヒートシンク
をインナーリード加圧溶接時の「ボンディング工具」と
して使用し、ヒートシンクがチップ及び基板と同一工程
ステップ中に同時に結合するようにし、余分の工程を増
加する必要をなくし、任意の一つのヒートシンクに対し
て別に製造設備を購入して接着する必要をなくしてい
る。
【００１３】本発明はさらに、一種の、両面に放熱構造
を具えた半導体装置を提供することを課題とし、それ
は、チップの背面（非作動面）に当接するディスク状ヒ
ートシンクに若干の貫通する孔が設けられ、ディスク状
ヒートシンクとチップの間の空隙がこの貫通する孔によ
り外界環境と連通し、チップにＩＲリフローテストを進
行する時、空隙内の空気及び又は水分がこの孔を透過し
て外界環境へと流出し、ヒートシンクとチップ或いは基
板との間の剥離現象を発生しないものとする。
【００１４】
【課題を解決するための手段】請求項１の発明は、半導
体回路がレイアウトされた少なくとも一つの作動面を具
えた半導体チップ、少なくとも一つの表面に金属回路が
レイアウトされて中央に一つの開口が開設されこの金属
回路が該開口に向けて適当な距離突伸し該開口の周縁で
若干のインナーリードを形成し上記チップの作動面上の
半導体回路が該インナーリードに連結されている基板、
該基板に連結され並びに該金属回路と結合された複数の
金属球、非導電接着手段により該開口部分でチップの基
板が連結された面に結合され並びに中央の部分がチップ
の作動面に結合され最外周の部分が基板に結合された第
１のヒートシンク、及び非導電接着手段によりチップの
基板より離れた面に結合された第２のヒートシンク、以
上を具えた両面に放熱構造を具えた半導体装置におい
て、前記チップの作動面上に若干のボンディングパッド
が設けられ、インナーリードが溶接材料で該チップのボ
ンディングパッド上に溶接されて、前記第１のヒートシ
ンクが階段状を呈してチップに向けて突出する中央部分
の厚さが最大の平面とされ、この中央部分に隣接する周
囲の部分が、厚さが次に厚い第１の外周部分とされ、こ
の第１の外周部分に隣接する周囲の部分が、厚さが最も
薄い最外周部分とされ、この階段状の構造において該中
央部分、第１の外周部分及び最外周部分がそれぞれチッ
プ、インナーリード及び基板と密接に接合し、インナー
リードがチップのボンディングパッドに加圧溶接される
時に、第１のヒートシンクがその階段状の構造によりイ
ンナーリード溶接時のボンディング工具とされて、第１
のヒートシンクの加圧接合動作と同時にインナーリード
をチップのボンディングパッド上に接合する補助を行う
ことを特徴とする、両面に放熱構造を具えた半導体装置
としている。請求項２の発明は、前記基板がテープ式基
板とされたことを特徴とする、請求項１に記載の両面に
放熱構造を具えた半導体装置としている。請求項３の発
明は、前記第２のヒートシンクがディスク状構造を有
し、中央の比較的凹んだ部分と外縁の平面部分を具え、
この中央の比較的凹んだ部分がチップの厚さと幅を収容
可能で、チップの基板より離れた側の表面が非導電接着
手段により該中央の比較的凹んだ部分の内側表面に結合
され、該外縁の平面部分が平らに基板に結合されて並び
に基板表面に沿って周縁に向けて適当な距離延伸され、
該第２のヒートシンクの外縁の平面部分が非導電接着手
段により基板上に結合され、該中央の比較的凹んだ部分
がややチップより大きく、第２のヒートシンクとチップ
の間に空隙が存在し、第２のヒートシンクの適当な位置
に若干の貫通する孔が設けられて該貫通する孔により該
空隙が外界環境と連通することを特徴とする、請求項１
に記載の両面に放熱構造を具えた半導体装置としてい
る。請求項４の発明は、以下のａからｅのステップ、即
ち、 ａ．素子準備ステップ、このステップにおいてはチップ
と、金属回路がレイアウトされた基板と、階段状構造を
有する第１のヒートシンクが形成され、該基板に一つの
開口が設けられ、該金属回路が該開口に向けて適当な距
離突伸させられ該開口周縁で若干のインナーリードが形
成され、該チップの一つの表面の該インナーリードに対
応する位置に若干のボンディングパッドが設けられ、該
第１のヒートシンクの階段状構造がチップと基板のイン
ナーリードと開口の形状に合わせて設計される ｂ．テーピングステップ、このステップにおいては基板
がチップに当接させられ並びにインナーリードが対応す
るボンディングパッドに整合させられ、第１のヒートシ
ンクがチップのボンディングパッドを設けた側よりチッ
プに向けて、且つ非導電接着手段を使用し加圧接合さ
れ、同時に加熱され、第１のヒートシンクの階段状構造
がボンディング工具として使用されてインナーリードが
ボンディングパッドに溶接され、チップと基板が溶接さ
れ、それと同時に、第１のヒートシンクの少なくとも一
つの部分が非導電接着手段でチップのボンディングパッ
ドがある側の表面に接合され、且つ別の部分が基板の開
口周縁の表面部分に接合され、こうしてチップ、基板及
び第１のヒートシンクの同時結合が完成される ｃ．樹脂充填ステップ、このステップにおいては、チッ
プの周縁と基板の間が環状にモールド樹脂で被覆される ｄ．第２のヒートシンク装着ステップ、このステップに
おいては、第２のヒートシンクが非導電接着手段でチッ
プの第１のヒートシンクより離れた側に接合され、以上
でチップの両側表面それぞれへのヒートシンク結合が完
成し、 ｅ．ボールアタッチングステップ、このステップにおい
ては、金属球が基板の第１のヒートシンクに向いた側の
所定の位置に加圧溶接され、金属球が前述の金属回路に
結合される、以上で構成された、両面に放熱構造を具え
た半導体装置の製造方法としている。請求項５の発明
は、前記第１のヒートシンクが階段状を呈してチップに
向けて突出する中央部分の厚さが最大の平面とされてチ
ップに結合され、この中央部分に隣接する周囲の部分が
厚さが次に厚い第１の外周部分とされてインナーリード
に結合され、この第１の外周部分に隣接する周囲の部分
が厚さが最も薄い最外周部分とされて基板に結合され、
この階段状の構造により該第１のヒートシンクの該中央
部分、第１の外周部分及び最外周部分がそれぞれチッ
プ、インナーリード及び基板と密接に接合され、該第１
のヒートシンクがチップ、インナーリード及び基板が固
定し支持することを特徴とする、請求項４に記載の両面
に放熱構造を具えた半導体装置の製造方法としている。
請求項６の発明は、前記第２のヒートシンクがディスク
状構造を有し、中央の比較的凹んだ部分と外縁の平面部
分を具え、この中央の比較的凹んだ部分がチップの厚さ
と幅を収容可能で、チップの基板より離れた側の表面が
非導電接着手段により該中央の比較的凹んだ部分の内側
表面に結合され、該外縁の平面部分が平らに基板に結合
されて並びに基板表面に沿って周縁に向けて適当な距離
延伸され、該第２のヒートシンクの外縁の平面部分が非
導電接着手段により基板上に結合され、該第２のヒート
シンクがチップと基板を固定並びに支持することを特徴
とする、請求項４に記載の両面に放熱構造を具えた半導
体装置の製造方法としている。請求項７の発明は、前記
第２のヒートシンクの中央の比較的凹んだ部分がややチ
ップより大きく、第２のヒートシンクとチップの間に空
隙が存在し、第２のヒートシンクの適当な位置に若干の
貫通する孔が設けられて該貫通する孔により該空隙が外
界環境と連通させられることを特徴とする、請求項６に
記載の両面に放熱構造を具えた半導体装置の製造方法と
している。
【００１５】
【発明の実施の形態】本発明の両面に放熱構造を具えた
半導体装置は、半導体回路がレイアウトされた少なくと
も一つの作動面を具えた半導体チップ、少なくとも一面
に金属回路がレイアウトされて中央に一つの開口が開設
され、この金属回路が該開口に向けて適当な距離突伸し
該開口の周縁で若干のインナーリードを形成し上記チッ
プの作動面上の半導体回路が該インナーリードに連結さ
れている基板、該基板に連結され並びに該金属回路と結
合された複数の金属球、非導電接着手段により該開口部
分でチップの基板が連結された面に結合され並びに中央
の部分がチップの作動面に結合され最外周の部分が基板
に結合された第１のヒートシンク、及び非導電接着手段
によりチップの基板より離れた面に結合された第２のヒ
ートシンク、以上を具え、チップの両面にそれぞれヒー
トシンクが結合されて良好な放熱性を達成するようにし
てある。
【００１６】そのうち、この第２のヒートシンクは、デ
ィスク状構造を呈し、中央の内に凹んだ部分と外縁の平
面部分とを具え、この中央の内に凹んだ部分はチップの
厚さと幅を収容でき、並びにチップの基板より離れた面
が非導電接着手段によりこの中央の内に凹んだ部分の内
側表面に結合され、且つ該外縁の平面部分が平らに基板
に結合され並びに基板表面に沿って周縁に向けて適当な
距離延伸されている。この中央の内に凹んだ部分はやや
チップより大きく、第２のヒートシンクとチップの間に
間隙を存在させ、並びに第２のヒートシンクの適当な位
置に若干の貫通する孔が設けられてこの間隙が外界環境
と連通するようにしてある。
【００１７】
【実施例】図５、６を参照されたい。図５は本発明の両
面に放熱構造を具えた半導体装置(50)の実施例図、図６
は図５中のチップ(51)、ヒートシンク(54)及び基板(52)
の隣接部の局部拡大図である。本発明のＢＧＡパッケー
ジ式の半導体装置(50)は、半導体チップ(51)、基板(5
2)、複数の金属球(53)、特殊構造の第１のヒートシンク
(54)、及び第２のヒートシンク(59)を具えてなる。
【００１８】該半導体チップ(51)の少なくとも一側の表
面に半導体工程により若干の半導体回路がレイアウトさ
れて一つの作動面(511) とされ、且つ半導体回路レイア
ウトの適当な位置に若干のボンディングパッド(512) が
設けられている。
【００１９】該基板(52)は周知の絶縁樹脂材質のテープ
式基板(TAB Tape)とされるのが望ましいが、伝統的な、
厚さの比較的厚いプリント基板も選択使用可能である。
基板(52)の少なくとも一つの表面には金属回路(521) が
レイアウトされている。この金属回路(521) は堆積、ス
パッタリング、電気メッキ、金属箔接着或いはその他の
方式で少なくとも一層の金、銅、鉄、クロム等の金属或
いは合金或いはその他の導電材料を基板(52)上に形成
し、さらにエッチング、イオンエッチング、レーザーエ
ッチング、或いはその他の方式でそのレイアウトが形成
されてなる。この基板(52)の中央にはエッチング、カッ
ティング或いはその他の方式方式で開口が形成され、こ
の金属回路(521) は該開口に向けて適当な距離突伸し開
口周縁で若干のインナーリード(522) を形成し、インナ
ーリード(522) は溶接材料でチップ(51)のボンディング
パッド(512) 上に溶接され、チップ(51)の作動面(511)
上の半導体回路レイアウトと結合されている。金属回路
(521) 上にはさらにコーティング、接着、堆積或いはそ
の他の方式で一層の絶縁材料(56)（例えば業界で常用さ
れるワニス或いは樹脂）が形成されて金属回路(521) を
保護している。
【００２０】該複数の金属球(53)は一般には錫球とされ
るが、金、銀或いはその他の導電材料とすることもでき
る。金属球(53)は加熱加圧方式で基板(52)に溶接され、
並びに基板(52)の導電プラグ（図示せず）を貫通して基
板(52)の金属回路(521) と結合する。並びに、基板(52)
の金属球(53)のある側の表面に非導電材質のバンプマス
ク(55)が形成され、大堆積の金属球(53)が基板(52)上の
金属回路(521) の短絡現象を形成しないようにしてあ
る。
【００２１】この第１のヒートシンク(54)及び第２のヒ
ートシンク(59)は放熱性の良好な材質、例えば、アル
ミ、銅、鉄、クロム等の金属、或いはその合金、或いは
その他の導電或いは非導電材料で製造される。この第１
のヒートシンク(54)及び第２のヒートシンク(59)は非導
電接着手段(58)でチップ(51)の作動面(511) 及び非作動
面側に結合され、また即ち、第１のヒートシンク(54)は
チップ(51)の基板(52)が連結されたのと同一側の面に連
結され、第２のヒートシンク(59)はチップ(51)の基板(5
2)より離れた側に位置する。この非導電接着手段(58)は
周知のエポキシ樹脂とされるか、或いは導熱性の良好な
導熱樹脂、或いは熱溶性の両面テープとされうる。望ま
しい実施例では、チップ(51)と第１のヒートシンク(54)
及び第２のヒートシンク(59)の接合面に導熱樹脂が選択
使用されて放熱効果が増進され、第１のヒートシンク(5
4)及び第２のヒートシンク(59)と基板(52)の接合面が周
知のエポキシ樹脂で接合される。
【００２２】第１のヒートシンク(54)は階段状構造を呈
し、ほぼ三つの厚さの異なる部分に分けられる。即ち、
中央のチップ(51)に向けて突出し厚さが一番厚い中央部
分(541) と、該中央部分(541) に隣接する周囲の部分で
あって厚さが次に厚い第１の外周部分(542) 、この第１
の外周部分(542) の周囲に隣接し厚さが一番薄い最外周
部分(543) である。第１のヒートシンク(54)のチップ(5
1)より離れた一側面は完全な平面とされるのが望ましい
が、ただし放熱面積を増すため凹凸状或いは波浪状表面
とすることも可能である。この階段状構造を有する第１
のヒートシンク(54)の設計はその各部分、即ち中央部分
(541) 、第１の外周部分(542) 、最外周部分(543) がそ
れぞれチップ(51)、インナーリード(522) 及び基板(52)
と密接に接合する。並びに第１のヒートシンク(54)の厚
さと基板(52)の厚さがほぼ同一平面上にあるよう設けら
れるため、本発明の両面に放熱構造を具えた半導体装置
の全体厚さは増加することがない。
【００２３】本発明の第１のヒートシンク(54)は特殊な
階段状構造と取付け位置の違いを有するほか、さらに一
つの特徴を有している。即ち、第１のヒートシンク(54)
をチップ(51)に接合する工程が基板(52)をチップ(51)に
加圧溶接する工程と同時に進行される。基板(52)のイン
ナーリード(522) をチップ(51)のボンディングパッド(5
12) 上に溶接する時、この第１のヒートシンク(54)も同
時にチップ(51)の作動面(511) よりチップ(51)に向けて
加圧接合され並びに加熱される。第１のヒートシンク(5
4)の構造は密接にチップ(51)、インナーリード(522) 及
び基板(52)の隣接部分の形状にマッチするため、加圧溶
接の過程で第１のヒートシンク(54)がダイキャスティン
グに類似の作用を提供し、インナーリード(522) のチッ
プ(51)のボンディングパッド(512) 上への溶接を補助
し、こうして第１のヒートシンク(54)、基板(52)及びチ
ップ(51)の結合とインナーリード(522) のボンディング
パッド(512) への接合の工程が同時に完成する。こうし
て製造ステップ数を増加する必要及び第１のヒートシン
ク(54)の溶接工程のために余分の設備を購入する必要が
なくされている。並びに加圧溶接完成後、第１のヒート
シンク(54)の中央部分(541) はチップ(51)の作動面(51
1) に結合され、第１の外周部分(542) はインナーリー
ド(522) に結合され、最外周部分(543) は基板(52)に接
合され、チップ(51)と基板(52)を固定し支持する作用を
提供する。
【００２４】第２のヒートシンク(59)はディスク状構造
を有して中央の比較的凹んだ部分と外縁の平面部分を具
え、該中央の比較的凹んだ部分はチップ(51)の厚さと幅
を収容可能で、並びにチップ(51)の基板(52)より離れた
側の表面は非導電接着手段(58)でこの中央の比較的凹ん
だ部分の内側表面に結合され、且つこの外縁の平面部分
は平らに基板(52)に密着し、周縁に向けて適当な距離延
伸されている。第２のヒートシンク(59)の外縁の平面部
分は非導電接着手段で基板(52)上に結合され、該中央の
比較的凹んだ部分はチップ(51)よりもやや大きく、第２
のヒートシンク(59)とチップ(51)の間に空隙(592) が存
在する。このため、従来の技術における密閉された空隙
に残留する水と空気がもたらす欠点を回避するため、本
発明では第２のヒートシンク(59)の適当な位置に若干の
貫通する孔(591) を設けて該空隙(592) と外界環境を連
通させている。
【００２５】第１のヒートシンク(54)と第２のヒートシ
ンク(59)はチップ(51)と基板(52)の結合に対して固定と
支持の作用を提供し、ゆえにチップ(51)の周縁と基板(5
2)の間に僅かに環状にモールド樹脂(57)( エポキシ樹
脂) を充填してその結合辺縁を保護すればよい。
【００２６】図７から図８は本発明の両面に放熱構造を
具えた半導体装置の製造工程を示す。本発明の製造方法
は以下のａからｅのステップを包括する。即ち、 ａ．素子準備ステップ： 前述のチップ(51)、金属回路
(521) とインナーリード(522) を具えた基板(52)、第１
のヒートシンク(54)、第２のヒートシンク(59)及び複数
の金属球(53)を形成する。 ｂ．テーピングステップ： 図７中のＡ部分に示される
ように、基板(52)をチップ(51)に当接させ並びにインナ
ーリード(522) を対応するボンディングパッド(512) に
整合させ、第１のヒートシンク(54)をチップ(51)のボン
ディングパッド(512) を設けた側よりチップ(51)に向け
て、且つ非導電接着手段(58)を利用し加圧接合し、同時
に加熱し、こうして第１のヒートシンク(54)の階段状構
造をボンディング工具として使用してインナーリード(5
22) をボンディングパッド(512)に溶接し、チップ(51)
と基板(52)を溶接し、同時に、第１のヒートシンク(54)
の少なくとも一つの部分を非導電接着手段(58)でチップ
(51)のボンディングパッド(512) のある側の表面に接合
し、且つ別の部分を基板(52)の開口周縁の表面部分に接
合し、こうしてチップ(51)、基板(52)及び第１のヒート
シンク(54)の同時結合を完成する。 ｃ．樹脂充填ステップ： 図７中のＢ部分に示されるよ
うに、チップ(51)の周縁と基板(52)の間を環状にモール
ド樹脂(57)で被覆する。 ｄ．第２のヒートシンク装着ステップ： 図８のＡ部分
に示されるように、第２のヒートシンク(59)を非導電接
着手段でチップ(51)の第１のヒートシンク(54)より離れ
た側に接合し、こうしてチップ(51)の両側表面それぞれ
へのヒートシンク結合を完成する。 ｅ．ボールアタッチングステップ： 図８のＢ部分に示
されるように、金属球(53)を基板(52)の第１のヒートシ
ンク(54)に向いた側の所定の位置に加圧溶接し、金属球
(53)を前述の金属回路(521) に結合させる。
【００２７】図８は本発明の両面に放熱構造を具えた半
導体装置のもう一つの望ましい実施例を示す。その構造
は図６の実施例と類似しており、ゆえに同じ素子につい
ての説明は省略し、類似する素子には同じ符号と名称を
使用している。図８の実施例で図７と異なる特徴を有す
る素子に関してはその符号の後に英文字を付加してい
る。
【００２８】図８に示される半導体装置(50a) はほぼ図
６の実施例に類似しているが、ただし、その基板(52a)
の金属回路(521a)とインナーリード(522a)は基板(52a)
の金属球(53)が溶接されたのと同一側の面に位置し、こ
の設計により、チップ(51)がテーピングされた後に部分
的な厚さが基板(52a) の厚さと平行となり、且つ第１の
ヒートシンク(54a) の厚さが薄くされて、半導体装置全
体の厚さがより減少されている。
【００２９】
【発明の効果】総合すると、本発明の両面に放熱構造を
具えた半導体装置は、良好な放熱性を有し、製造が容易
で、余分の製造設備を必要とせず、且つICパッケージ製
品の厚さを増加せず、十分に予期された目的と機能を達
成しており、実用性と進歩性及び産業上の利用価値を有
している。
【図面の簡単な説明】
【図１】従来の強化型ＢＧＡパッケージ半導体装置(10)
の実施例図である。
【図２】従来のＴＢＧＡパッケージ半導体装置(20)の実
施例図である。
【図３】従来の別の強化型ＢＧＡパッケージ半導体装置
(30)の実施例図である。
【図４】従来のさらに別の強化型ＢＧＡパッケージ半導
体装置(40)の実施例図である。
【図５】本発明の両面に放熱構造を具えた半導体装置(5
0)の実施例図である。
【図６】図５中のチップ(51)、ヒートシンク(54)及び基
板(52)の隣接部の局部拡大図である。
【図７】本発明の両面に放熱構造を具えた半導体装置の
製造ステップの望ましい実施例図である。
【図８】図７に続く製造ステップの望ましい実施例図で
ある。
【図９】本発明の別の実施例による、両面に放熱構造を
具えた半導体装置(50a) の実施例図である。
【符号の説明】
10、20、30、40 従来のＢＧＡパッケージ半導体装置 11、21、31、41 チップ 12、22、32、42 基板 121 、321 金属回路 13、23 はんだバンプ 14 バンプマスク 14、24、35 モールド樹脂 16、26、36、46 ヒートシンク 17、47 金線 18、38 エポキシ樹脂 211 、311 、411 ボンディングパッド 222 、322 インナーリード 37 インナーはんだバンプ 39 空隙 50、50a 半導体装置 51 チップ 511 作動面 512 ボンディングパッド 52、52a 基板 521 、521a 金属回路 522 、522a インナーリード 53 はんだバンプ 54、54a 第１のヒートシンク 541 中央の部分 542 第１の外周部分 543 最外周の部分 55 バンプマスク 56 絶縁材料 57 モールド樹脂 58 非導電接着手段 59 第２のヒートシンク 591 孔 592 空隙
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−64730（ＪＰ，Ａ) 特開 平５−160304（ＪＰ，Ａ) 特開 平７−183425（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/34 H01L 23/36 H01L 23/12

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体回路がレイアウトされた少なくと
    も一つの作動面を具えた半導体チップ、少なくとも一つ
    の表面に金属回路がレイアウトされて中央に一つの開口
    が開設されこの金属回路が該開口に向けて適当な距離突
    伸し該開口の周縁で若干のインナーリードを形成し上記
    チップの作動面上の半導体回路が該インナーリードに連
    結されている基板、該基板に連結され並びに該金属回路
    と結合された複数の金属球、非導電接着手段により該開
    口部分でチップの基板が連結された面に結合され並びに
    中央の部分がチップの作動面に結合され最外周の部分が
    基板に結合された第１のヒートシンク、及び非導電接着
    手段によりチップの基板より離れた面に結合された第２
    のヒートシンク、以上を具えた両面に放熱構造を具えた
    半導体装置において、 前記チップの作動面上に若干のボンディングパッドが設
    けられ、インナーリードが溶接材料で該チップのボンデ
    ィングパッド上に溶接されて、前記第１のヒートシンク
    が階段状を呈してチップに向けて突出する中央部分の厚
    さが最大の平面とされ、この中央部分に隣接する周囲の
    部分が、厚さが次に厚い第１の外周部分とされ、この第
    １の外周部分に隣接する周囲の部分が、厚さが最も薄い
    最外周部分とされ、この階段状の構造において該中央部
    分、第１の外周部分及び最外周部分がそれぞれチップ、
    インナーリード及び基板と密接に接合し、インナーリー
    ドがチップのボンディングパッドに加圧溶接される時
    に、第１のヒートシンクがその階段状の構造によりイン
    ナーリード溶接時のボンディング工具とされて、第１の
    ヒートシンクの加圧接合動作と同時にインナーリードを
    チップのボンディングパッド上に接合する補助を行うこ
    とを特徴とする、両面に放熱構造を具えた半導体装置。
  2. 【請求項２】 前記基板がテープ式基板とされたことを
    特徴とする、請求項１に記載の両面に放熱構造を具えた
    半導体装置。
  3. 【請求項３】 前記第２のヒートシンクがディスク状構
    造を有し、中央の比較的凹んだ部分と外縁の平面部分を
    具え、この中央の比較的凹んだ部分がチップの厚さと幅
    を収容可能で、チップの基板より離れた側の表面が非導
    電接着手段により該中央の比較的凹んだ部分の内側表面
    に結合され、該外縁の平面部分が平らに基板に結合され
    て並びに基板表面に沿って周縁に向けて適当な距離延伸
    され、該第２のヒートシンクの外縁の平面部分が非導電
    接着手段により基板上に結合され、該中央の比較的凹ん
    だ部分がややチップより大きく、第２のヒートシンクと
    チップの間に空隙が存在し、第２のヒートシンクの適当
    な位置に若干の貫通する孔が設けられて該貫通する孔に
    より該空隙が外界環境と連通することを特徴とする、請
    求項１に記載の両面に放熱構造を具えた半導体装置。
  4. 【請求項４】 以下のａからｅのステップ、即ち、 ａ．素子準備ステップ、このステップにおいてはチップ
    と、金属回路がレイアウトされた基板と、階段状構造を
    有する第１のヒートシンクが形成され、該基板に一つの
    開口が設けられ、該金属回路が該開口に向けて適当な距
    離突伸させられ該開口周縁で若干のインナーリードが形
    成され、該チップの一つの表面の該インナーリードに対
    応する位置に若干のボンディングパッドが設けられ、該
    第１のヒートシンクの階段状構造がチップと基板のイン
    ナーリードと開口の形状に合わせて設計される ｂ．テーピングステップ、このステップにおいては基板
    がチップに当接させられ並びにインナーリードが対応す
    るボンディングパッドに整合させられ、第１のヒートシ
    ンクがチップのボンディングパッドを設けた側よりチッ
    プに向けて、且つ非導電接着手段を使用し加圧接合さ
    れ、同時に加熱され、第１のヒートシンクの階段状構造
    がボンディング工具として使用されてインナーリードが
    ボンディングパッドに溶接され、チップと基板が溶接さ
    れ、それと同時に、第１のヒートシンクの少なくとも一
    つの部分が非導電接着手段でチップのボンディングパッ
    ドがある側の表面に接合され、且つ別の部分が基板の開
    口周縁の表面部分に接合され、こうしてチップ、基板及
    び第１のヒートシンクの同時結合が完成される ｃ．樹脂充填ステップ、このステップにおいては、チッ
    プの周縁と基板の間が環状にモールド樹脂で被覆される ｄ．第２のヒートシンク装着ステップ、このステップに
    おいては、第２のヒートシンクが非導電接着手段でチッ
    プの第１のヒートシンクより離れた側に接合され、以上
    でチップの両側表面それぞれへのヒートシンク結合が完
    成し、 ｅ．ボールアタッチングステップ、このステップにおい
    ては、金属球が基板の第１のヒートシンクに向いた側の
    所定の位置に加圧溶接され、金属球が前述の金属回路に
    結合される、 以上で構成された、両面に放熱構造を具えた半導体装置
    の製造方法。
  5. 【請求項５】 前記第１のヒートシンクが階段状を呈し
    てチップに向けて突出する中央部分の厚さが最大の平面
    とされてチップに結合され、この中央部分に隣接する周
    囲の部分が厚さが次に厚い第１の外周部分とされてイン
    ナーリードに結合され、この第１の外周部分に隣接する
    周囲の部分が厚さが最も薄い最外周部分とされて基板に
    結合され、この階段状の構造により該第１のヒートシン
    クの該中央部分、第１の外周部分及び最外周部分がそれ
    ぞれチップ、インナーリード及び基板と密接に接合さ
    れ、該第１のヒートシンクがチップ、インナーリード及
    び基板が固定し支持することを特徴とする、請求項４に
    記載の両面に放熱構造を具えた半導体装置の製造方法。
  6. 【請求項６】 前記第２のヒートシンクがディスク状構
    造を有し、中央の比較的凹んだ部分と外縁の平面部分を
    具え、この中央の比較的凹んだ部分がチップの厚さと幅
    を収容可能で、チップの基板より離れた側の表面が非導
    電接着手段により該中央の比較的凹んだ部分の内側表面
    に結合され、該外縁の平面部分が平らに基板に結合され
    て並びに基板表面に沿って周縁に向けて適当な距離延伸
    され、該第２のヒートシンクの外縁の平面部分が非導電
    接着手段により基板上に結合され、該第２のヒートシン
    クがチップと基板を固定並びに支持することを特徴とす
    る、請求項４に記載の両面に放熱構造を具えた半導体装
    置の製造方法。
  7. 【請求項７】 前記第２のヒートシンクの中央の比較的
    凹んだ部分がややチップより大きく、第２のヒートシン
    クとチップの間に空隙が存在し、第２のヒートシンクの
    適当な位置に若干の貫通する孔が設けられて該貫通する
    孔により該空隙が外界環境と連通させられることを特徴
    とする、請求項６に記載の両面に放熱構造を具えた半導
    体装置の製造方法。
JP8790799A 1999-03-30 1999-03-30 両面に放熱構造を具えた半導体装置及びその製造方法 Expired - Fee Related JP3119649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8790799A JP3119649B2 (ja) 1999-03-30 1999-03-30 両面に放熱構造を具えた半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8790799A JP3119649B2 (ja) 1999-03-30 1999-03-30 両面に放熱構造を具えた半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000294694A JP2000294694A (ja) 2000-10-20
JP3119649B2 true JP3119649B2 (ja) 2000-12-25

Family

ID=13927997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8790799A Expired - Fee Related JP3119649B2 (ja) 1999-03-30 1999-03-30 両面に放熱構造を具えた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3119649B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055410A (ko) * 2001-12-26 2003-07-04 주식회사 심텍 저항용접용 더미패턴을 갖는 이비지에이 반도체 패키지용인쇄회로기판 및 이를 이용한 이비지에이 반도체 패키지의제조방법
JP2007042714A (ja) * 2005-08-01 2007-02-15 Matsushita Electric Ind Co Ltd 配線基板および半導体装置
JP5017977B2 (ja) 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
TWI744156B (zh) * 2020-12-31 2021-10-21 頎邦科技股份有限公司 半導體散熱封裝構造及其製造方法
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
JP2000294694A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
JP2900311B2 (ja) メタルキャリヤフレームを用いたｂｇａ半導体パッケージの製造方法及びそのｂｇａ半導体パッケージ
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3269815B2 (ja) 半導体装置及びその製造方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
US7443022B2 (en) Board-on-chip packages
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JP3055619B2 (ja) 半導体装置およびその製造方法
JP3314757B2 (ja) 半導体回路装置の製造方法
JP3119649B2 (ja) 両面に放熱構造を具えた半導体装置及びその製造方法
JP2000138317A (ja) 半導体装置及びその製造方法
JP3547303B2 (ja) 半導体装置の製造方法
JPH10116936A (ja) 半導体パッケージ
JP4677152B2 (ja) 半導体装置
JP3561671B2 (ja) 半導体装置
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH09148484A (ja) 半導体装置及びその製造方法
JP2894007B2 (ja) フラットパッケージ型半導体装置およびその製造方法
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JPH09246416A (ja) 半導体装置
JP3062606U (ja) Ｂｇａパッケ―ジ半導体装置
JPH11354577A (ja) 開口型球状格子配列パッケージ技術の製造法
TW533518B (en) Substrate for carrying chip and semiconductor package having the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000926

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees