CN101145546A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101145546A
CN101145546A CNA2007101468682A CN200710146868A CN101145546A CN 101145546 A CN101145546 A CN 101145546A CN A2007101468682 A CNA2007101468682 A CN A2007101468682A CN 200710146868 A CN200710146868 A CN 200710146868A CN 101145546 A CN101145546 A CN 101145546A
Authority
CN
China
Prior art keywords
radiating part
semiconductor device
semiconductor element
wiring board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101468682A
Other languages
English (en)
Other versions
CN101145546B (zh
Inventor
加藤祯胤
藤泽哲也
佐藤光孝
吉田英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101145546A publication Critical patent/CN101145546A/zh
Application granted granted Critical
Publication of CN101145546B publication Critical patent/CN101145546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

本发明提供一种半导体器件及其制造方法，该半导体器件具有优良散热特性结构。通过使用粘合剂材料将第一散热部设置在线路板上。通过使用粘合剂材料将半导体元件粘着在第一散热部上。通过引线将半导体元件与设置在线路板上的电极连接。通过使用导电粘合剂材料将覆盖半导体元件和引线的第二散热部接合至第一散热部。通过树脂密封第二散热部除其平坦上部之外的内部和外部。通过上述过程，制造了半导体器件。在半导体元件中产生并传送至第一散热部的热量从第一散热部的边缘部分释放出去。此外，在半导体元件中产生并传送至第一散热部的热量传送至导电粘合剂材料和第二散热部，并从第二散热部的平坦上部释放出去。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，更具体地，涉及具有散热机制的半导体器件及其制造方法。
背景技术
半导体集成电路元件是一种半导体器件，其包括多个电子电路，所述电子电路是通过将由硅或砷化镓制成的半导体衬底上所形成的有源元件(例如晶体管)和无源元件(例如电容元件)互连而形成。
为了使电子电路的运行稳定，用绝缘体(例如树脂)密封半导体集成电路元件(半导体元件)，或者将半导体集成电路元件放在密封的容器中。
对于这种半导体器件，必须将电子电路运行期间在半导体元件中产生的热散发到外界。
例如，通常使用图40所示的散热(heat sink)结构来进行散热。
图40示出一种被称为球栅阵列(BGA)型的半导体器件400。
图40A示出半导体器件400的上部，图40B示出沿图40A的线X-X的截面。
对于半导体器件400，在半导体元件403和线路板401之间使用粘合剂材料402，将半导体元件403安装在线路板401上。通过接合线404将半导体元件403的电极连接至位于线路板401上的端子401a。
另外，通过粘合剂材料405粘着在线路板401上的散热部(散热器)406位于半导体元件403的上方，以覆盖半导体元件403。
密封树脂407位于散热部406和半导体元件403之间，并且散热部406的外部也用密封树脂407覆盖。
另一方面，将多个锡球设置在线路板401的另一表面上或下方，也就是说，将多个锡球设置在与上面安装有半导体元件403的线路板401的表面相反的表面上或下方，作为外部连接端子408。
对于具有上述结构的半导体器件400，在半导体元件403中产生的热主要通过覆盖半导体元件403的密封树脂407传送至散热部406，并从散热部406的上部406a释放至外界。
除了上述半导体器件之外，还提出了一种BGA型半导体器件(参见日本专利公布No.2000-294694)或另一种半导体器件(参见日本专利公布No.2005-109526)作为具有散热机制的半导体器件。其中在BGA型半导体器件中，第一散热部位于在线路板上安装的半导体元件的上侧，并且穿透线路板的第二散热部位于半导体元件的相反侧；在另一种半导体器件中，用树脂来密封该半导体器件，其中该半导体器件位于一对平板散热部之间，并且在这对平板散热部之间具有焊料等。
对于上述被称为BGA型的半导体器件，安装有半导体元件403的线路板401的大部分表面被密封树脂407覆盖，从而可物理地和化学地保护半导体元件403和用以覆盖半导体元件403的散热部406。
然而，密封树脂407的热传导率相对较低。这使得通过散热部406将半导体元件403中产生的热传送至外界的散热效率降低。
发明内容
本发明是在上述背景条件下作出的。本发明的目的是提供一种具有优良散热特性的半导体器件以及制造这种半导体器件的方法。
为了实现上述目的，提供一种半导体器件，包括：第一散热部；半导体元件，设置在第一散热部上；第二散热部，覆盖半导体元件并热连接至第一散热部；以及绝缘部，设置在半导体元件和第二散热部之间。
此外，为了实现上述目的，提供一种半导体器件的制造方法，包括下列步骤：将第一散热部设置在一板上；将半导体元件设置在第一散热部上；将半导体元件和该板电连接；以及将覆盖半导体元件的第二散热部与第一散热部接合。
从结合附图的下面描述中，本发明的上述及其它目的、特征和优点将变得显而易见，其中所述附图通过实例示出本发明的优选实施例。
附图说明
图1为示出根据本发明第一实施例的半导体器件的示意性截面图。
图2为示出根据本发明第一实施例的半导体器件的示意性平面图。
图3为示出根据本发明第一实施例的半导体器件的示意性背面图。
图4为示出第一散热部的示意性平面图。
图5为示出第二散热部的示意性平面图。
图6为示出第二散热部的示意性透视图。
图7A为示出应用于根据本发明第一实施例的半导体器件的线路板的示意性平面图，图7B为示出应用于根据本发明第一实施例的半导体器件的线路板的示意性截面图。
图8A为示出在线路板上形成粘合剂材料的情形的示意性平面图，以及图8B为示出在线路板上形成粘合剂材料的情形的示意性截面图。
图9A为示出将第一散热部设置于线路板上的情形的示意性平面图，以及图9B为示出将第一散热部设置于线路板上的情形的示意性截面图。
图10A为示出将半导体元件粘着在第一散热部上的情形的示意性平面图，以及图10B为示出将半导体元件粘着在第一散热部上的情形的示意性截面图。
图11A为示出在半导体元件上进行引线接合处理的情形的示意性平面图，图11B为示出在半导体元件上进行引线接合处理的情形的示意性截面图。
图12A为示出设置第二散热部的情形的示意性平面图，图12B为示出设置第二散热部的情形的示意性截面图。
图13A为示出根据本发明第一实施例的半导体器件的树脂密封结构的示意性平面图，图13B为示出本发明第一实施例的半导体器件的树脂密封结构的示意性截面图。
图14为示出根据本发明第二实施例的半导体器件的示意性截面图。
图15为示出根据本发明第三实施例的半导体器件的示意性截面图。
图16为示出根据本发明第四实施例的半导体器件的示意性截面图。
图17为示出根据本发明第五实施例的半导体器件的示意性截面图。
图18为示出根据本发明第六实施例的半导体器件的示意性截面图。
图19为示出根据本发明第七实施例的半导体器件的示意性截面图。
图20为示出根据本发明第八实施例的半导体器件的示意性截面图。
图21为示出应用于根据本发明第八实施例的半导体器件的第二散热部的示意性透视图。
图22为示出根据本发明第九实施例的半导体器件的示意性截面图。
图23A为示出应用于根据本发明第九实施例的半导体器件的线路板的示意性平面图，图23B为示出应用于根据本发明第九实施例的半导体器件的线路板的示意性截面图。
图24A为示出将第一散热部设置在线路板上的情形的示意性平面图，图24B为示出将第一散热部设置在线路板上的情形的示意性截面图。
图25A为示出将半导体元件粘着在第一散热部上的情形的示意性平面图；图25B为示出将半导体元件粘着在第一散热部上的情形的示意性截面图。
图26A为示出在半导体元件上进行引线接合处理的情形的示意性平面图，图26B为示出在半导体元件上进行引线接合处理的情形的示意性截面图。
图27A为示出设置第二散热部的情形的示意性平面图，图27B示出设置第二散热部的情形的示意性截面图。
图28A为示出根据本发明第九实施例的半导体器件的树脂密封结构的示意性平面图，图28B为示出根据本发明第九实施例的半导体器件的树脂密封结构的示意性截面图。
图29为示出根据本发明第十实施例的半导体器件的示意性截面图。
图30为示出根据本发明第十一实施例的半导体器件的示意性截面图。
图31A为示出应用于根据本发明的第十二实施例的半导体器件的线路板的示意性平面图，图31B为示出应用于根据本发明的第十二实施例的半导体器件的线路板的示意性截面图。
图32A为示出粘合剂材料形成于线路板上的情形的示意性平面图，图32B为示出粘合剂材料形成于线路板上的情形的示意性截面图。
图33A为示出将第一散热部设置在线路板上的情形的示意性平面图，图33B为示出将第一散热部设置在线路板上的情形的示意性截面图。
图34A为示出将半导体元件粘着在第一散热部上的情形的示意性平面图，图34B为示出将半导体元件站在第一散热部上的情形的示意性截面图。
图35A为示出在半导体元件上进行引线接合处理的情形的示意性平面图，图35B为示出在半导体元件上进行引线接合处理的情形的示意性截面图。
图36A为示出设置第二散热部的情形的示意性平面图，图36B为示出设置第二散热部的情形的示意性截面图。
图37A为示出根据本发明第十二实施例的半导体器件的树脂密封结构的示意性平面图，图37B为示出根据本发明第十二实施例的半导体器件的树脂密封结构的示意性截面图。
图38A为示出将外部连接端子设置在线路板的另一表面上或下方的情形的示意性平面图，图38B为示出将外部连接端子设置在线路板的另一表面上或下方的情形的示意性截面图。
图39A为示出根据本发明第十二实施例用于制造半导体器件所进行的切割处理的示意性平面图，图39B为示出根据本发明第十二实施例用于制造半导体器件所进行的切割处理的示意性截面图。
图40A为示出传统半导体器件实例的示意性平面图，图40B为示出传统半导体器件实例的示意性截面图。
具体实施方式
下面参照附图详细描述本发明的各实施例。
结合附图描述根据本发明第一实施例的半导体器件。
图1示出根据本发明第一实施例的半导体器件100的截面图。图2示出半导体器件100的上部，图3示出半导体器件100的底部。
图1示出沿图2或图3中线X-X的截面图。
对于根据本发明第一实施例的半导体器件100，第一散热部(散热器)3设置于线路板1的一表面上，即设置于在其中使用粘合剂材料2(例如环氧树脂)来安装半导体元件的线路板1的表面上。线路板1上的布线图案没有示出。
线路板1是由玻璃环氧树脂等制成的绝缘板，在其上或其中形成有金属层(例如铜)的布线层。电极端子1a设置于线路板1上。线路板1也被称作内插板或支撑板。
如图4所示，第一散热部3像一个平板。在与设置于线路板1上的电极端子1a相对应的第一散热部3的区域中形成多个(在本实例中为4个)开口3a。在第一散热部3设置于线路板1上的情况下，电极端子1a暴露于开口3a中。
第一散热部3是由铜(Cu)、铜合金、铝(A1)合金、不锈钢、铁(Fe)合金、镍(Ni)合金等制成的类似板的部件。选择具有较高热传导率的材料。通过压力加工或蚀刻处理形成开口3a。
将半导体元件5放置在第一散热部3的开口3a内部的区域3b上，并在它们之间使用粘合剂材料4将半导体元件5粘着在区域3b上，其中粘合剂材料4为诸如芯片接合膜的薄片粘合剂或膏状粘合剂。即，区域3b为半导体元件安装部。
通过由金(Au)制成的接合线6将半导体元件5的电极(未示出)连接至位于线路板1上的电极端子1a。
通过使用例如焊剂的导电粘合剂材料7将第二散热部8粘着在第一散热部3的开口3a与第一散热部3的开口3a外侧的区域3b之间的区域3c上。即，第一散热部3能够热连接至第二散热部8。
如图6所示，第二散热部8包括平坦底部、具有近似圆锥状的斜面部分和平坦上部。即，第二散热部8是圆顶形的并具有梯形空间。第二散热部8与半导体元件5和接合线6分离，并覆盖半导体元件5和接合线6。
由铜(Cu)、铜合金、铝(Al)合金、不锈钢、铁(Fe)合金、镍(Ni)合金等制成的类似板的部件通过例如压力加工方法用以形成第二散热部8。这与第一散热部3相同。
在其间使用导电粘合剂材料7将第二散热部8的平坦底部8a粘着在第一散热部3的开口3a与第一散热部3的开口3a外部的区域3b之间的区域3c上。另外，在具有近似圆锥形的第二散热部8的斜面部分中切割出多个(在本实施例中为4个)放热孔8b。可将密封树脂9从放热孔8b灌入以填充半导体元件5周围的空间。
用密封树脂9覆盖在第二散热部8的梯形空间中包含的半导体元件5和接合线6、第二散热部8的侧部以及第一散热部3的暴露表面。结果，半导体元件5被密封。
第一散热部3的边缘部分3b和第二散热部8的平坦上部8c没有用密封树脂9覆盖，因而是暴露的。
将多个锡球设置在线路板1的另一(相反的)表面上或下方，作为外部连接端子10。
如上所述，对于根据本发明第一实施例的半导体器件100，第一散热部3设置在线路板1的一个表面上，半导体元件5设置在第一散热部3上。
设置与第一散热部3热连接的第二散热部8，以使其覆盖半导体元件5。通过以这种方式设置散热部，在半导体元件5中产生的热首先有效地传送至第一散热部3，并从第一散热部3的没有被密封树脂9覆盖的暴露边缘部分3b释放出去。在半导体元件5中产生的热还通过导电粘合剂材料7从第一散热部3传送至第二散热部8，并从第二散热部8的暴露平坦上部8c释放出去。
如上所述，对于根据本发明第一实施例的半导体器件100，通过第一散热部3和第二散热部8形成散热路径，从而使半导体元件5中产生的热能够有效地释放至外界。
对于半导体器件100，在半导体元件5中产生的热还可以通过周围的密封树脂9传送至第二散热部8，并从第二散热部8的平坦上部8c释放出去。
此外，通过密封树脂9传送至第二散热部8的热传送至第一散热部3，并从第一散热部3的边缘部分3b释放出去。
如上所述，通过导电粘合剂材料7(例如焊剂)将第二散热部8粘着在第一散热部3上。因此，在第一散热部3和第二散热部8之间存在热连接。即，第一散热部3和第二散热部8之间的热传导效率很高。
此外，通过在线路板1的一个表面上设置第一散热部3，线路板1的刚性实质上变大。结果，例如当通过使用密封树脂9进行密封时，线路板1不发生扭曲。
因此能够确保位于线路板1的另一表面上或下方的多个外部连接端子10的平坦度，并且能够容易、可靠地将半导体器件100安装到例如电子机械中的电路板(其被称作母板)上。
现在描述半导体器件100的制造方法。图7至图13给出了制造半导体器件100的过程的概况。图7A、图8A、图9A、图10A、图11A、图12A以及图13A均从半导体器件100的上面示意性示出其形状。图7B示意性示出沿图7A的线A-A的横截面。图8B、图9B、图10B、图11B、图12B和图13B与图7B类似。
首先提供图7中所示的线路板1。线路板1是叠层的并具有被称为多层布线层的结构。即，线路板1包括由玻璃环氧树脂等制成的多个绝缘衬底。由例如铜(Cu)制成的布线层形成于线路板1中和线路板1上。将端子1a设置于在后续工艺中要设置半导体元件和第一散热部的线路板1的一表面(其中一个表面)上，将用于设置外部连接端子的电极设置在线路板1的相反表面(另一表面)上或下方。
然后将液体粘合剂材料2或由环氧树脂等制成的薄膜粘合剂设置在线路板1的这一表面上。图8示出这种情形。
选择性地将粘合剂材料2设置在线路板1的除了端子1a之外的区域，即，将粘合剂材料2设置在线路板1的除了对应于第一散热部3的开口3a部分之外的区域上，其中第一散热部3在下一工艺中被放置和粘着。
然后通过使用粘合剂材料2将第一散热部3粘着在线路板1上。图9示出这种情形。此时，设置于线路板1上的端子1a暴露于第一散热部3的开口3a中。
然后在其间使用粘合剂材料4将半导体元件5安装在第一散热部3的开口3a内部的区域3b上，其中粘合剂材料4为诸如芯片接合膜的薄片粘合剂或者膏状粘合剂。图10示出这种情形。
然后通过接合线6将半导体元件5的电极焊盘5a和线路板1的端子1a连接。图11示出这种情形。
然后设置第二散热部8，以使其覆盖半导体元件5。通过使用例如焊剂的导电粘合剂材料7将第二散热部8的平坦底部8a粘着在第一散热部3上。如上所述，在第二散热部8的斜面部分中切割出放热孔8b。图12示出这种情形。
然后执行半导体元件5的密封过程(通过使用树脂密封半导体元件5)。即，第二散热部8的内部用密封树脂9填充，第二散热部8的侧部用密封树脂9覆盖。
当通过使用密封树脂9来密封半导体元件5时，通过在第二散热部8中切割出的放热孔8b将密封树脂9灌入到第二散热部8的内部空间。结果，半导体器件5连同接合线6被密封树脂9密封。第二散热部8的平坦上部8c是暴露的。
当通过使用密封树脂9来密封半导体元件5时，在第一散热部3的边缘部分3B被暴露的状态下，用密封树脂9覆盖第一散热部3。图13示出这种情形。
然后在位于线路板1的另一表面(相反表面)的预定位置的电极焊盘上或下方设置锡球，作为外部连接端子10。通过上述过程，制造了图1所示的半导体器件100。
如上所述，第一散热部3和第二散热部8是由诸如铜(Cu)、铜合金、铝(Al)合金、不锈钢、铁(Fe)合金或镍(Ni)合金的金属材料制成。考虑到热传导率、半导体元件5中产生的热量、半导体器件100的应用环境以及其它因素选择这些材料中的一种。
第一散热部3的厚度可设置为例如大约0.15至0.25mm。然而，考虑到热传导率、半导体器件100的尺寸、线路板1的厚度以及其它因素选择第一散热部3的厚度，以确保固定的刚度。
第二散热部8的平坦上部8c的厚度可设置为0.30mm或更厚。然而，应考虑热传导率、半导体器件100的尺寸以及其它因素选择第二散热部8的厚度。
现在描述根据本发明第二实施例的半导体器件。
图14示出根据本发明第二实施例的半导体器件120的结构。图14中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件120，第二散热部8的平坦底部8a的边缘部分没有被密封树脂9覆盖，而是暴露的，其中通过导电粘合剂材料7将第二散热部8设置在第一散热部3上。
在第二散热部8的侧部切割出多个放热孔8b(未示出)，并且用密封树脂9覆盖第二散热部8的除了平坦底部8a的边缘部分和平坦上部8c之外的区域。这与根据本发明第一实施例的半导体器件100相同。
对于具有上述结构的半导体器件120，在半导体元件5中产生并传送至第一散热部3的热从位于半导体器件120侧部的第一散热部3的边缘部分释放出去。此外，在半导体元件5中产生并传送至第一散热部3的热传送至第二散热部8，并从平坦底部8a的边缘部分释放出去。
传送至第二散热部8的热还从平坦上部8c释放出去。
另外，在半导体元件5中产生的热传送至密封树脂9和第二散热部8，并从平坦底部8a的边缘部分和平坦上部8c释放出去。
如上所述，通过暴露第二散热部8的平坦底部8a的边缘部分能够提高从半导体器件120的侧部的散热效率。
半导体器件120的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：第二散热部8的尺寸被制得更大，以使密封树脂9没有覆盖平坦底部8a的边缘部分，即，使得平坦底部8a的边缘部分暴露。
现在描述根据本发明第三实施例的半导体器件。
图15示出根据本发明第三实施例的半导体器件130的结构。图15中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件130，选择性地降低线路板31的由端子31a环绕且在其上要安装半导体元件的区域的厚度，并形成凹部31b。
在凹部31b上设置具有凹部的第一散热部32，其中第一散热部32的凹部的形状和厚度与凹部31b的形状和厚度相对应。
在与设置于线路板31上的端子31a相对应的区域中，第一散热部32具有开口32a。第一散热部32的边缘部分32b没有用密封树脂9覆盖，而是暴露的。
对于具有上述结构的半导体器件130，凹部形成于线路板31的待放置和粘着半导体元件5的区域中。通过在凹部上安装半导体元件5，将半导体元件5设置在半导体器件130中的较低位置。
与根据本发明第一实施例的半导体器件100或根据本发明第二实施例的半导体器件120相比，通过使用降低了高度的第二散热部8L能够由此降低半导体器件130的厚度(高度)。
在第二散热部8L的侧部中切割出多个放热孔8b(未示出)。第二散热部8L的平坦上部8Lc是暴露的，第二散热部8L的其余部分用密封树脂9覆盖。
如上所述，第二散热部8L的高度能够被降低。结果，缩短了在半导体元件5中产生的热的传送路径，即，缩短了经由第一散热部32传送至第二散热部8L的平坦上部8Lc的热传送路径，从而实现了更大的散热效率。
另外，通过使用以这种方式降低了高度的第二散热部8L，半导体元件5与第二散热部8L之间的空间变得更窄，从而缩短了半导体元件5中产生的热的传送路径，即，缩短了经由周围的密封树脂9传送至第二散热部8L的热传送路径。
半导体器件130的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：提供了形成有凹部的线路板31、具有凹部的第一散热部32以及预定高度的第二散热部8L。
现在描述根据本发明第四实施例的半导体器件。
图16示出根据本发明第四实施例的半导体器件140的结构。图16中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件140，使用较厚的金属部作为第一散热部41。
在与设置于线路板1上的端子1a相对应的区域中，第一散热部41具有开口41a。第一散热部41的边缘部分41b没有用密封树脂9覆盖，而是暴露的。这与根据本发明第一实施例的半导体器件100相同。
第一散热部41的厚度与第二散热部8的平坦上部8c的厚度相同，例如为0.30mm或更厚。
对于具有上述结构的半导体器件140，能够提高半导体元件5中产生的热在第一散热部41中的传送效率和从第一散热部41的边缘部分41b的散热效率。
上述半导体器件140的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：提供具有预定厚度的第一散热部41。
现在描述根据本发明第五实施例的半导体器件。
图17示出根据本发明第五实施例的半导体器件150的结构。图17中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件150，通过焊接方法将第一散热部3和第二散热部8直接接合在一起。在这种情况下，在第一散热部3和第二散热部8之间不用提供导电粘合剂材料。
焊接方法可以是激光焊接等。
通过使用焊接方法将第一散热部3和第二散热部8直接接合在一起，能够进一步提高第一散热部3和第二散热部8之间的热传送效率。
此外，由于使用焊接方法，所以不会发生由于粘合剂导致的故障。因此，能够实现具有高可靠性的半导体器件150。
半导体器件150的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：在通过接合线6将设置于第一散热部3的中心位置上的半导体元件5与端子1a连接之后，通过焊接方法将第一散热部3和位于其上的第二散热部8接合在一起。
现在描述根据本发明第六实施例的半导体器件。
图18示出根据本发明第六实施例的半导体器件160的结构。图18中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件160，通过使用导电粘合剂材料61将半导体元件5粘着在第一散热部3上。
焊剂、银(Ag)膏等可用作导电粘合剂材料61。
与使用诸如环氧树脂的绝缘粘合剂材料的情况相比，通过使用导电粘合剂材料61将半导体元件5与第一散热部3粘合在一起能够提高从半导体元件5至第一散热部3的热传送效率。
上述半导体器件160的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：在用于粘着半导体元件的过程(将半导体元件安装在散热部上)中使用导电粘合剂材料61。
现在描述本发明第七实施例的半导体器件。
图19示出本发明第七实施例的半导体器件170的结构。图19中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件170，在第二散热部8中切割出放热孔(VD孔)8d。放热孔8d从第二散热部8的平坦上部8c至其内部空间穿透第二散热部8。在第二散热部8中切割出用于将密封树脂9灌入到内部的放热孔(未示出)。这与根据本发明第一实施例的半导体器件100相同。第二散热部8的平坦上部8c是暴露的，第二散热部8的其余部分用密封树脂9覆盖。
对于具有上述结构的半导体器件170，包含于第二散热部8内部的密封树脂9、粘合剂材料2和4以及线路板1中的湿气等能够通过放热孔8d排放到外界。此外，通过切割出放热孔8d，增大了第二散热部8与密封树脂9的接触面积，所以增加了第二散热部8与密封树脂9之间的粘附力，从而提高了半导体器件170的耐热性。
另外，切割出放热孔8d能够缓解在第二散热部8中产生的应力，从而有效地防止了线路板1和/或半导体器件170发生扭曲。
上述半导体器件170的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：预先在第二散热部8中切割出放热孔8d。放热孔(VD孔)8d的位置和数量不限于图19所示的情况。
现在描述本发明第八实施例的半导体器件。
图20示出本发明第八实施例的半导体器件180的结构。图20中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。图21示出根据本发明第八实施例的包含于半导体器件180中的第二散热部。
对于半导体器件180，在第二散热部8的侧壁中不但切割出用于灌入密封树脂9的放热孔8b而且还切割出多个锚定孔8e。
第二散热部8的平坦上部8c是暴露的，第二散热部8的其余部分用密封树脂9覆盖。这与根据本发明第一实施例的半导体器件100相同。
对于具有上述结构的半导体器件180，由于在第二散热部8的侧壁中切割出多个锚定孔8e，所以增大了第二散热部8与密封树脂9的接触面积。结果，增大了第二散热部8与密封树脂9之间的粘附力，从而提高了半导体器件180的耐热性。
另外，切割出多个锚定孔8e能够缓解在第二散热部8中产生的应力。此外，第一散热部3和第二散热部8有效地防止了线路板1和/或半导体器件180发生扭曲。
上述半导体器件180的制造过程与根据本发明第一实施例的半导体器件100的制造过程的不同之处仅在于：在第二散热部8中预先切割出多个锚定孔8。在第二散热部8中切割出的多个锚定孔8e的位置和数量不限于图20和图21所示的情况。
现在描述本发明第九实施例的半导体器件。
图22示出根据本发明第九实施例的半导体器件190的结构。图22中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件190，在设置于线路板91上的第一散热部92中不但切割出用于暴露设置于线路板91上的端子91a的开口92a，而且还切割出多个锚定孔92b。
此外，通过例如激光焊接方法将线路板91和第一散热部92接合在一起。在这种情况下，线路板91和第一散热部92之间没有粘合剂材料。
对于具有上述结构的半导体器件190，由于在第一散热部92中切割出多个锚定孔92b，所以在多个锚定孔92b中，密封树脂9接触线路板91。
因此，密封树脂9与线路板91和第一散热部92的接触面积增大，从而提高了半导体器件190的耐湿性和耐热性。
此外，在线路板91和第一散热部92之间没有粘合剂材料。因此不会发生由于粘合剂材料导致的故障，从而实现了具有高可靠性的半导体器件190。
下面通过使用附图来描述根据第九实施例的半导体器件190的制造方法。图23至图28给出制造半导体器件190的过程的概况。图23A、图24A、图25A、图26A、图27A和图28A均示意性示出上述半导体器件190的形状。图23B示意性示出沿图23A的线B-B的截面。图24B、图25B、图26B、图27B和图28B与图23B类似。
首先提供图23所示的线路板91。在线路板91上形成连接至半导体元件5的电极的多个端子91a。在线路板91上设置多个(在本实施例中为9个)金属接点91b，其中所述金属接点91b在后续工艺中用于通过激光焊接连接(临时固定)第一散热部92。
然后将第一散热部92放置在线路板91的一个表面上。用激光束照射第一散热部92的激光照射点92c，以使第一散热部92的激光照射点92c与线路板91的金属接点91b结合在一起。结果，第一散热部92被临时固定在线路板91上。
除了上述激光照射点92c之外，如图24所示，在第一散热部92中预先切割出开口92a和锚定孔92b。切割出开口92a，以使得设置于线路板91上的端子91a暴露。
然后将半导体元件5放置在第一散热部92的开口92a内部的区域92d上，并用粘合剂材料4将半导体元件5粘着在区域92d上，其中所述粘合剂材料4为诸如芯片接合膜的薄片粘合剂或膏状粘合剂。图25示出这种情形。
然后通过接合线6将半导体元件5的电极焊盘5a与线路板91的端子91a连接。图26示出这种情形。
然后设置第二散热部8，以覆盖半导体元件5。通过使用诸如焊剂的导电粘合剂材料7将第二散热部8粘着在第一散热部92上。图27示出这种情况。
可使用焊接方法将第二散热部8与第一散热部92结合。
然后，通过使用密封树脂9对第二散热部8的内部和外部执行密封(树脂密封)处理。
在执行树脂密封处理时，通过在第二散热部8中切割出的放热孔8b将密封树脂9灌入到第二散热部8的内部，并由密封树脂9将半导体元件5和接合线6密封在一起。
在第二散热部8的平坦上部8c被暴露的状态下，密封第二散热部8。
在执行树脂密封处理时，用密封树脂9覆盖第一散热部92，以使第一散热部92的边缘部分92e被暴露。图28示出这种情况。
此时，密封树脂9也灌入到在第一散热部92中切割出的锚定孔92b和第一散热部92的激光照射点92c中。结果，第一散热部92与线路板91更牢固地结合。
然后，在设置于线路板91的另一表面(相反表面)的预定位置的电极焊盘上或下方设置锡球，作为外部连接端子10。通过上述过程，制造了半导体器件190。
现在描述根据本发明第十实施例的半导体器件。
图29示出根据本发明第十实施例的半导体器件200的结构。图29中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件200，在粘着于第一散热部3上的半导体元件5的正下方的线路板101的区域(也即上面安装有半导体元件5的线路板101的区域)中切割出多个用于散热的放热孔(热通孔)101b。
通过用诸如锡的导电材料填充在线路板101中切割出的放热孔，或者通过用诸如铜(Cu)的金属涂覆放热孔的内表面来形成多个用于散热的放热孔101b。
每个用于散热的放热孔101b的一端通过导电粘合剂材料102连接至第一散热部3，而每个用于散热的放热孔101b的另一端连接至散热端子(热球)103。
对于具有上述结构的半导体器件200，在半导体元件5中产生并传送至第一散热部3的热通过导电粘合材料102传送至用于散热的放热孔101b和热球103，并释放至与热球103接触的其它元件，例如安装有半导体器件200的母板。
从半导体元件5传送至第一散热部3的热还传送至没有被密封树脂9覆盖的暴露的边缘部分3b和/或第二散热部8，并被释放至外界。
通过以这种方式设置导电粘合材料102、用于散热的放热孔(热通孔)101b和热球103，能够提高半导体器件200的散热效率。
用于散热的放热孔(热通孔)101b的位置和数量不限于图29所示的情况。类似地，热球103的位置和数量不限于图29所示的情况。
现在描述根据本发明第十一实施例的半导体器件。
图30示出根据本发明第十一实施例的半导体器件210的结构。图30中的与图1所示的元件相同的元件用相同的标记表示，并省略了对这些元件的描述。
对于半导体器件210，分别在所安装的半导体元件5的正下方的第一散热部112和线路板111的区域(也即，上面安装有半导体元件5的第一散热部112和线路板111的区域)中切割出放热孔(VD孔)112b和111b。放热孔112b与放热孔111b连接。
在与设置于线路板111上的端子111a相对应的区域中，第一散热部112具有开口112a。第一散热部112的边缘部分112c没有用密封树脂覆盖，而是暴露的。
对于具有上述结构的半导体器件210，通过放热孔111b和112b能够将在第二散热部8内部包含的密封树脂9、粘合剂材料2和4、以及线路板111自身中的湿气排放至外界。
通过使用放热孔111b和112b来排放湿气，能够提高半导体器件210的耐湿性。
在半导体元件5中产生并传送至第一散热部112的部分热量从放热孔111b和112b释放至半导体器件210的外部，其中放热孔111b和112b分别通过在线路板111和第一散热部112中切割而成。
另外，从半导体元件5传送至第一散热部112的热传送至没有被密封树脂9覆盖的暴露边缘部分112c和第二散热部8，并被释放至半导体器件210的外部。
放热孔(VD孔)111b的位置和数量不限于图30所示的情况。类似地，放热孔(VD孔)112b的位置和数量不限于图30所示的情况。
现在描述本发明的第十二实施例。
在本实施例中，在一个板上形成多个半导体器件，并通过切割来最终获得多个半导体器件。
通过图31至图39来描述用于制造这种半导体器件的过程。图31A、图32A、图33A、图34A、图35A、图36A、图37A、图38A和图39A均示意性示出上述半导体器件的形状。图31B示意性示出沿图31A的线C-C的截面。图32B、图33B、图34B、图35B、图36B、图37B、图38B和图39B与图31B类似。
在本实施例中，使用大尺寸的板，其中多个半导体元件安装部以类似矩阵的方式排列。图31示出大尺寸板。
将四十个半导体元件安装部以类似矩阵的方式排列在大尺寸板301上。端子301a设置在每个半导体元件安装部上。
大尺寸板301是叠层的，并具有被称为多层布线层的结构。即，大尺寸板301包括由玻璃环氧树脂等制成的多个绝缘衬底。在大尺寸板301上和其中形成由诸如铜(Cu)制成的布线层。将端子301a设置在待设置各半导体元件和各第一散热部的大尺寸板301的一表面(其中一个表面)上，将用于设置外部连接端子的电极设置在大尺寸板301的相反表面(另一表面)上或下方。
根据各半导体元件的结构、功能或规格，大尺寸板301不必具有多层布线层结构。
然后将液体或薄膜粘合剂的粘合剂材料302选择性地设置在大尺寸板301的这一表面的除端子301a之外的区域上，以在粘合剂材料302中形成对应于端子301a的开口。图32示出这种情形。
然后通过在其间使用粘合剂材料302将由铜(Cu)板或铝(Al)板制成的第一散热部303粘着在大尺寸板301上。即，通过粘合剂材料302将第一散热部303粘着在大尺寸板301上。图33示出这种情形。
在第一散热部303中预先形成与多个半导体元件的端子301a相对应的开口303a。每个区域303b是半导体元件安装部，其中几乎所有的区域303b均被开口303a包围。考虑到散热和对大尺寸板301的影响，选择第一散热部303的厚度。
然后将半导体元件305放置在第一散热部303上的各半导体元件安装部中，并在其间使用粘合剂材料304(例如芯片接合膜)将半导体元件305粘着在各半导体元件安装部中。
然后通过由金(Au)制成的接合线306将半导体元件305的电极焊盘305a与设置于大尺寸板301上的端子301a连接。对于在其间使用第一散热部303安装在大尺寸板301上的所有所述多个半导体元件305执行这种线连接工艺。图35示出这种情形。
然后将第二散热部308放置在第一散热部303上，并在其间使用粘合剂材料307将第二散热部308粘着在第一散热部303上，其中在第二散热部308上形成为根据半导体元件305的具有梯形截面空间的多个类似圆顶的凸起。
对形成于第二散热部308上并具有梯形截面空间的各类似圆顶的凸起的形状和尺寸进行设置，以使其与半导体元件305和从其伸出的接合线306分离，从而使其覆盖半导体元件305和从其伸出的接合线306。图36示出了这种情形。
在第二散热部308上形成的并具有梯形截面空间的每个类似圆顶的凸起侧部中切割出多个放热孔308b。
之后，将大尺寸板301安装在树脂模塑装置中，其中在大尺寸板301的一个表面上按照上述方式粘着有第一散热部303、半导体元件305、第二散热部308等，并对大尺寸板301的这一表面执行树脂模塑处理。
在这种情况下，可使用公知的传递模塑法或压缩模塑法作为模塑处理方法。此外，可将环氧树脂用作密封树脂。
通过执行上述模塑处理，设置于第一散热部303上的半导体元件305由树脂309密封，其中树脂309通过在第二散热部308中切割出的多个放热孔308b灌入。
在使平坦上部308c暴露的状态下，用树脂309覆盖各类似圆顶的凸起，其中各类似圆顶的凸起形成于第二散热部308上并具有梯形截面空间。
用树脂309填充相邻的类似圆顶的凸起之间的空间，其中类似圆顶的凸起具有梯形截面空间。图37示出这种情形。
然后在设置于大尺寸板301的另一表面上或下方的电极上或下方设置锡球，即，在大尺寸板301的与树脂模塑表面相反的表面上或下方设置锡球，作为外部连接端子310。图38示出这种情形。
之后，树脂模塑部分(用树脂309填充的部分)、散热部、板等沿厚度方向(层堆叠的方向)被切割，以使它们分离(切割)成单个的半导体器件350。
在通过切割获得的各半导体器件350的侧部，第一散热部303和第二散热部308的边缘是暴露的。图39示出这种情形。
可选择适当的切割方法。例如，使用切割刀片或激光束。
如前面所描述的，对于根据本发明的半导体器件，将第一散热部设置在线路板上，将半导体元件设置在第一散热部上，以及将第二散热部设置为覆盖半导体元件。第二散热部能够热连接至第一散热部。
通过以这种方式设置散热部，在半导体元件中产生的热量有效传送至第一散热部和第二散热部，并有效地释放至外界。
在本发明的上述各实施例中，用密封树脂密封或覆盖第二散热部的内部或外部。然而，可以用密封树脂仅密封第二散热部的内部。
如此，使得第二散热部的整个外表面被暴露，从而进一步提高了散热效率。此外，在第二散热部8中切割出的放热孔8d和8e不必分离使用。根据需要也可以将放热孔8d和8e一起使用。
在本发明中，将半导体元件设置在位于线路板上的第一散热部上，以及将覆盖半导体元件的第二散热部设置为与第一散热部热连接。
所以，在半导体元件中产生的热量通过第一散热部能够有效地传送至第二散热部，从而能够被有效地释放出去。
因此，能够实现具有较高热稳定性的半导体器件。
上面的描述仅认为是本发明原理的示例。此外，由于对本领域的技术人员来说容易作出各种修改和变化，所以本发明不局限于所示和所述的精确结构和应用，因此所有的适当修改和等效变换均应被认为落入本发明后附权利要求的范围内及其等效范围内。

Claims (18)

1.一种半导体器件，包括：
第一散热部；
半导体元件，设置在该第一散热部上；
第二散热部，覆盖该半导体元件，并热连接至该第一散热部；以及
绝缘部，设置在该半导体元件和该第二散热部之间。
2.如权利要求1所述的半导体器件，其中该第一散热部设置在电连接至该半导体元件的板上。
3.如权利要求2所述的半导体器件，其中在上面安装有该半导体元件的板的区域中切割出用于散热的放热孔。
4.如权利要求2所述的半导体器件，其中在上面安装有该半导体元件的该板的区域和该第一散热部的区域通过多个孔相连。
5.如权利要求2所述的半导体器件，其中在该第一散热部的与设置于该板上的电极相对应的位置处切割出多个放热孔。
6.如权利要求1所述的半导体器件，其中在该第二散热部中切割出多个放热孔。
7.如权利要求1所述的半导体器件，其中用树脂密封该第二散热部的除其局部区域之外的区域。
8.如权利要求1所述的半导体器件，其中在该第一散热部和该第二散热部间使用导电粘合剂材料将该第一散热部和该第二散热部接合在一起。
9.如权利要求1所述的半导体器件，其中该第一散热部和该第二散热部被焊接在一起。
10.如权利要求7所述的半导体器件，其中该第一散热部和该第二散热部的接合部的一部分没有被该树脂覆盖，而是暴露的。
11.如权利要求1所述的半导体器件，其中在上面设置有该半导体元件的该第一散热部的区域是凹的。
12.如权利要求1所述的半导体器件，其中该第一散热部的厚度与该第二散热部的厚度相同。
13.如权利要求3所述的半导体器件，其中在该板与该第一散热部之间的所述用于散热的放热孔上设置导电粘合剂材料。
14.一种半导体器件的制造方法，该方法包括如下步骤：
将第一散热部设置在板上；
将半导体元件设置在该第一散热部上；
将该半导体元件与该板电连接；以及
将覆盖该半导体元件的第二散热部接合至该第一散热部。
15.如权利要求14所述的方法，其中在所述将覆盖该半导体元件的第二散热部接合至该第一散热部的步骤中，通过使用导电粘合剂材料将该第二散热部接合至该第一散热部。
16.如权利要求14所述的方法，其中在所述将覆盖该半导体元件的第二散热部接合至该第一散热部的步骤中，通过焊接将该第二散热部接合至该第一散热部。
17.如权利要求14所述的方法，其中在所述将第一散热部设置在板上的步骤中，以通过焊接使该板与该第一散热部接合在一起的方式，将该第一散热部设置在该板上。
18.如权利要求14所述的方法，在所述将覆盖该半导体元件的第二散热部接合至该第一散热部的步骤之后，还包括：通过树脂密封该第一散热部的除其局部区域之外的区域和该第二散热部的除其局部区域之外的区域。
CN2007101468682A 2006-09-14 2007-08-24 半导体器件及其制造方法 Expired - Fee Related CN101145546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-249233 2006-09-14
JP2006249233A JP5017977B2 (ja) 2006-09-14 2006-09-14 半導体装置およびその製造方法
JP2006249233 2006-09-14

Publications (2)

Publication Number Publication Date
CN101145546A true CN101145546A (zh) 2008-03-19
CN101145546B CN101145546B (zh) 2010-06-09

Family

ID=39187734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101468682A Expired - Fee Related CN101145546B (zh) 2006-09-14 2007-08-24 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7692294B2 (zh)
JP (1) JP5017977B2 (zh)
KR (1) KR100930283B1 (zh)
CN (1) CN101145546B (zh)
TW (1) TWI371836B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290387A (zh) * 2010-06-16 2011-12-21 三菱电机株式会社 半导体装置
CN106653710A (zh) * 2015-10-28 2017-05-10 意法半导体(格勒诺布尔2)公司 装备有散热器的电子设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP2010147060A (ja) * 2008-12-16 2010-07-01 Sharp Corp 半導体装置
KR101027984B1 (ko) * 2009-05-26 2011-04-13 우진공업주식회사 히트싱크를 갖는 기판보드 어셈블리
KR101067980B1 (ko) * 2009-12-28 2011-09-26 주식회사 케이이씨 전력 반도체 패키지 및 그 제조 방법
JP5606273B2 (ja) * 2010-10-29 2014-10-15 キヤノン株式会社 放射線画像撮影装置
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
US8962393B2 (en) * 2011-09-23 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with heat shield and method of manufacture thereof
DE112012006756T5 (de) * 2012-08-02 2015-08-27 Mitsubishi Electric Corporation Wärmedissipationsplatte
CN104627438A (zh) * 2015-03-11 2015-05-20 南京一擎机械制造有限公司 电热丝紧固座、电热丝紧固装置及电热丝紧组件
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
FR3116944A1 (fr) * 2020-12-02 2022-06-03 Stmicroelectronics (Grenoble 2) Sas Boîtier de circuit integre
JPWO2023203754A1 (zh) * 2022-04-22 2023-10-26

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5285350A (en) * 1992-08-28 1994-02-08 Aavid Engineering, Inc. Heat sink plate for multiple semi-conductors
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3535653B2 (ja) * 1996-02-22 2004-06-07 株式会社フジクラ 電子素子の冷却構造
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법
JP3119649B2 (ja) 1999-03-30 2000-12-25 大衆電腦股▲ふん▼有限公司 両面に放熱構造を具えた半導体装置及びその製造方法
JP2001102495A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 半導体装置
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
JP4376798B2 (ja) 2001-07-26 2009-12-02 株式会社デンソー 半導体装置
KR20030045950A (ko) * 2001-12-03 2003-06-12 삼성전자주식회사 방열판을 구비한 멀티 칩 패키지
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
US20050051893A1 (en) * 2003-09-05 2005-03-10 Taiwan Semiconductor Manufacturing Co. SBGA design for low-k integrated circuits (IC)
CN100362654C (zh) * 2003-12-12 2008-01-16 矽统科技股份有限公司 具有散热装置的球栅阵列封装
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP5023604B2 (ja) * 2006-08-09 2012-09-12 富士電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290387A (zh) * 2010-06-16 2011-12-21 三菱电机株式会社 半导体装置
CN106653710A (zh) * 2015-10-28 2017-05-10 意法半导体(格勒诺布尔2)公司 装备有散热器的电子设备

Also Published As

Publication number Publication date
TWI371836B (en) 2012-09-01
KR100930283B1 (ko) 2009-12-09
JP5017977B2 (ja) 2012-09-05
US7692294B2 (en) 2010-04-06
TW200818425A (en) 2008-04-16
JP2008071934A (ja) 2008-03-27
KR20080024964A (ko) 2008-03-19
US20080067672A1 (en) 2008-03-20
CN101145546B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101145546B (zh) 半导体器件及其制造方法
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
US7663212B2 (en) Electronic component having exposed surfaces
US8030131B2 (en) Semiconductor module
JP2001210743A (ja) 半導体装置及びその製造方法
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
CN100562999C (zh) 电路模块
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
JP2003258011A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US8253239B2 (en) Multi-chip semiconductor connector
JPH09326450A (ja) 半導体装置およびその製造方法
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP4353935B2 (ja) リードレスパッケージ型半導体装置
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
JPH09330994A (ja) 半導体装置
JP4084984B2 (ja) 半導体装置の製造方法
JP2000124256A (ja) 半導体装置
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH10178123A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20180824