JPH10178123A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH10178123A JPH10178123A JP9300474A JP30047497A JPH10178123A JP H10178123 A JPH10178123 A JP H10178123A JP 9300474 A JP9300474 A JP 9300474A JP 30047497 A JP30047497 A JP 30047497A JP H10178123 A JPH10178123 A JP H10178123A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor chip
- hole
- semiconductor package
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 半導体チップ及び回路部を充分封止した状態
で外部回路板に表面実装できる半導体装置が形成できる
とともに、接続信頼性の向上した端子が容易に形成でき
る半導体パッケージを提供すること。 【解決手段】 半導体チップ１と接続される回路部５を
有する回路基板２１に透孔７と開口とを有する絶縁層８
を積層して半導体チップ１を収容する窪みを形成し、前
記透孔７を貫通して回路部５に導通するスルーホール導
電路４を形成する。
で外部回路板に表面実装できる半導体装置が形成できる
とともに、接続信頼性の向上した端子が容易に形成でき
る半導体パッケージを提供すること。 【解決手段】 半導体チップ１と接続される回路部５を
有する回路基板２１に透孔７と開口とを有する絶縁層８
を積層して半導体チップ１を収容する窪みを形成し、前
記透孔７を貫通して回路部５に導通するスルーホール導
電路４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、電気機器に利用される半導体チップを搭載する
基板に、外部入出力の端子を形成した半導体パッケージ
に関する。
に関し、電気機器に利用される半導体チップを搭載する
基板に、外部入出力の端子を形成した半導体パッケージ
に関する。
【０００２】
【従来の技術】従来、図７に示すような特開昭６３−１
３６６５５号公報に記載された半導体パッケージが提案
されている。
３６６５５号公報に記載された半導体パッケージが提案
されている。
【０００３】図８に示す半導体パッケージは、半導体チ
ップ１が上面に固定される良熱伝導性の金属基材９と、
この金属基材９の下面に絶縁性薄層１６を介して固着さ
れ、半導体チップ１の放熱を行うヒートシンク１４と、
上面に半導体チップ１の端子部と電気接続するための回
路部５を有し、下面に金属基材９を、半導体チップ１を
固着した側を上方に向けて固着し、この半導体チップ１
の近傍において、この半導体チップ１の上方を開放する
ような貫通孔１８が設けられた配線基板１７とから形成
されている。
ップ１が上面に固定される良熱伝導性の金属基材９と、
この金属基材９の下面に絶縁性薄層１６を介して固着さ
れ、半導体チップ１の放熱を行うヒートシンク１４と、
上面に半導体チップ１の端子部と電気接続するための回
路部５を有し、下面に金属基材９を、半導体チップ１を
固着した側を上方に向けて固着し、この半導体チップ１
の近傍において、この半導体チップ１の上方を開放する
ような貫通孔１８が設けられた配線基板１７とから形成
されている。
【０００４】このような半導体パッケージにおいて、半
導体チップ１を金属基材９に固着し、この半導体チップ
１と回路部５とをボンディングワイヤ１１を介して電気
接続する。そして、半導体チップ１及びボンディングワ
イヤ１１を保護するための封止樹脂などによる気密封止
（図示せず）を施して、最終的に半導体装置が形成でき
る。また、この半導体装置を外部回路板に接続するため
の端子６が配線基板１７の回路部５側に形成され、回路
部５と接続されている。
導体チップ１を金属基材９に固着し、この半導体チップ
１と回路部５とをボンディングワイヤ１１を介して電気
接続する。そして、半導体チップ１及びボンディングワ
イヤ１１を保護するための封止樹脂などによる気密封止
（図示せず）を施して、最終的に半導体装置が形成でき
る。また、この半導体装置を外部回路板に接続するため
の端子６が配線基板１７の回路部５側に形成され、回路
部５と接続されている。
【０００５】このような半導体パッケージによれば、半
導体チップ１を直接支持した金属基材９によって一定の
放熱が確保され、さらに、これに絶縁性薄層１６を介し
てヒートシンクを固着しているので、絶縁性が確保され
るとともに、充分高い放熱効果が得られる。
導体チップ１を直接支持した金属基材９によって一定の
放熱が確保され、さらに、これに絶縁性薄層１６を介し
てヒートシンクを固着しているので、絶縁性が確保され
るとともに、充分高い放熱効果が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージを用いた半導体装置を外部回路板
に表面実装して用いる場合、封止樹脂の上面よりも端子
６の位置が高くないと、外部回路板に封止樹脂が当接し
て端子６が外部回路板に接続できないため、封止樹脂の
上面よりも端子６の位置を高くしなければならない。し
たがって、回路部５におけるボンディングワイヤ１１と
接続されるボンディング接続部は封止樹脂に覆われるた
め、このボンディング接続部と端子６の接続部との高さ
を変える必要がある。この高さを変える方法として、配
線基板１７の上面に段差を設け、段差の低い側にボンデ
ィング接続部を設け、段差の高い側に端子６を設けてい
る。しかし、この方法では、高さの違うボンディング接
続部と端子６とを接続する接続手段が必要になる。
来の半導体パッケージを用いた半導体装置を外部回路板
に表面実装して用いる場合、封止樹脂の上面よりも端子
６の位置が高くないと、外部回路板に封止樹脂が当接し
て端子６が外部回路板に接続できないため、封止樹脂の
上面よりも端子６の位置を高くしなければならない。し
たがって、回路部５におけるボンディングワイヤ１１と
接続されるボンディング接続部は封止樹脂に覆われるた
め、このボンディング接続部と端子６の接続部との高さ
を変える必要がある。この高さを変える方法として、配
線基板１７の上面に段差を設け、段差の低い側にボンデ
ィング接続部を設け、段差の高い側に端子６を設けてい
る。しかし、この方法では、高さの違うボンディング接
続部と端子６とを接続する接続手段が必要になる。
【０００７】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる半導体パッケージを提供すること
にある。
で、その目的とするところは、半導体チップ及び回路部
を充分封止した状態で外部回路板に表面実装できる半導
体装置が形成できるとともに、接続信頼性の向上した端
子が容易に形成できる半導体パッケージを提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体チップ１と接続され
る回路部５を有する回路基板２１に透孔７と開口とを有
する絶縁層８を積層して半導体チップを収容する窪みを
形成し、前記透孔７を貫通して回路部５に導通するスル
ーホール導電路４を形成してなることを特徴として構成
している。
に、請求項１記載の発明は、半導体チップ１と接続され
る回路部５を有する回路基板２１に透孔７と開口とを有
する絶縁層８を積層して半導体チップを収容する窪みを
形成し、前記透孔７を貫通して回路部５に導通するスル
ーホール導電路４を形成してなることを特徴として構成
している。
【０００９】このような半導体パッケージでは、半導体
チップ１に接続される回路部５を有する回路基板２１に
スルーホール導電路４を有する絶縁層８を積層している
ため、スルーホール導電路４の上端部を端子６として使
用でき、スルーホール導電路４下端に接続される回路部
５と半導体チップ１とを封止するのに充分な封止樹脂の
厚みを確保できるとともに、端子６を外部回路板へ密着
固定して表面実装できる半導体装置が形成できる。
チップ１に接続される回路部５を有する回路基板２１に
スルーホール導電路４を有する絶縁層８を積層している
ため、スルーホール導電路４の上端部を端子６として使
用でき、スルーホール導電路４下端に接続される回路部
５と半導体チップ１とを封止するのに充分な封止樹脂の
厚みを確保できるとともに、端子６を外部回路板へ密着
固定して表面実装できる半導体装置が形成できる。
【００１０】また、請求項２記載の発明は、請求項１記
載の発明において、回路基板２１が半導体チップ１を搭
載する凹部２と、凹部２周囲の肩部３とを有する金属基
材９と肩部３に形成した基板絶縁層１０と、基板絶縁層
１０上に形成した回路部５とからなることを特徴として
構成している。
載の発明において、回路基板２１が半導体チップ１を搭
載する凹部２と、凹部２周囲の肩部３とを有する金属基
材９と肩部３に形成した基板絶縁層１０と、基板絶縁層
１０上に形成した回路部５とからなることを特徴として
構成している。
【００１１】このような半導体パッケージでは、金属基
材９の凹部２に半導体チップ１を搭載し、肩部３に形成
した基板絶縁層１０上に回路部５を形成しているため、
金属基材９を通して半導体チップ１が放熱できるととも
に、半導体チップ１上端の位置が低くなり、半導体装置
を薄型に形成できる。
材９の凹部２に半導体チップ１を搭載し、肩部３に形成
した基板絶縁層１０上に回路部５を形成しているため、
金属基材９を通して半導体チップ１が放熱できるととも
に、半導体チップ１上端の位置が低くなり、半導体装置
を薄型に形成できる。
【００１２】また、請求項３記載の発明は、請求項１又
は２記載の発明において、スクリーン印刷法により絶縁
層８を形成し、スルーホールめっきによりスルーホール
導電路４を形成してなることを特徴として構成してい
る。
は２記載の発明において、スクリーン印刷法により絶縁
層８を形成し、スルーホールめっきによりスルーホール
導電路４を形成してなることを特徴として構成してい
る。
【００１３】このような半導体パッケージでは、スルー
ホールめっきにより複数のスルーホール導電路４を容易
に同時形成できるとともに、端子６が透孔７内壁に密着
固定されている。
ホールめっきにより複数のスルーホール導電路４を容易
に同時形成できるとともに、端子６が透孔７内壁に密着
固定されている。
【００１４】また、請求項４記載の発明は、請求項１又
は２記載の発明において、絶縁層８及びスルーホール導
電路４をスルーホール基板２０により形成し、このスル
ーホール基板２０を回路５上に貼着してなることを特徴
として構成している。
は２記載の発明において、絶縁層８及びスルーホール導
電路４をスルーホール基板２０により形成し、このスル
ーホール基板２０を回路５上に貼着してなることを特徴
として構成している。
【００１５】このような半導体パッケージでは、絶縁層
８及びスルーホール導電路４を設けたスルーホール基板
２０を独立して製造できるとともに、複数のスルーホー
ル導電路４を容易に同時形成できる。
８及びスルーホール導電路４を設けたスルーホール基板
２０を独立して製造できるとともに、複数のスルーホー
ル導電路４を容易に同時形成できる。
【００１６】また、請求項５記載の発明は、請求項１又
は２記載の発明において、絶縁層８を板状に形成し、こ
の絶縁層８を回路部５上に貼着し、透孔７に端子６を嵌
着してなることを特徴として構成している。
は２記載の発明において、絶縁層８を板状に形成し、こ
の絶縁層８を回路部５上に貼着し、透孔７に端子６を嵌
着してなることを特徴として構成している。
【００１７】このような半導体パッケージでは、回路部
５上に貼着される絶縁層８及び透孔７に嵌着される端子
を別々に形成することができる。
５上に貼着される絶縁層８及び透孔７に嵌着される端子
を別々に形成することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態の半導体
パッケージを図１乃至図６に基づいて説明する。
パッケージを図１乃至図６に基づいて説明する。
【００１９】図１は、本発明の実施形態の半導体パッケ
ージを示す斜視図である。また、図２は、同上の半導体
パッケージを用いた半導体装置を示す縦断面図である。
ージを示す斜視図である。また、図２は、同上の半導体
パッケージを用いた半導体装置を示す縦断面図である。
【００２０】図１、図２に示すように、半導体パッケー
ジは、半導体チップ１と接続される回路部５を有する回
路基板２１に透孔７と開口とを有する絶縁層８を積層し
て半導体チップ１を収容する窪みを形成している。そし
て、透孔７を貫通して回路部５に導通するスルーホール
導電路４を形成している。また、回路基板２１が半導体
チップ１を搭載する凹部２と、凹部２周囲の肩部３とを
有する金属基材９と肩部３に形成した基板絶縁層１０
と、基板絶縁層１０上に形成した回路部５とからなるこ
とを特徴として構成している。
ジは、半導体チップ１と接続される回路部５を有する回
路基板２１に透孔７と開口とを有する絶縁層８を積層し
て半導体チップ１を収容する窪みを形成している。そし
て、透孔７を貫通して回路部５に導通するスルーホール
導電路４を形成している。また、回路基板２１が半導体
チップ１を搭載する凹部２と、凹部２周囲の肩部３とを
有する金属基材９と肩部３に形成した基板絶縁層１０
と、基板絶縁層１０上に形成した回路部５とからなるこ
とを特徴として構成している。
【００２１】金属基材９は、良熱伝導性金属、例えば
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
銅、アルミニウム等から形成され、上面略中央に半導体
チップ１を組み込むための凹部２を設けている。この金
属基材９上面の凹部２周囲を肩部３とし、この肩部３に
基板絶縁層１０を形成している。基板絶縁層１０の材料
はエポキシ樹脂接着剤で、スクリーン印刷法により形成
する。この基板絶縁層１０上に回路部５を形成する。こ
の回路部５の形成方法はステンレス板上に必要なパター
ン状の電気めっきを行い、その電気めっきでできた回路
部５を基板絶縁層１０上に熱転写する方法である。
【００２２】そして、図２に示すように、回路部５の上
に端子６を形成して半導体パッケージを形成する。
に端子６を形成して半導体パッケージを形成する。
【００２３】まず、回路部５の上に絶縁層８を形成す
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
る。この絶縁層８の材料は金属基材９上の基板絶縁層１
０と同じくエポキシ樹脂接着剤であり、スクリーン印刷
法により形成する。この絶縁層８は後で組み込む半導体
チップ１の樹脂封止が簡単にできるように、厚肉に形成
することが必要である。このために、材料的には無機フ
ィラー分を多くした配合にするとか、下地に無機フィラ
ー分の多い層を形成し、その上に無機フィラー分の少な
い材料を重ねて形成するといった対策が必要である。次
に、この絶縁層８の上に無電解めっきを全面に施し、そ
の上にめっきレジストでパターンを形成し、上から電気
めっきを行う。その後、レジストを除去し、全面を薄く
エッチングすることにより露出した無電解めっきを取除
きスルーホール導電路４を形成する。このスルーホール
導電路４を端子６としている。
【００２４】さらに、図２に示すように、同上の半導体
パッケージを用いて、半導体装置を形成する方法を説明
する。金属基材９上の凹部２に半導体チップ１を密着載
置する。次いで、ワイヤボンディングにより半導体チッ
プ１と回路部５とを接続する。ボンディングワイヤ１１
には金線、アルミ線、銅線等を使用する。この後、シリ
コン樹脂により、半導体チップ１、ボンディングワイヤ
１１を封止、保護する。更に上からエポキシ樹脂により
封止する。これら封止樹脂１２は場合によってはどちら
か一方だけですますこともある。
パッケージを用いて、半導体装置を形成する方法を説明
する。金属基材９上の凹部２に半導体チップ１を密着載
置する。次いで、ワイヤボンディングにより半導体チッ
プ１と回路部５とを接続する。ボンディングワイヤ１１
には金線、アルミ線、銅線等を使用する。この後、シリ
コン樹脂により、半導体チップ１、ボンディングワイヤ
１１を封止、保護する。更に上からエポキシ樹脂により
封止する。これら封止樹脂１２は場合によってはどちら
か一方だけですますこともある。
【００２５】このようにして得られた半導体装置は、外
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
部回路板上にリードレスパッケージとして表面実装され
ている。封止樹脂１２は、半導体チップ１と外部回路板
及び絶縁層８で囲まれた空間に配置されており、半導体
装置の外部回路板上への表面実装が可能になっている。
また、金属基材９表面の半導体チップ１と反対側にヒー
トシンク（図示せず）が密着固定される。このヒートシ
ンクにより、半導体チップ１からの発熱が金属基材９を
通して伝熱され、外部空間へと放熱している。
【００２６】図３は、本発明の実施形態の同上と異なる
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。同上と異なる点は、絶縁層８及び端子６の形成方
法であり、金属基材９上の回路部５の形成までは、図２
に示す半導体パッケージと同じ方法により行っている。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。同上と異なる点は、絶縁層８及び端子６の形成方
法であり、金属基材９上の回路部５の形成までは、図２
に示す半導体パッケージと同じ方法により行っている。
【００２７】端子６を形成するためにまず、図４に示す
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
ように、端子６を並べて必要形状にプレス打ち抜いたス
ルーホール基板２０を形成する。図３に示すように、こ
のスルーホール基板２０を回路部上に貼り付けるととも
に、回路部５と端子６とを接続する。そのために、スル
ーホール基板２０の両面ははんだめっきを行うようにす
る。この半田めっきにおいて端子６の回路部５と接続さ
れる側には比較的高い融点を持つ組成の材料を、端子６
の外部回路板との接続側には低い融点の接合材料をめっ
きするようにする。そうすると外部回路板と端子６との
接合のとき、すでに接合されている端子６と回路部５と
の接合がはずれる等の問題を起こさない。
【００２８】図５は、本発明の実施形態の同上と異なる
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。同上と異なる点は、絶縁層８及び端子６の形成方
法であり、金属基材９上の回路部５の形成までは、図２
に示す半導体パッケージと同じ方法により行っている。
また、図６は、図５に示す半導体パッケージに用いる絶
縁層８を示す斜視図である。
半導体パッケージを用いた半導体装置を示す縦断面図で
ある。同上と異なる点は、絶縁層８及び端子６の形成方
法であり、金属基材９上の回路部５の形成までは、図２
に示す半導体パッケージと同じ方法により行っている。
また、図６は、図５に示す半導体パッケージに用いる絶
縁層８を示す斜視図である。
【００２９】図６に示すような端子６を形成する部分に
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
予め透孔７を形成した板状の絶縁層８を回路部５上に貼
り付ける。その後、図５に示すように、透孔７に端子６
を取付ける。ここでは、球状端子６を示した。端子６は
例えば表面に半田等の複合材料をめっきした銅球であ
る。
【００３０】また、図６に示すような板状の絶縁層８を
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
半導体パッケージと同様である。
貼って絶縁層８を形成するのではなく、図２に示すよう
な印刷によって絶縁層８を形成する方法もある。この後
の半導体チップ１の組み込み、樹脂封止は図２に示した
半導体パッケージと同様である。
【００３１】
【発明の効果】請求項１記載の発明では、半導体チップ
に接続される回路部を有する回路基板にスルーホール導
電路を有する絶縁層を積層しているため、スルーホール
導電路の上端部を端子として使用でき、スルーホール導
電路下端に接続される回路部と半導体チップとを封止す
るのに充分な封止樹脂の厚みを確保できるとともに、端
子を外部回路板へ密着固定して表面実装できる半導体装
置が形成できる。さらに、周囲を絶縁層で密着して覆わ
れているため、端子の接続信頼性が向上している。さら
に、基板上の半導体チップと同じ側に端子が設けられて
いるため、基板の下面に半導体チップを冷却するヒート
シンクを設けることができる。したがって、放熱性に優
れた信頼性の高い半導体装置を形成することができる。
に接続される回路部を有する回路基板にスルーホール導
電路を有する絶縁層を積層しているため、スルーホール
導電路の上端部を端子として使用でき、スルーホール導
電路下端に接続される回路部と半導体チップとを封止す
るのに充分な封止樹脂の厚みを確保できるとともに、端
子を外部回路板へ密着固定して表面実装できる半導体装
置が形成できる。さらに、周囲を絶縁層で密着して覆わ
れているため、端子の接続信頼性が向上している。さら
に、基板上の半導体チップと同じ側に端子が設けられて
いるため、基板の下面に半導体チップを冷却するヒート
シンクを設けることができる。したがって、放熱性に優
れた信頼性の高い半導体装置を形成することができる。
【００３２】請求項２記載の発明では、金属基材の凹部
に半導体チップを搭載し、肩部に形成した基板絶縁層上
に回路部を形成しているため、金属基材を通して半導体
チップが放熱できるとともに、半導体チップ上端の位置
が低くなり、半導体装置を薄型に形成できる。
に半導体チップを搭載し、肩部に形成した基板絶縁層上
に回路部を形成しているため、金属基材を通して半導体
チップが放熱できるとともに、半導体チップ上端の位置
が低くなり、半導体装置を薄型に形成できる。
【００３３】請求項３記載の発明では、スルーホールめ
っきにより複数のスルーホール導電路を容易に同時形成
できるとともに、端子が透孔内壁に密着固定されてい
る。したがって、端子と回路部との接続信頼性が向上し
ているとともに、歩留まりが向上し、量産性に優れてい
る。
っきにより複数のスルーホール導電路を容易に同時形成
できるとともに、端子が透孔内壁に密着固定されてい
る。したがって、端子と回路部との接続信頼性が向上し
ているとともに、歩留まりが向上し、量産性に優れてい
る。
【００３４】請求項４記載の発明では、絶縁層及びスル
ーホール導電路を設けたスルーホール基板を独立して製
造できるとともに、複数のスルーホール導電路を容易に
同時形成できる。したがって、スルーホール基板を作り
置きすることができ、製造効率が向上している。
ーホール導電路を設けたスルーホール基板を独立して製
造できるとともに、複数のスルーホール導電路を容易に
同時形成できる。したがって、スルーホール基板を作り
置きすることができ、製造効率が向上している。
【００３５】請求項５記載の発明では、回路部上に貼着
される絶縁層及び透孔に嵌着される端子を別々に形成す
ることができる。したがって、半導体パッケージにおけ
る端子及び絶縁層を除いた部分と端子と絶縁層とを作り
置きすることができ、製造効率が向上している。
される絶縁層及び透孔に嵌着される端子を別々に形成す
ることができる。したがって、半導体パッケージにおけ
る端子及び絶縁層を除いた部分と端子と絶縁層とを作り
置きすることができ、製造効率が向上している。
【図１】本発明の実施形態の半導体パッケージを示す斜
視図である。
視図である。
【図２】同上の半導体パッケージを用いた半導体装置を
示す縦断面図である。
示す縦断面図である。
【図３】本発明の実施形態の同上と異なる半導体パッケ
ージを用いた半導体装置を示す縦断面図である。
ージを用いた半導体装置を示す縦断面図である。
【図４】同上の半導体パッケージの要部を示す斜視図で
ある。
ある。
【図５】本発明の実施形態の同上と異なる半導体パッケ
ージを用いた半導体装置を示す縦断面図である。
ージを用いた半導体装置を示す縦断面図である。
【図６】同上の半導体パッケージの要部を示す斜視図で
ある。
ある。
【図７】従来の半導体パッケージを用いた半導体装置を
示す縦断面図である。
示す縦断面図である。
１ 半導体チップ ２ 凹部 ３ 肩部 ４ スルーホール導電路 ５ 回路部 ６ 端子 ７ 透孔 ８ 絶縁層 ９ 金属基材 １０ 基板絶縁層 １１ ボンディングワイヤ １２ 封止樹脂 １３ 外部回路板 １４ ヒートシンク １６ 絶縁性薄層 １７ 配線基板 １８ 貫通孔 １９ 接着剤 ２０ スルーホール基板 ２１ 回路基板
Claims (5)
- 【請求項１】 半導体チップと接続される回路部を有す
る回路基板に透孔と開口とを有する絶縁層を積層して前
記半導体チップを収容する窪みを形成し、前記透孔を貫
通して前記回路部に導通するスルーホール導電路を形成
してなることを特徴とする半導体パッケージ。 - 【請求項２】回路基板が半導体チップを搭載する凹部
と、前記凹部周囲の肩部とを有する金属基材と前記肩部
に形成した基板絶縁層と、前記基板絶縁層上に形成した
回路部とからなることを特徴とする請求項１記載の半導
体パッケージ。 - 【請求項３】 スクリーン印刷法により絶縁層を形成
し、スルーホールめっきによりスルーホール導電路を形
成してなることを特徴とする請求項１又は２記載の半導
体パッケージ。 - 【請求項４】 絶縁層及びスルーホール導電路をスルー
ホール基板により形成し、このスルーホール基板を回路
部上に貼着してなることを特徴とする請求項１又は２記
載の半導体パッケージ。 - 【請求項５】 絶縁層を板状に形成し、この絶縁層を回
路部上に貼着し、透孔に端子を嵌着してなることを特徴
とする請求項１又は２記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9300474A JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9300474A JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195053A Division JP2810130B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体パッケージ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11334626A Division JP3117688B2 (ja) | 1999-11-25 | 1999-11-25 | 表面実装用の半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178123A true JPH10178123A (ja) | 1998-06-30 |
| JP3039485B2 JP3039485B2 (ja) | 2000-05-08 |
Family
ID=17885240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9300474A Expired - Lifetime JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039485B2 (ja) |
-
1997
- 1997-10-31 JP JP9300474A patent/JP3039485B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3039485B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| EP0617465B1 (en) | A semiconductor device and package | |
| US5777386A (en) | Semiconductor device and mount structure thereof | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| EP0681422B1 (en) | A printed wire board assembly | |
| JPH0917919A (ja) | 半導体装置 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| KR20000028805A (ko) | 하이브리드 모듈 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JPH0897336A (ja) | 半導体装置 | |
| JP2001267460A (ja) | 半導体装置 | |
| JPH0823049A (ja) | 半導体パッケージ | |
| EP1054447A1 (en) | Surface mount millimeter wave IC package | |
| CN114334846A (zh) | 功率器件封装装置及方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPH0936276A (ja) | 半導体パッケージ用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |