FR3116944A1 - Boîtier de circuit integre - Google Patents

Boîtier de circuit integre Download PDF

Info

Publication number
FR3116944A1
FR3116944A1 FR2012530A FR2012530A FR3116944A1 FR 3116944 A1 FR3116944 A1 FR 3116944A1 FR 2012530 A FR2012530 A FR 2012530A FR 2012530 A FR2012530 A FR 2012530A FR 3116944 A1 FR3116944 A1 FR 3116944A1
Authority
FR
France
Prior art keywords
plate
pdt
heat dissipation
electrical connections
electronic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2012530A
Other languages
English (en)
Inventor
Younes BOUTALEB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2012530A priority Critical patent/FR3116944A1/fr
Publication of FR3116944A1 publication Critical patent/FR3116944A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Boîtier de circuit intégré, comprenant un substrat de support (SS) comportant une face de montage (FM), une plaque perforée de dissipation thermique (PDT) fixée sur la face de montage, une puce électronique (PE) fixée sur la plaque perforée de dissipation thermique et électriquement connectée à des zones métalliques de ladite face de montage par des connexions électriques (CX) traversant les perforations de ladite plaque perforée. Figure pour l’abrégé : Fig 1

Description

BOÎTIER DE CIRCUIT INTEGRE
Des modes de mise en œuvre et de réalisation de la présente invention concernent le domaine de la microélectronique, notamment le domaine du conditionnement (« packaging » en anglais) des dispositifs électroniques comportant des puces électroniques fixées sur un substrat, et plus particulièrement la réduction de la résistance thermique des boîtiers de circuits intégrés.
Un boîtier classique de circuit intégré comporte un substrat support incluant un réseau de connexions électriques et une face de montage sur laquelle une face arrière d’une puce électronique est collée par un volume de colle.
Classiquement durant le fonctionnement de la puce électronique, de l’énergie thermique est dégagée par effet Joule. Cette énergie thermique tend généralement à augmenter la température du boîtier et en particulier la température de jonction au niveau des transistors situés sur la surface supérieure de la puce électronique.
Et une température de jonction trop élevée a un impact négatif sur la résistance thermique du boîtier et donc sur l’efficacité de la dissipation thermique de la chaleur générée par la puce en fonctionnement.
Il existe donc un besoin pour une solution technique permettant de dissiper plus efficacement l’énergie thermique générée par la puce électronique et permettant plus particulièrement de diminuer la température de jonction de façon à réduire la résistance thermique du boîtier.
Selon un aspect il est proposé un boîtier de circuit intégré, comprenant un substrat support comportant une face de montage, une plaque perforée de dissipation thermique fixée sur la face de montage, une puce électronique fixée sur la plaque perforée de dissipation thermique et électriquement connectée à des zones métalliques de ladite face de montage par des connexions électriques traversant les perforations de ladite plaque perforée.
Ainsi, la plaque permet de dissiper l’énergie générée par la puce en conduisant au moins une partie du flux thermique en dehors de la zone située entre la puce et le substrat. Cette solution permet notamment une diminution de la température de jonction par rapport aux solutions classiques.
De plus, les perforations de la plaque permettent une connexion électrique simple entre la puce et les zones métalliques du substrat.
En effet, une telle solution présente l’avantage de ne nécessiter aucune adaptation structurelle de la puce, du substrat ou des connexions pour la mise en place de la plaque et pour connecter la puce sur le substrat.
Selon un mode de réalisation, les perforations de la plaque de dissipation thermique sont des trous débouchants disjoints situés autour de la puce électronique, chaque trou permettant le passage de plusieurs connexions électriques.
Ainsi, les perforations de la plaque sont prévues pour faciliter le branchement des connexions en répartissant les trous disjoints autour de la puce, et en ajustant la taille des trous pour permettre le passage de plusieurs connexions.
De plus, les trous étant disjoints, la plaque ne forme qu’un seul tenant et les parties pleines de la plaque permettent la conduction d’au moins une partie du flux thermique en dehors de la zone située entre la puce et le substrat.
Selon un mode de réalisation, la plaque de dissipation thermique comprend une plaque de métal et les connexions électriques sont isolées électriquement de la plaque de métal.
Le métal est connu pour ses propriétés de conductions thermiques et de conductions électriques. Et isoler électriquement la plaque de métal des connexions électrique permet de bénéficier des propriétés thermique du métal pour dissiper l’énergie générée par la puce sans risquer des courts-circuits entre les connexions et la plaque de métal.
Selon un mode de réalisation, les connexions électriques sont des fils soudés.
Les fils soudés sont une technologie maitrisée en microélectronique pour la réalisation de connexions électriques précises et peu onéreuses.
Ainsi, les fils soudés peuvent être aisément soudés au travers des perforations de la plaque de dissipation thermique pour connecter la puce électronique et les zones métalliques du substrat.
Selon un mode de réalisation, le boîtier comprend en outre un matériau électriquement isolant enrobant la puce électronique, la plaque de dissipation thermique et les connexions électriques.
Le matériau électriquement isolant protège l’intégrité les composants qu’il enrobe, notamment en figeant les positions des connexions.
De plus, en qualité d’isolant électrique, le matériau enrobant permet d’éviter les courts-circuits entre les connexions électriques et les bords des perforations de la plaque métallique.
Selon un autre aspect il est proposé un procédé de fabrication d’un boîtier de circuit intégré, comprenant :
– une fixation d’une plaque perforée de dissipation thermique sur une face de montage d’un substrat support ;
– une fixation d’une puce électronique sur la plaque perforée de dissipation thermique ;
– une réalisation de connexions électriques entre la puce électronique et des zones métalliques de la face de montage du substrat support, les connexions électriques traversant les perforations de la plaque perforée de dissipation thermique.
Selon un mode de mise en œuvre, le procédé comprend en outre, postérieurement à la réalisation des connexions électriques, une formation d’un enrobage électriquement isolant enrobant la puce électronique, la plaque de dissipation thermique et les connexions électriques.
Selon un mode de mise en œuvre, on fixe la plaque perforée et la puce électronique par des couches de colle.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
La figure 1 illustre schématiquement une vue en coupe d’un boîtier BT de circuit intégré selon un mode de réalisation de l’invention.
Le boîtier comprend une plaque perforée de dissipation thermique PDT fixée entre une face arrière FAR d’une puce électronique PE et une face de montage FM d’un substrat support SS intégrant un réseau d’interconnexion (non représenté ici) permettant de connecter électriquement des zones métalliques ZM situées sur la face de montage FM du substrat support à des moyens de connexion électrique BP permettant de connecter ce substrat support sur une carte de circuit imprimé par exemple.
La plaque perforée PDT est prévue pour favoriser la dissipation de l’énergie thermique générée par la puce électronique PE tout en permettant le passage de connexions électriques CX entre la puce électronique PE et les zones métalliques ZM du substrat support SS.
En particulier, la présence de la plaque perforée PDT permet de réduire la température de jonction et de diminuer la résistance thermique du boîtier par rapport à un boîtier de l’art antérieur sans plaque de dissipation thermique.
À cet effet, la plaque perforée de dissipation thermique PDT peut comprendre une plaque en métal.
La plaque perforée de dissipation thermique PDT comporte une face supérieure F1 sur laquelle est fixée la puce, opposée à une face inférieure F2 en regard de la face de montage FM du substrat support.
La plaque PDT est prévue pour dépasser de la périphérie de la puce PE de sorte à augmenter une surface d’échange entre la plaque PDT et son environnement direct.
Différentes formes de plaques PDT sont envisageables, par exemple carrées ou rectangulaires, et sont choisies en fonction de la géométrie souhaitée pour le boîtier.
La plaque perforée de dissipation thermique PDT est percée de trous débouchants TD1, TD2 orientés perpendiculairement par rapport aux faces supérieures F1 et inférieures F2. La plaque PDT est préperforée de sorte que les trous soient situés autour de la face arrière FAR de la puce électronique PE.
Les connexions électriques CX entre le substrat support SS et la puce PE, par exemple des fils soudés (usuellement appelés « wire bonds » en anglais), sont introduites dans les trous.
Si la plaque PDT est par exemple métallique, les connexions sont introduites dans les trous de sorte à ne pas venir en contact de la plaque PDT, pour éviter d’éventuels courts-circuits.
Par ailleurs, un matériau électriquement isolant MEI, telle qu’une résine classique et connue en soi, enrobe la puce PE, la plaque PDT et les connexions CX.
Le matériau électriquement isolant MEI vient également recouvrir la face de montage FM du substrat support.
Le matériau électriquement isolant MEI peut notamment s’immiscer entre la plaque PDT et le substrat support, de sorte que le matériau MEI isole électriquement les zones métalliques ZM du substrat SS de la plaque PDT, en particulier si la plaque PDT contient du métal.
La face inférieure F2 de la plaque PDT est fixée sur la face de montage FM par exemple par un premier volume de colle C1. Le premier volume de colle C1 est prévu pour être étalé sous une empreinte de la puce électronique et pour ne pas dépasser sous l’ouverture des trous TD1, TD2, de la plaque PDT.
La face arrière FAR de la puce est fixée sur la face supérieure F1 de la plaque PDT, par exemple par un deuxième volume de colle C2. Le deuxième volume de colle C2 est prévu pour être étalé sur la face supérieure F1 de la plaque, sous l’emplacement de la face arrière FAR de la puce électronique PE, pour ne pas dépasser au-dessus de l’ouverture des trous TD1, TD2, de la plaque PDT.
La figure 2 illustre une vue de dessus du boîtier décrit en référence à la figure 1 dans lequel le matériau électriquement isolant n’est pas illustré, de sorte à découvrir les connexions CX traversant les trous TD1, TD2, TD3, TD4, de la plaque perforée de dissipation thermique PDT.
Les trous, TD1, TD2, TD3, TD4, sont par exemple de fentes allongées situées autour de la puce PE.
La forme de trous et leur répartition sur la plaque PDT peuvent être adaptées au type de connexion CX et à la forme de la puce électronique PE. Par exemple, les trous peuvent être des fentes réparties de sorte à encadrer la face arrière FAR de la puce.
De plus, les trous sont disjoints de sorte que la plaque PDT est formée d’un seul tenant. Ainsi, les parties pleines de la plaque PDT entre les trous permettent une conduction du flux thermique aidant à la dissipation de l’énergie thermique provenant de la puce PE.
À titre d’exemple, on peut obtenir une réduction de la résistance thermique du boîtier équipé d’une telle plaque de l’ordre de 20% par rapport à celle d’un boîtier de l’art antérieur sans plaque.
La figure 3 illustre des étapes d’un exemple de procédé de fabrication d’un boîtier tel que celui décrit précédemment en référence aux figures 1 et 2.
La plaque PDT est fabriquée en amont de l’assemblage du boîtier, et particulier la perforation de trous débouchants de la plaque PDT est réalisée avant l’assemblage.
Le procédé comprend une fixation S1 de la plaque perforée de dissipation thermique PDT sur la face de montage FM du substrat support SS.
La fixation S1 de la plaque PDT comprend par exemple une dispersion d’un premier volume de colle sur la face de montage FM du substrat SS, puis le collage de la face inférieure F2 de la plaque PDT sur la face de montage FM du substrat SS.
Le procédé comprend ensuite une fixation S2 de la puce électronique PE sur la plaque perforée de dissipation thermique PDT.
La fixation S2 de la puce PE comprend par exemple une dispersion d’un deuxième volume de colle sur la face supérieure F1 de la plaque PDT, puis un collage de la face arrière FAR de la puce.
En particulier, le collage de la face arrière FAR comprend un positionnement de la plaque de dissipation thermique PDT de telle sorte que les trous débouchants disjoints soient situés autour de la zone de collage de la puce électronique PE sur la face supérieure F1 de la plaque de dissipation thermique PDT.
Postérieurement aux fixations de la plaque PDT et de la puce PE, le procédé de fabrication comprend une réalisation S3 des connexions CX entre la puce électronique PE et les zones métalliques ZM de la face de montage FM du substrat SS.
La réalisation des connexions électriques comprend un passage des fils à travers les trous débouchants de la plaque PDT, puis par exemple une soudure des fils sur les zones métalliques ZM du substrat support au travers des trous débouchants de plaque PDT.
Une fois les connexions terminées, une formation S4 d’un enrobage électriquement isolant MEI vient enrober la puce électronique PE, la plaque de dissipation thermique PDT, les connexions électriques CX ainsi que la face de montage FM du substrat SS.
La formation de l’enrobage peut par exemple être réalisée par un moulage du matériau électriquement isolant MEI.

Claims (8)

  1. Boîtier de circuit intégré, comprenant un substrat support (SS) comportant une face de montage (FM), une plaque perforée de dissipation thermique (PDT) fixée sur la face de montage, une puce électronique (PE) fixée sur la plaque perforée de dissipation thermique et électriquement connectée à des zones métalliques de ladite face de montage par des connexions électriques (CX) traversant les perforations de ladite plaque perforée.
  2. Boîtier selon la revendication 1, dans lequel les perforations de la plaque de dissipation thermique (PDT) sont des trous débouchants disjoints (TD1, TD2, TD3, TD4) situés autour de la puce électronique, chaque trou permettant le passage de plusieurs connexions électriques.
  3. Boîtier selon l’une des revendications 1 ou 2, dans lequel la plaque de dissipation thermique (PDT) comprend une plaque de métal et les connexions électriques (CX) sont isolées électriquement de la plaque de métal.
  4. Boîtier selon l’une des revendications précédentes, dans lequel les connexions électriques (CX) sont des fils soudés.
  5. Boîtier selon l’une des revendications précédentes, comprenant en outre un matériau électriquement isolant (MEI) enrobant la puce électronique (PE), la plaque de dissipation thermique (PDT) et les connexions électriques (CX).
  6. Procédé de fabrication d’un boîtier de circuit intégré, comprenant :
    – une fixation d’une plaque perforée de dissipation thermique (PDT) sur une face de montage (FM) d’un substrat support (SS);
    – une fixation d’une puce électronique (PE) la plaque perforée de dissipation thermique ;
    – une réalisation de connexions électriques entre la puce électronique et des zones métalliques de la face de montage du substrat support, les connexions électriques traversant les perforations de la plaque perforée de dissipation thermique (PDT).
  7. Procédé selon la revendication 6, comprenant en outre, postérieurement à la réalisation des connexions électriques, une formation d’un enrobage électriquement isolant (MEI) enrobant la puce électronique (PE), la plaque de dissipation thermique (PDT) et les connexions électriques (CX).
  8. Procédé selon l’une des revendications 6 ou 7, dans lequel on fixe la plaque perforée et la puce électronique par des couches de colle.
FR2012530A 2020-12-02 2020-12-02 Boîtier de circuit integre Pending FR3116944A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2012530A FR3116944A1 (fr) 2020-12-02 2020-12-02 Boîtier de circuit integre

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2012530A FR3116944A1 (fr) 2020-12-02 2020-12-02 Boîtier de circuit integre
FR2012530 2020-12-02

Publications (1)

Publication Number Publication Date
FR3116944A1 true FR3116944A1 (fr) 2022-06-03

Family

ID=74045984

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2012530A Pending FR3116944A1 (fr) 2020-12-02 2020-12-02 Boîtier de circuit integre

Country Status (1)

Country Link
FR (1) FR3116944A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015823A (ko) * 1997-08-11 1999-03-05 윤종용 비지에이패키지 및 그 제조방법
US5953589A (en) * 1996-12-30 1999-09-14 Anam Semiconductor Inc. Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US20020079562A1 (en) * 2000-12-22 2002-06-27 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20080067672A1 (en) * 2006-09-14 2008-03-20 Fujitsu Limited Semiconductor device and method for fabricating the same
US20110318885A1 (en) * 2000-12-01 2011-12-29 Broadcom Corporation Thermally and Electrically Enhanced Ball Grid Array Package
EP2825001A1 (fr) * 2013-07-10 2015-01-14 Gemalto SA Module électronique à film dielectrique adhésif et son procédé de fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953589A (en) * 1996-12-30 1999-09-14 Anam Semiconductor Inc. Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR19990015823A (ko) * 1997-08-11 1999-03-05 윤종용 비지에이패키지 및 그 제조방법
US20110318885A1 (en) * 2000-12-01 2011-12-29 Broadcom Corporation Thermally and Electrically Enhanced Ball Grid Array Package
US20020079562A1 (en) * 2000-12-22 2002-06-27 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20080067672A1 (en) * 2006-09-14 2008-03-20 Fujitsu Limited Semiconductor device and method for fabricating the same
EP2825001A1 (fr) * 2013-07-10 2015-01-14 Gemalto SA Module électronique à film dielectrique adhésif et son procédé de fabrication

Similar Documents

Publication Publication Date Title
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
EP2643921B1 (fr) Architecture de modules electroniques de puissance interconnectes pour une machine electrique tournante et machine electrique tournante comprenant une telle architecture
FR2620587A1 (fr) Circuit imprime equipe d'un drain thermique
FR2782840A1 (fr) Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
EP1792526A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
EP0037301B1 (fr) Boîtier d'encapsulation pour module de puissance en circuit hybride
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
FR2947679A1 (fr) Machine electrique tournante equipee d'un module electronique de puissance perfectionne
FR2861216A1 (fr) Boitier semi-conducteur a puce sur plaque-support
EP0079265B1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
FR3116944A1 (fr) Boîtier de circuit integre
EP0446125B1 (fr) Composant semi-conducteur de puissance
FR2968126A1 (fr) Boitier semi-conducteur a via thermique et procédé de fabrication
EP1239515A1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
EP1116424A1 (fr) Assemblage electronique comportant une semelle formant drain thermique
FR2574991A3 (fr) Conditionnement pour circuits integres, ayant des possibilites de dissipation de chaleur ameliorees, et procede pour augmenter la dissipation de la chaleur
EP1114456B1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
EP2288002A1 (fr) Alternateur à redressement synchrone équipé d'un module électronique de puissance perfectionné
FR3124888A1 (fr) Boîtier de circuit integre
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
FR2867609A1 (fr) Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20220603

RX Complete rejection

Effective date: 20220805