FR3089056A1 - Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés - Google Patents

Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés Download PDF

Info

Publication number
FR3089056A1
FR3089056A1 FR1872005A FR1872005A FR3089056A1 FR 3089056 A1 FR3089056 A1 FR 3089056A1 FR 1872005 A FR1872005 A FR 1872005A FR 1872005 A FR1872005 A FR 1872005A FR 3089056 A1 FR3089056 A1 FR 3089056A1
Authority
FR
France
Prior art keywords
chip
electrical connection
support substrate
connection elements
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1872005A
Other languages
English (en)
Other versions
FR3089056B1 (fr
Inventor
David Gani
Jean-Michel Riviere
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Asia Pacific Pte Ltd
STMicroelectronics Pte Ltd
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Asia Pacific Pte Ltd
STMicroelectronics Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Asia Pacific Pte Ltd, STMicroelectronics Pte Ltd filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1872005A priority Critical patent/FR3089056B1/fr
Priority to US16/692,720 priority patent/US11527511B2/en
Priority to CN201922077467.7U priority patent/CN211208441U/zh
Priority to CN201911181761.0A priority patent/CN111244073A/zh
Publication of FR3089056A1 publication Critical patent/FR3089056A1/fr
Application granted granted Critical
Publication of FR3089056B1 publication Critical patent/FR3089056B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés Dispositif électronique comprenant un substrat de support (2), une première puce électronique (4) et une deuxième puce électronique (7), situés les uns au-dessus des autres, ainsi que des premiers éléments de connexion électrique (9) interposés entre la première puce et le substrat de support, des deuxièmes éléments de connexion électrique (10) interposés entre la deuxième puce et le substrat de support et situés à distance de la périphérie de la première puce, et des troisièmes éléments de connexion électrique (11) interposés entre la première puce et la deuxième puce. Figure pour l’abrégé : Fig. 1

Description

Description
Titre de l'invention : Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés [0001] Des modes de réalisation de la présente invention concernent des dispositifs électroniques qui comprennent des puces électroniques empilées.
[0002] Des dispositifs électroniques connus comprennent des puces électroniques collées les unes au-dessus des autres, au-dessus d’un substrat de support. Les puces sont décalées les unes par rapport aux autres et sont reliées électriquement au substrat de support par les fils de connexion électrique. De telles dispositions présentent des difficultés lors de la mise en place des fils et des inconvénients dus notamment à la longueur des fils dans lesquels se produisent des pertes électriques et qui sont sensibles aux effets électromagnétiques entre eux et environnants.
[0003] Selon un mode de réalisation, il est proposé un dispositif électronique qui comprend : [0004] un substrat de support présentant une face avant, [0005] au moins une première puce électronique située au-dessus du substrat de support et présentant une face arrière au moins en partie en regard de la face avant du substrat de support, [0006] au moins une deuxième puce électronique située au-dessus de la première puce et présentant une face arrière dont une partie s’étend en regard de la face avant de la première puce et une partie s’étendant au-delà d’au moins un bord de la périphérie de la première puce et au moins en partie en regard de la face avant du substrat de support, [0007] des premiers éléments de connexion électrique interposés entre la première puce et le substrat de support, et [0008] des deuxièmes éléments de connexion électrique interposés entre la deuxième puce et le substrat de support et situés à distance de la périphérie de la première puce.
[0009] Ainsi, les liaisons électriques entre le substrat de support, la première puce et la deuxième puce peuvent être courtes et mécaniquement résistantes et le nombre de liaisons électriques peut être accru.
[0010] Le dispositif électronique peut comprendre des troisièmes éléments de connexion électrique interposés entre la première puce et la deuxième puce.
[0011] La face arrière de la deuxième puce peut comprendre un évidement et la première puce peut être engagée au moins partiellement dans cet évidement et en regard du fond de cet évidement.
[0012] Le dispositif électronique peut comprendre des troisièmes éléments de connexion électrique interposés entre la première puce et le fond de l’évidement de la deuxième puce.
[0013] La première puce peut comprendre une couche de base et, d’un côté de cette couche de base, une couche de substrat incluant un réseau de connexions électriques.
[0014] Le réseau de connexions électriques de la première puce peut être relié au substrat de support par l’intermédiaire des premiers éléments de connexion électrique.
[0015] Le réseau de connexions électriques de la première puce peut être relié à des troisièmes éléments de connexion électrique interposés entre la première puce et la deuxième puce.
[0016] La couche de base de la première puce peut être pourvue d’une pluralité de vias traversants de connexion électrique.
[0017] Les vias traversants de connexion électrique de la première puce peuvent être reliés au substrat de support par l’intermédiaire des premiers éléments de connexion électrique.
[0018] Les vias traversants de connexion électrique de la première puce peuvent être reliés à des troisièmes éléments de connexion électrique interposés entre la première puce et la deuxième puce.
[0019] Le substrat de support peut comprendre un réseau de connexions électriques relié aux premiers et aux deuxièmes éléments de connexion électrique.
[0020] Lesdits éléments de connexion électrique peuvent comprendre des billes, des piliers ou des points de soudure.
[0021] Des dispositifs électroniques vont maintenant être décrits à titre d’exemples de réalisation non limitatifs, illustrés par le dessin annexe et dans lequel :
[0022] [fig.l] représente une coupe d’un dispositif électronique ;
[0023] [fig.2] représente une coupe locale agrandie du dispositif électronique de la figure 1 ;
[0024] [fig.3] représente une coupe d’un autre dispositif électronique ;
[0025] [fig.4] représente une coupe d’un autre dispositif électronique ;
[0026] [fig.5] représente une coupe d’un autre dispositif électronique ;
[0027] [fig.6] représente en coupe une variante de réalisation du dispositif électronique de la figure 1 ;
[0028] [fig.7] représente une coupe locale agrandie du dispositif électronique de la figure 6 ;
[0029] [fig.8] représente en coupe une variante de réalisation du dispositif électronique de la figure ;
[0030] [fig.9] représente en coupe une variante de réalisation du dispositif électronique de la figure ; et [0031] [fig.10] représente en coupe une variante de réalisation du dispositif électronique de la figure 5.
[0032] Un dispositif électronique 1, illustré sur les figures 1 et 2, comprend un substrat de support 2, en forme de plaque, qui présente une face avant 3, une première puce électronique 4 qui est située au-dessus du substrat de support 2 et qui présente une face arrière 5 en regard de la face avant 3 du substrat de support 2 et une face avant 6.
[0033] Le dispositif électronique 1 comprend une deuxième puce électronique 7 qui est située au-dessus de la première puce 4 et qui présente une face arrière 8 dont une partie s’étend en regard de la face avant 6 de la première puce 4 et dont une autre partie s’étend au-delà d’au moins une partie de la périphérie de la première puce 4 et en regard de la face avant 3 du substrat de support 2, de sorte à constituer un empilage spécifique.
[0034] Le dispositif électronique 1 comprend en outre des premiers éléments de connexion électrique 9, qui sont interposés entre (c’est-à-dire situés entre) le substrat de support 2 et la première puce 4, et des deuxièmes éléments de connexion électrique 10, qui sont interposés entre (c’est-à-dire situés entre) le substrat de support 2 et la deuxième puce 7 et qui sont situés à distance de la périphérie de la première puce 4.
[0035] Les éléments de connexion électrique 9 peuvent par exemple être formés par des billes ou des piliers soudés et les éléments de connexion électrique 10 peuvent être formés par des billes, des piliers soudés ou des points de soudure, de sorte à constituer des connexions électriques directes rigides.
[0036] Comme illustré plus explicitement sur la figure 2, le substrat de support 2 est pourvu d’un réseau de connexions électriques 12 qui présente des plots avant sur lesquels sont reliés électriquement les premiers et deuxièmes éléments de connexion électrique 9 et 10.
[0037] La première puce 4 comprend une plaquette de base 13, par exemple en silicium, qui présente une face 14 sur laquelle sont réalisés des composants électroniques (non représentés), et une couche de substrat 15 qui est réalisée sur la face 14 et qui inclut un réseau de connexions électriques 16.
[0038] Par exemple et avantageusement, la couche de substrat 15 est située du côté du substrat de support 2.
[0039] Le réseau de connexions électriques 16 de la première puce 4 présente des plots sur lesquels sont reliés électriquement les premiers éléments de connexion électrique 9.
[0040] La deuxième puce 7 comprend une plaquette de base 18, par exemple en silicium, qui présente une face 19 sur laquelle sont réalisés des composants électroniques (non représentés), et comprend une couche 20 qui est réalisée sur la face 19 et qui inclut un réseau de connexions électriques 21. Par exemple, la plaquette de base 13 est située du côté du substrat de support 2. Par exemple, la couche 19 est située du côté de la première puce 4.
[0041] Le réseau de connexions électriques 21 présente des plots arrière sur lesquels sont reliés électriquement les deuxièmes éléments de connexion électrique 10.
[0042] Les premiers et deuxièmes éléments de connexion électrique 9 et 10 sont dimensionnés de sorte que les faces avant et arrière 6 et 8 des puces 4 et 7 soient en contact ou à faible distance l’une de l’autre. Optionnellement, une pâte ou une colle, en une matière conductrice de la chaleur, peut être insérée entre les faces avant et arrière 6 et 8 des puces 4 et 7.
[0043] Grâce à l’assemblage décrit ci-dessus, les puces 4 et 7 sont reliées électriquement au réseau de connexions électriques 12 du substrat de support 2, respectivement par l’intermédiaire des premiers et deuxièmes éléments de connexion électrique 9 et 10, et peuvent être reliées entre elles par l’intermédiaire de ce réseau de connexions électriques 12.
[0044] Un dispositif électronique 22 illustré sur la figure 3 se distingue du dispositif électronique 1 décrit en référence aux figures 1 et 2 par le fait qu’il comprend une pluralité de premières puces électroniques 4 situées entre le substrat de support 2 et la deuxième puce 7 et par exemple distantes les unes des autres.
[0045] Les premières puces 4 sont reliées électriquement au substrat de support 2 de façon équivalente au montage de la première puce 4 du dispositif électronique 1 décrit précédemment, par des premiers et deuxièmes éléments de connexion électrique 9 et 10.
[0046] Dans ce cas, par exemple, certains des seconds éléments de connexion électrique 10 reliant le substrat de support 2 et la deuxième puce 7 peuvent avantageusement être placés dans les espaces entre les premières puces 4.
[0047] Un dispositif électronique 23 illustré sur la figure 4 comprend le dispositif électronique 1 décrit en référence aux figures 1 et 2 et comprend en outre une troisième puce électronique 24 qui est située au-dessus de la deuxième puce 7 et qui présente une face arrière 25 dont une partie s’étend en regard d’une face avant 26 de la deuxième puce 7 et dont une autre partie s’étend au-delà d’au moins une partie de la périphérie des première et deuxième puces 4 et 7 et en regard de la face avant 3 du substrat de support 2, de sorte à constituer un autre empilage spécifique.
[0048] En outre, le dispositif électronique 22 comprend des éléments complémentaires de connexion électrique 27 qui sont interposés entre (c’est-à-dire situés entre) le substrat de support 2 et la troisième puce 7 et qui sont situés à distance de la périphérie des première et deuxième puces 4 et 7. Les éléments de connexion électrique 27 relient le réseau de connexion électrique du substrat de support 2 et un réseau de connexion électrique de la troisième puce 24.
[0049] Un dispositif électronique 29 illustré sur la figure 5 se différencie du dispositif électronique 1 décrit en référence aux figures 1 et 2 par le fait que la face arrière 8 de la deuxième puce électronique 7 comprend un évidement 30 dans lequel la première puce 4 est au moins en partie engagée.
[0050] Avantageusement, l’évidement 30 est réalisé dans la couche 20 de la deuxième puce 7.
[0051] La face avant 6 de la puce 4 peut être en contact ou à faible distance du fond 31 de l’évidement 30. Optionnellement, une couche en une matière conductrice thermique peut être insérée entre la face avant 6 de la puce 4 et le fond 31 de l’évidement 30.
[0052] Ainsi, l’épaisseur de l’empilage constitué par les puces 4 et 7 peut être réduite.
[0053] Bien entendu, plusieurs premières puces peuvent être installées dans un évidement de la deuxième puce et plusieurs évidements de la deuxième puce peuvent être prévus pour recevoir au moins une première puce.
[0054] Un dispositif électronique 101 se différencie du dispositif électronique 1 décrit en référence aux figures 1 et 2 par le fait qu’il comprend en outre des troisièmes éléments de connexion électrique 11 qui sont interposés entre (c’est-à-dire situés entre) la première puce 4 et la deuxième puce 7.
[0055] Les troisièmes éléments de connexion électrique 11 peuvent être formés par des billes, des piliers ou des points de soudure.
[0056] Comme illustrée sur la figure 7, la puce 4 est inversée par rapport à sa disposition illustrée dans la figure 2, de sorte que la plaquette de base 13 est du côté du substrat de support 2 et que la couche de substrat 15, incluant le réseau de connexions électriques 16, est du côté de la deuxième puce 7.
[0057] Par ailleurs, la plaquette de base 13 de la première puce 4 est pourvue, dans des trous traversants, des vias de connexion électrique 17 (TSV) qui d’une part sont reliés aux composants électroniques de la première puce 4 et/ou au réseau de connexions électriques 16 et d’autre part présentent des plots arrière sur lesquels sont reliés électriquement les premiers éléments de connexion électrique 9.
[0058] En outre, d’une part le réseau de connexions électriques 16 de la première puce 4 présente des plots avant sur lesquels sont reliés électriquement les troisièmes éléments de connexion électrique 11 et, d’autre part, le réseau de connexions électriques 21 de la deuxième puce 7 présente des plots arrière sur lesquels sont reliés électriquement les deuxièmes éléments de connexion électrique 11.
[0059] Ainsi, outre les liaisons électriques par l’intermédiaire des premiers et deuxièmes éléments de connexion électrique 9 et 10 décrites précédemment, les puces 4 et 7 sont de plus reliées entre elles directement par l’intermédiaire des troisièmes éléments de connexion électrique 11.
[0060] Un dispositif électronique 122 illustré sur la figure 8 se différencie du dispositif électronique 22 décrit précédemment en référence à la figure 3 par le fait qu’il comprend en outre des troisièmes éléments de connexion électrique 11 interposés entre les premières puces 4 et la deuxième puce 7 et reliés électriquement aux premières puces 4 et à la deuxième puce 7 de façon équivalente à ce qu’il vient d’être décrit en référence à la figure 7.
[0061] Un dispositif électronique 123 illustré sur la figure 9 se différencie du dispositif électronique 23 décrit précédemment en référence à la figure 4 par le fait qu’il comprend en outre des troisièmes éléments de connexion électrique 11 interposés entre la première puce 4 et la deuxième puce 7 et des éléments complémentaires de connexion électrique 28 interposés entre la deuxième puce 7 et la troisième puce 24.
[0062] Les troisièmes éléments de connexion électrique 11 relient électriquement la première puce 4 et la deuxième puce 7 de façon équivalente à ce qu’il vient d’être décrit en référence à la figure 7.
[0063] Par ailleurs, la deuxième puce 7 est pourvue d’un réseau de connexions électriques et de vias de connexion électrique, de façon équivalente à la puce 4, de sorte à réaliser des connexions électriques directes entre la deuxième puce 7 et la troisième puce 24.
[0064] Un dispositif électronique 129 illustré sur la figure 9 se différencie du dispositif électronique 29 décrit précédemment en référence à la figure 5 par le fait qu’il comprend en outre des troisièmes éléments de connexion électrique 11 interposés entre la première puce 4 et le fond 31 de l’évidement 30.
[0065] Le réseau de connexions électriques 21 inclus dans la couche 20 de la deuxième puce 7 présente des plots aménagés sur le fond 31 de l’évidement 30 et sur lesquels sont reliés électriquement les troisièmes éléments de connexion électrique 11, de sorte à constituer des liaisons directes entre la première puce 4 et la deuxième puce 7.

Claims (1)

  1. Revendications [Revendication 1] Dispositif électronique comprenant : un substrat de support (2) présentant une face avant, au moins une première puce électronique (4) située au-dessus du substrat de support et présentant une face arrière au moins en partie en regard de la face avant du substrat de support, au moins une deuxième puce électronique (7) située au-dessus de la première puce et présentant une face arrière dont une partie s’étend en regard de la face avant de la première puce et une partie s’étendant audelà d’au moins un bord de la périphérie de la première puce et au moins en partie en regard de la face avant du substrat de support, des premiers éléments de connexion électrique (9) interposés entre la première puce (4) et le substrat de support (2), et des deuxièmes éléments de connexion électrique (10) interposés entre la deuxième puce (7) et le substrat de support (2) et situés à distance de la périphérie de la première puce (4). [Revendication 2] Dispositif selon la revendication 1, comprenant des troisièmes éléments de connexion électrique (11) interposés entre la première puce (4) et la deuxième puce (7). [Revendication 3] Dispositif selon la revendication 1, dans lequel la face arrière de la deuxième puce (7) comprend un évidement (30) et dans lequel la première puce est engagée au moins partiellement dans cet évidement et en regard du fond (31) de cet évidement (30). [Revendication 4] Dispositif selon la revendication 3, comprenant des troisièmes éléments de connexion électrique (11) interposés entre la première puce (4) et le fond (31) de l’évidement (30) de la deuxième puce (7). [Revendication 5] Dispositif selon l’une quelconque des revendications précédentes, dans lequel la première puce comprend une couche de base (13) et, d’un côté de cette couche de base, une couche de substrat (15) incluant un réseau de connexions électriques (16). [Revendication 6] Dispositif selon la revendication 5, dans lequel le réseau de connexions électriques (16) de la première puce (4) est relié au substrat de support par l’intermédiaire des premiers éléments de connexion électrique (9). [Revendication 7] Dispositif selon la revendication 5, dans lequel le réseau de connexions électriques (16) de la première puce (4) est relié à des troisièmes éléments de connexion électrique interposés entre la première puce (4) et la deuxième puce (7).
    [Revendication 8] [Revendication 9] [Revendication 10] [Revendication 11] [Revendication 12]
    Dispositif selon la revendication 5, dans lequel la couche de base est pourvue d’une pluralité de vias traversants de connexion électrique (17). Dispositif selon la revendication 8, dans lequel les vias traversants de connexion électrique (17) de la première puce (4) sont reliés au substrat de support par l’intermédiaire des premiers éléments de connexion électrique (9).
    Dispositif selon la revendication 8, dans lequel les vias traversants de connexion électrique (17) de la première puce (4) sont reliés à des troisièmes éléments de connexion électrique interposés entre la première puce (4) et la deuxième puce (7).
    Dispositif selon l’une quelconque des revendications précédentes, dans lequel le substrat de support (2) comprend un réseau de connexions électriques (12) relié aux premiers et aux deuxièmes éléments de connexion électrique (9, 10).
    Dispositif selon l’une quelconque des revendications précédentes, dans lequel lesdits éléments de connexion électrique comprennent des billes, des piliers ou des points de soudure.
FR1872005A 2018-11-28 2018-11-28 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés Active FR3089056B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1872005A FR3089056B1 (fr) 2018-11-28 2018-11-28 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
US16/692,720 US11527511B2 (en) 2018-11-28 2019-11-22 Electronic device comprising a support substrate and stacked electronic chips
CN201922077467.7U CN211208441U (zh) 2018-11-28 2019-11-27 电子设备
CN201911181761.0A CN111244073A (zh) 2018-11-28 2019-11-27 包括支撑衬底和堆叠的电子芯片的电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1872005 2018-11-28
FR1872005A FR3089056B1 (fr) 2018-11-28 2018-11-28 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés

Publications (2)

Publication Number Publication Date
FR3089056A1 true FR3089056A1 (fr) 2020-05-29
FR3089056B1 FR3089056B1 (fr) 2022-01-21

Family

ID=66286434

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1872005A Active FR3089056B1 (fr) 2018-11-28 2018-11-28 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés

Country Status (3)

Country Link
US (1) US11527511B2 (fr)
CN (2) CN211208441U (fr)
FR (1) FR3089056B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
US20120018895A1 (en) * 2010-07-23 2012-01-26 Tessera Research Llc Active chip on carrier or laminated chip having microelectronic element embedded therein
US20140183723A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Stacked multi-chip package and method of making same
WO2018063327A1 (fr) * 2016-09-30 2018-04-05 Intel Corporation Empilements de puces en pont et leurs procédés d'utilisation

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
KR101479506B1 (ko) * 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
FR2938976A1 (fr) * 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
JPWO2012124282A1 (ja) * 2011-03-11 2014-07-17 パナソニック株式会社 センサ
FR3011978A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
FR3014242A1 (fr) * 2013-11-29 2015-06-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant une puce de circuits integres et une plaque optique empilees
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
KR20170075125A (ko) * 2015-12-22 2017-07-03 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US10373868B2 (en) * 2016-01-18 2019-08-06 Infineon Technologies Austria Ag Method of processing a porous conductive structure in connection to an electronic component on a substrate
FR3050862A1 (fr) * 2016-05-02 2017-11-03 St Microelectronics Grenoble 2 Dispositif electronique a puces electroniques et dissipateur de la chaleur
FR3051974A1 (fr) * 2016-05-26 2017-12-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a puces electroniques empilees
EP3465751B1 (fr) * 2016-06-03 2021-08-18 Intel Corporation Module sans fil à boîtier d'antenne et boîtier de capôt
FR3070573A1 (fr) * 2017-08-25 2019-03-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique incluant au moins une puce electronique et ensemble electronique
JP6755842B2 (ja) * 2017-08-28 2020-09-16 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
US10515901B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
DE102017129611B4 (de) * 2017-12-12 2021-04-22 RF360 Europe GmbH Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten
KR102397905B1 (ko) * 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
JP2019161007A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
US11062997B2 (en) * 2018-09-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
US11063013B2 (en) * 2019-05-15 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
US20120018895A1 (en) * 2010-07-23 2012-01-26 Tessera Research Llc Active chip on carrier or laminated chip having microelectronic element embedded therein
US20140183723A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Stacked multi-chip package and method of making same
WO2018063327A1 (fr) * 2016-09-30 2018-04-05 Intel Corporation Empilements de puces en pont et leurs procédés d'utilisation

Also Published As

Publication number Publication date
CN211208441U (zh) 2020-08-07
FR3089056B1 (fr) 2022-01-21
US11527511B2 (en) 2022-12-13
US20200168582A1 (en) 2020-05-28
CN111244073A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
FR2620587A1 (fr) Circuit imprime equipe d'un drain thermique
FR2782840A1 (fr) Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
FR2967845A1 (fr) Architecture de modules electroniques de puissance interconnectes pour une machine electrique tournante et machine electrique tournante comprenant une telle architecture
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
EP3545551B1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
FR3011978A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
FR3012670A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
FR3089056A1 (fr) Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
FR2786657A1 (fr) Composant electronique de puissance comportant des moyens de refroidissement et procede de fabrication d'un tel composant
CA2809401C (fr) Circuit imprime comportant au moins un composant ceramique
FR3059154A1 (fr) Circuit integre forme de deux puces connectees en serie
EP1116424A1 (fr) Assemblage electronique comportant une semelle formant drain thermique
EP0446125A1 (fr) Composant semi-conducteur de puissance
FR2790905A1 (fr) Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
FR3073978A1 (fr) Module electronique de puissance et systeme electronique comprenant un tel module electronique
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
FR2795556A1 (fr) Dispositif a semiconducteur et sa structure de montage
FR3069371B1 (fr) Dispositif electronique capteur d'images
WO2000011714A1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR3096831A1 (fr) Dispositif électronique comprenant une puce électronique montée au-dessus d’un substrat de support
EP0403343B1 (fr) Circuit hybride fonctionnant sous haute tension
FR3116944A1 (fr) Boîtier de circuit integre
FR3060901B1 (fr) Module electronique de puissance
EP4391757A1 (fr) Electrical equipment

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200529

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6