FR3051974A1 - Dispositif electronique a puces electroniques empilees - Google Patents

Dispositif electronique a puces electroniques empilees Download PDF

Info

Publication number
FR3051974A1
FR3051974A1 FR1654746A FR1654746A FR3051974A1 FR 3051974 A1 FR3051974 A1 FR 3051974A1 FR 1654746 A FR1654746 A FR 1654746A FR 1654746 A FR1654746 A FR 1654746A FR 3051974 A1 FR3051974 A1 FR 3051974A1
Authority
FR
France
Prior art keywords
chip
electrical connection
support plate
network
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1654746A
Other languages
English (en)
Inventor
Eric Saugier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1654746A priority Critical patent/FR3051974A1/fr
Priority to CN201611272842.8A priority patent/CN107437540A/zh
Priority to CN201621496811.6U priority patent/CN206259351U/zh
Priority to US15/391,211 priority patent/US20170345796A1/en
Publication of FR3051974A1 publication Critical patent/FR3051974A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif électronique comprenant une plaquette de support (2); au moins une première puce électronique (4) et une deuxième puce (15) ; dans lequel la première puce (4) est montée sur la plaquette de support (2) par l'intermédiaire d'éléments interposés de connexion électrique (14) reliant un réseau avant de connexion électrique (8) de la première puce et un réseau de connexion électrique (3) de la plaquette de support ; la deuxième puce (15) est montée sur la première puce par l'intermédiaire d'éléments interposés de connexion électrique (21) reliant un réseau avant de connexion électrique (19) de la deuxième puce et un réseau arrière de connexion électrique (11) de la première puce ; et des fils de connexion électrique (22) relient le réseau arrière de connexion électrique de la première puce et le réseau de connexion électrique de la plaquette de support.

Description

Dispositif électronique à puces électroniques empilées
La présente invention concerne le domaine des dispositifs électroniques qui comprennent des puces électroniques empilées. A l’heure actuelle, dans les dispositifs électroniques qui comprennent une plaquette de support, une première puce électronique montée au-dessus de cette plaquette de support et une deuxième puce électronique montée au-dessus de cette première puce, les connexions électriques entre la deuxième puce et la plaquette de support sont réalisées au travers de la première puce par l’intermédiaire de vias de connexion électrique couramment appelés des TSV.
Cependant, la réalisation de tels vias traversants est longue, difficile et donc coûteuse car elle nécessite de nombreuses opérations, notamment de percement et d’amincissement du substrat semi-conducteur de la première puce, combinées à la réalisation, en face avant, des circuits intégrés et de la couche incluant un réseau de connexion électrique avant.
Il est proposé un dispositif électronique qui comprend une plaquette de support qui est pourvue d’un réseau de connexion électrique ; au moins une première puce électronique pourvue d’un premier côté de circuits intégrés et d’une couche incluant un réseau avant de connexion électrique et présentant une face avant et pourvue d’un second côté opposé au premier côté d’une couche incluant un réseau arrière de connexion électrique et présentant une face arrière, et au moins une deuxième puce électronique pourvue d’un premier côté de circuits intégrés et d’une couche incluant un réseau avant de connexion électrique et présentant une face avant.
La première puce est montée sur la plaquette de support dans une position telle que sa face avant est en regard d’une face de la plaquette de support et par l’intermédiaire d’éléments interposés de connexion électrique reliant le réseau avant de connexion électrique de la première puce et le réseau de connexion électrique de la plaquette de support.
La deuxième puce est montée sur la première puce dans une position telle que sa face avant est en regard de la face arrière de la première puce et par l’intermédiaire d’éléments interposés de connexion électrique reliant le réseau avant de connexion électrique de la deuxième puce et le réseau arrière de connexion électrique de la première puce.
Des fils de connexion électrique relient des plots arrière du réseau arrière de connexion électrique de la première puce, aménagés sur une zone de la face arrière de la première puce non recouverte par la deuxième puce, et des plots du réseau de connexion électrique de la plaquette de support, aménagés sur une zone de la plaquette de support non recouverte par la première puce.
Ainsi, le réseau arrière de connexion électrique de la première puce constitue un moyen de redistribution périphérique des plots avant de la deuxième puce, ce qui permet de réaliser des connexions électriques de la deuxième puce à densité élevée, indépendantes de la structure interne de la première puce.
Ladite zone de la plaquette de support non recouverte par la première puce peut s’étendre sur toute la périphérie de cette dernière.
Ladite zone de la première puce non recouverte par la seconde puce peut s’étendre sur toute la périphérie de cette dernière.
Les fils de connexion électrique peuvent passer à distance de la périphérie de la première puce.
Les fils de connexion électrique sont noyés dans un bloc d’encapsulation.
Des éléments de connexion électrique extérieure peuvent être disposés sur une face de la plaquette de support, opposée à sa face portant la première puce, et connectés au réseau de connexion électrique de la plaquette de support.
Un dispositif électronique va maintenant être décrit à titre d’exemple de réalisation non limitatif, illustré en couple sur la figure unique annexée.
Un dispositif électronique 1 illustré sur la figure annexée comprend une plaquette de support 2 qui est pourvue d’un réseau intégré de connexion électrique 3, par exemple une plaquette multicouche incluant plusieurs niveaux métalliques intégrés de connexion électrique, reliés entre eux.
Le dispositif électronique 1 comprend une première puce électronique 4 pourvue, d’un premier côté d’un substrat semi-conducteur 5, de circuits intégrés 6 et d’une couche avant 7 incluant un réseau avant de connexion électrique 8 et présentant une face avant 9.
La première puce électronique 4 est en outre pourvue d’un second côté opposé au premier côté, d’une couche 10 incluant un réseau arrière de connexion électrique 11 et présentant une face arrière 12. Ce réseau arrière de connexion électrique 11 peut être réalisé, par exemple, dans un niveau métallique.
La première puce 4 est montée sur la plaquette de support 2 dans une position telle que sa face avant 9 est en regard d’une face 13 de la plaquette de support 2 et par l’intermédiaire d’une pluralité d’éléments interposés de connexion électrique 14. Ces éléments de connexion électrique 14 relient des plots du réseau de connexion électrique 3 de la plaquette de support 2 et des plots avant du réseau avant de connexion électrique 8 de la première puce 4. Ces éléments de connexion électrique 14 peuvent par exemple comprendre des billes métalliques ou des piliers de cuivre (bien connus de l’homme de l’art sous les vocables anglos-saxons respectifs de « bumping balls » ou plus simplement « bump », et de « copper pillars).
Le dispositif électronique 1 comprend une deuxième puce électronique 15 pourvue d’un côté d’un substrat semiconducteur 16, de circuits intégrés 17 et d’une couche avant 18 incluant un réseau avant de connexion électrique 19 et présentant une face avant 20.
La deuxième puce 15 est montée sur la première puce 4 dans une position telle que sa face avant 20 est en regard de la face arrière 12 de la première puce 4 et par l’intermédiaire d’une pluralité d’éléments interposés de connexion électrique 21. Ces éléments de connexion électrique 21 relient des plots arrière du réseau arrière de connexion électrique 11 de la première puce 4 et des plots avant du réseau avant de connexion électrique 19 de la deuxième puce 15. Ces éléments de connexion électrique 21 peuvent par exemple comprendre des billes métalliques ou des piliers de cuivre (bien connus de l’homme de l’art sous les vocables anglos-saxons respectifs de « dumping balls » ou plus simplement « bump », et de « copper pillars).
La première puce 4 ne recouvre pas toute la face 13 de la plaquette de support 2. Avantageusement, la première puce 4 laisse une zone non recouverte de la face 13 de la plaquette de support 2 s’étendant sur toute la périphérie de cette première puce 4.
La deuxième puce 15 ne recouvre pas toute la face arrière 12 de la première puce 4. Avantageusement, la deuxième puce 15 laisse une zone non recouverte de la face arrière 13 de la première puce 4 s’étendant sur toute la périphérie de cette deuxième puce 4, la deuxième puce 15 présentant une surface plus petite que celle de la première puce 4.
Le dispositif électronique 1 comprend une pluralité de fils de connexion électrique 22 qui passent à distance de la périphérie de la première puce 4 et qui relient d’une part des plots arrière lia du réseau arrière de connexion électrique 11 de la première puce 4, aménagés sur la zone de la face arrière 12 de la première puce 4 non recouverte par la deuxième puce 15, et d’autre part des plots 3a du réseau de connexion électrique 3 de la plaquette de support 2, aménagés sur la zone de la plaquette de support 2 non recouverte par la première puce 4. Les fils de connexion électriques 22 peuvent être disposés sur une rangée ou plusieurs rangées décalées.
Il est précisé que le réseau de connexion électrique 3 s’étend au-dessous de la première puce 4 pour être connecté aux éléments de connexion 14 et s’étend au-delà de la périphérie de la première puce 4 dans ladite zone non découverte pour être connecté aux fils de connexion électrique 22.
Il est également précisé que le réseau arriére de connexion électrique 11 de la première puce 4 s’étend au-dessous de la deuxième puce 15 pour être connecté aux éléments de connexion 21 et s’étend au-delà de la périphérie de la deuxième puce 15 dans ladite zone non découverte pour être connecté aux fils de connexion électrique 22.
Avantageusement, les fils de connexion électrique 22 peuvent être mis en place par des machines de pose de fils utilisées couramment dans le domaine de la microélectronique, avant ou après la mise en place de la deuxième puce 15.
Le dispositif électronique 1 comprend un bloc d’encapsulation 23 aménagé sur la face 13 de la plaquette de support 2 et dans lequel sont noyés les puces 4 et 15 et les fils de connexion électriques 22, de sorte que le dispositif électrique 1 se présente sous la forme d’un parallélépipède.
Dans une variante de réalisation, le bloc d’encapsulation 23 peut se présenter sous la forme d’un cordon dans lequel sont noyés les fils de connexion électriques 22, ce cordon obstruant la périphérie de l’espace entre la plaquette de support 2 et la première puce 4 et la périphérie de l’espace entre la première puce 4 et la deuxième puce 15.
Le dispositif électronique 1 comprend une pluralité d’éléments de connexion électrique extérieure 24, tels que des billes métalliques, placés sur la face 25 de la plaquette de support 2, opposée à sa face 13, et reliés au réseau de connexion électrique 3. Cette pluralité d’éléments de connexion électrique extérieure 24 est connue de l’homme de l’art sous le vocable anglo-saxon de « Bail Grid Array » (BGA).
Ainsi, le réseau de connexion électrique 11 et les fils de connexion électriques peuvent permettre de relier électriquement la deuxième puce 15 aux billes de connexion électrique extérieure et/ou à la première puce 4, pour des échanges de signaux et/ou des alimentations électriques.
Selon une application particulière, les première puce 4 et deuxième puce 15 peuvent être des puces requérant une haute densité d’interconnexion (les éléments de connexion électrique 14 et 21), ce qui exclut de recourir à une connexion par fils (« wire bonding ») sur par plots périphériques (« pads ») sur la face avant des puces. La deuxième puce 15 étant de dimension plus réduite que la première puce 4, la face arrière de cette dernière peut comporter un ou plusieurs niveaux d’interconnexion électrique arrière 11 formant une redistribution périphérique (« fan-out » en anglais) des éléments de connexion électrique 21 de la deuxième puce 15, permettant une connexion électrique de cette dernière à la première puce 4 et au substrat 2 par l’intermédiaire de fils électriques, donc moins onéreuse que le recours à des connexions traversantes (TSV).
Selon une variante de réalisation, plusieurs deuxièmes puces 15 peuvent être montées au-dessus de la face arrière de la première puce 4, respectivement par l’intermédiaire d’éléments de connexion électrique 21 reliées au réseau de connexion électrique arrière 11 de la première puce 4. Avantageusement, le réseau de connexion électrique arrière 11 de la première puce 4 peut également servir à connecter électriquement la pluralité de deuxièmes puces 15 entre elles.

Claims (6)

  1. REVENDICATIONS
    1. Dispositif électronique comprenant une plaquette de support (2) qui est pourvue d’un réseau de connexion électrique (3) ; au moins une première puce électronique (4) pourvue d’un premier côté de circuits intégrés et d’une couche incluant un réseau avant de connexion électrique (8) et présentant une face avant (9) et pourvue d’un second côté opposé au premier côté d’une couche incluant un réseau arrière de connexion électrique (11) et présentant une face arrière (12), et au moins une deuxième puce électronique (15) pourvue d’un premier côté de circuits intégrés et d’une couche incluant un réseau avant de connexion électrique (19) et présentant une face avant (20) ; dispositif dans lequel la première puce (4) est montée sur la plaquette de support (2) dans une position telle que sa face avant est en regard d’une face de la plaquette de support et par l’intermédiaire d’éléments interposés de connexion électrique (14) reliant le réseau avant de connexion électrique (8) de la première puce et le réseau de connexion électrique (3) de la plaquette de support ; la deuxième puce (15) est montée sur la première puce dans une position telle que sa face avant est en regard de la face arrière de la première puce et par l’intermédiaire d’éléments interposés de connexion électrique (21) reliant le réseau avant de connexion électrique (19) de la deuxième puce et le réseau arrière de connexion électrique (11) de la première puce ; et des fils de connexion électrique (22) relient des plots arrière (lia) du réseau arrière de connexion électrique de la première puce, aménagés sur une zone de la face arrière de la première puce non recouverte par la deuxième puce, et des plots (3a) du réseau de connexion électrique de la plaquette de support, aménagés sur une zone de la plaquette de support non recouverte par la première puce.
  2. 2. Dispositif selon la revendication 1, dans lequel ladite zone de la plaquette de support non recouverte par la première puce s’étend sur toute la périphérie de cette dernière.
  3. 3. Dispositif selon l'une des revendications 1 et 2, dans lequel ladite zone de la première puce non recouverte par la seconde puce s’étend sur toute la périphérie de cette dernière.
  4. 4. Dispositif selon l'une quelconque des revendications précédentes, dans lequel les fils de connexion électrique (22) passent à distance de la périphérie de la première puce.
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, comprenant un bloc d’encapsulation (23) dans lequel les fils de connexion électrique sont noyés.
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, comprenant des éléments de connexion électrique extérieure (24) sur une face de la plaquette de support, opposée à sa face portant la première puce, et connectés au réseau de connexion électrique de la plaquette de support (2).
FR1654746A 2016-05-26 2016-05-26 Dispositif electronique a puces electroniques empilees Pending FR3051974A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1654746A FR3051974A1 (fr) 2016-05-26 2016-05-26 Dispositif electronique a puces electroniques empilees
CN201611272842.8A CN107437540A (zh) 2016-05-26 2016-11-29 具有堆叠电子芯片的电子设备
CN201621496811.6U CN206259351U (zh) 2016-05-26 2016-11-29 电子设备
US15/391,211 US20170345796A1 (en) 2016-05-26 2016-12-27 Electronic device with stacked electronic chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1654746A FR3051974A1 (fr) 2016-05-26 2016-05-26 Dispositif electronique a puces electroniques empilees

Publications (1)

Publication Number Publication Date
FR3051974A1 true FR3051974A1 (fr) 2017-12-01

Family

ID=56322232

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1654746A Pending FR3051974A1 (fr) 2016-05-26 2016-05-26 Dispositif electronique a puces electroniques empilees

Country Status (3)

Country Link
US (1) US20170345796A1 (fr)
CN (2) CN206259351U (fr)
FR (1) FR3051974A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
FR3090197B1 (fr) * 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
US10978426B2 (en) 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US11456289B2 (en) 2019-12-27 2022-09-27 Micron Technology, Inc. Face-to-face semiconductor device with fan-out porch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223326A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
DE102004038989A1 (de) * 2004-08-10 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20080265397A1 (en) * 2007-04-30 2008-10-30 Chipmos Technology Inc. Chip-Stacked Package Structure
EP2309536A1 (fr) * 2009-10-08 2011-04-13 STmicroelectronics SA Assemblage de puces ou tranches semiconductrices par diffusion du matériau des plots de connexion dans un diélectrique claqué
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223326A (ja) * 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
DE102004038989A1 (de) * 2004-08-10 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20080265397A1 (en) * 2007-04-30 2008-10-30 Chipmos Technology Inc. Chip-Stacked Package Structure
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
EP2309536A1 (fr) * 2009-10-08 2011-04-13 STmicroelectronics SA Assemblage de puces ou tranches semiconductrices par diffusion du matériau des plots de connexion dans un diélectrique claqué

Also Published As

Publication number Publication date
CN107437540A (zh) 2017-12-05
CN206259351U (zh) 2017-06-16
US20170345796A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
US20210159180A1 (en) High density interconnection using fanout interposer chiplet
US11387214B2 (en) Multi-chip modules formed using wafer-level processing of a reconstituted wafer
US11735567B2 (en) Wafer reconstitution and die-stitching
US10559494B2 (en) Microelectronic elements with post-assembly planarization
CN107851615B (zh) 独立3d堆叠
CN112005370B (zh) 用于光子芯片和电气芯片集成的集成电路桥
US9318459B2 (en) Through via package
US9293393B2 (en) Stacked packaging using reconstituted wafers
TWI570885B (zh) 具有嵌入微電子元件的載體上主動晶片或疊層晶片
US9634053B2 (en) Image sensor chip sidewall interconnection
US20200294927A1 (en) Chip package and manufacturing method thereof
US10593620B2 (en) Fan-out package with multi-layer redistribution layer structure
FR3051974A1 (fr) Dispositif electronique a puces electroniques empilees
KR20110048733A (ko) 재배선 및 ｔｓｖ를 이용한 적층 칩 패키지
US10396114B2 (en) Method of fabricating low CTE interposer without TSV structure
US6586832B2 (en) Semiconductor device and fabrication process thereof
US20080128888A1 (en) System-in-package (SiP) and method of manufacturing the same
KR20170010814A (ko) 칩 패키지 모듈
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
TWI253160B (en) Arrangement for the protection of 3-D structures on wafers
US20180148317A1 (en) Semiconductor structure and method of manufacturing the same
KR102628146B1 (ko) 반도체 패키지 및 이를 형성하는 방법
US20240105631A1 (en) Three-Dimensional Semiconductor Device and Method
CN117096043A (zh) 2.5d封装方法
KR20110038561A (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20171201