FR3070573A1 - Dispositif electronique incluant au moins une puce electronique et ensemble electronique - Google Patents

Dispositif electronique incluant au moins une puce electronique et ensemble electronique Download PDF

Info

Publication number
FR3070573A1
FR3070573A1 FR1757878A FR1757878A FR3070573A1 FR 3070573 A1 FR3070573 A1 FR 3070573A1 FR 1757878 A FR1757878 A FR 1757878A FR 1757878 A FR1757878 A FR 1757878A FR 3070573 A1 FR3070573 A1 FR 3070573A1
Authority
FR
France
Prior art keywords
electrical
network
support plate
chip
electrical connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1757878A
Other languages
English (en)
Inventor
David Auchere
Laurent Schwarz
Deborah COGONI
Eric Saugier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1757878A priority Critical patent/FR3070573A1/fr
Priority to US16/110,121 priority patent/US10811349B2/en
Publication of FR3070573A1 publication Critical patent/FR3070573A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Dispositif électronique comprenant une plaquette de support (3), une puce électronique (4) et un bloc d'encapsulation (6) de la puce au-dessus de la plaquette de support ; dans lequel ladite plaquette de support est pourvue d'un premier réseau de connexions électriques (12) et d'un deuxième réseau de connexions électriques (13) comprenant uniquement des pistes (17) ; et comprenant des premiers éléments de connexion électrique (16) interposés entre des premiers contacts électriques avant de la puce et des contacts électriques arrière dudit premier réseau et des deuxièmes éléments de connexion électrique (19) interposés entre des deuxièmes contacts électriques avant de la puce et des zones internes de contact électrique desdites pistes (17) dudit deuxième réseau (13) ; ledit premier réseau (12) comprenant des contacts électriques externes avant et lesdites pistes (17) présentant des zones de contact électrique externes. Ensemble électronique comprenant ledit dispositif et une carte électronique (3) reliée auxdits réseaux.

Description

D ispositif électronique incluant au moins une puce électronique et ensemble électronique
Des modes de réalisation de la présente invention concernent des dispositifs électroniques et des ensembles électroniques.
Selon un mode de réalisation, il est proposé un dispositif électronique comprenant une plaquette de support présentant une face avant et une face arrière, au moins une puce électronique dont une face avant est en regard de la face arrière de la plaquette de support et un bloc d’encapsulation de la puce au-dessus de la plaquette de support.
Ladite plaquette de support est pourvue d’un premier réseau de connexions électriques, établissant des connexions électriques d’une face à l’autre, et d’un deuxième réseau de connexions électriques comprenant uniquement des pistes.
Des premiers éléments de connexion électrique sont interposés entre des premiers contacts électriques avant de la puce et des contacts électriques arrière dudit premier réseau de connexions électriques de la plaquette de support et des deuxièmes éléments de connexion électrique sont interposés entre des deuxièmes contacts électriques avant de la puce et des zones internes de contact électrique desdites pistes dudit deuxième réseau de connexions électriques de la plaquette de support.
Ledit premier réseau de connexions électriques de ladite plaquette de support comprend des contacts électriques externes avant et lesdites pistes dudit deuxième réseau de connexions électriques de ladite plaquette de support présentent des zones de contact électrique externes.
Ainsi, la rupture d’impédance des connexions électriques réalisées par le deuxième réseau de connexions électriques peut être réduite.
Ladite plaquette de support peut présenter au moins un évidement du côté de sa face avant, découvrant lesdites zones de contact électrique externes, orientées vers l’avant, desdites pistes dudit deuxième réseau de connexions électriques.
Lesdites zones de contact électrique externes desdites pistes peuvent être situées en correspondance avec une région dudit bloc d’encapsulation.
Ladite plaquette de support peut s’étendre au-delà de la périphérie du bloc d’encapsulation, les zones de contact électrique externes desdites pistes dudit deuxième réseau de connexions électriques étant orientées vers l’avant et situées à la périphérie et à distance de la périphérie dudit bloc d’encapsulation.
Ladite plaquette de support peut comprendre une première partie pourvue dudit premier réseau de connexions électriques et une deuxième partie pourvue dudit deuxième réseau de connexions électriques et présentant une portion interne entre le bloc d’encapsulation et la première partie et une portion externe s’étendant au-delà de la périphérie du bloc d’encapsulation et de la première partie.
Ladite deuxième partie de ladite plaquette de support peut comprendre au moins un film pourvu dudit deuxième réseau de connexions électriques.
Les premiers contacts électriques avant et les deuxièmes contacts électriques avant de la puce peuvent être respectivement dans une région médiane et dans une région périphérique d’une face avant de la puce.
Les premiers contacts électriques de la puce peuvent être des contacts d’alimentation électrique et les deuxièmes contacts électriques de la puce peuvent être des contacts d’échanges de signaux électriques.
Il est également proposé un ensemble électronique qui comprend un dispositif électronique et une carte électronique.
Dans cet ensemble, les contacts électriques avant dudit premier réseau de connexions électriques de la plaquette de support et les zones de contact électrique externes des pistes du deuxième réseau de connexions électriques de la plaquette de support sont respectivement connectés à des contacts électriques d’un premier et d’un deuxième réseau de connexions électriques de la carte électronique.
Ladite plaquette de support du dispositif électronique peut être au moins en partie engagée dans un évidement de la carte électronique.
L’ensemble peut comprendre un anneau intermédiaire pourvu de branches de connexion électrique connectant les zones externes de contact électrique desdites pistes et les contacts électriques du deuxième réseau de connexion électriques de la carte électronique.
Des dispositifs électroniques et des ensembles électroniques vont maintenant être décrits à titre d’exemples non limitatifs, illustrés par le dessin annexé dans lequel :
- la figure 1 représente une coupe transversale d’un ensemble électronique comprenant un dispositif électronique monté sur une carte électronique ;
- la figure 2 représente une vue de l’arrière vers l’avant d’une plaquette de support du dispositif électronique de la figure 1 ;
- la figure 3 représente une vue de l’avant vers l’arrière de la plaquette de support du dispositif électronique de la figure 1 ;
- la figure 4 représente une coupe transversale d’un autre ensemble électronique comprenant un autre dispositif électronique monté sur une autre carte électronique ;
- la figure 5 représente une vue de l’avant vers l’arrière d’un anneau intermédiaire de l’ensemble électronique de la figure 4 ; et
- la figure 6 représente une coupe transversale d’un autre ensemble électronique comprenant un autre dispositif électronique monté sur une autre carte électronique.
Selon un exemple de réalisation illustré sur les figures 1 à 3, un ensemble électronique 1 comprend un dispositif électronique 2 monté sur une carte électronique 3.
Le dispositif électronique comprend une puce électronique 4, à contour carré ou rectangulaire, montée au-dessus d’une plaquette diélectrique de support 5, à contour carré ou rectangulaire correspondant, et un bloc 6 d’encapsulation de la puce 4 au-dessus de la plaquette de support 5, dont le contour suit le contour de la plaquette de support 5.
La puce 4 présente une face avant 7 pourvue d’un premier groupe de premiers contacts électriques 8 et d’un second groupe de deuxièmes contacts électriques 9. Les premiers contacts électriques 8 sont situés sur une région médiane de la face 7 et les deuxièmes contacts électriques 9 sont situés sur une région périphérique de la face avant 7.
La plaquette de support 5 présente une face avant 10 et une face arrière 11. La puce 4 est située au-dessus d’une région médiane de la face arrière 11 de la plaquette de support 5.
La plaquette de support 5 est en une matière diélectrique, par exemple au moins une matière organique, et est pourvue d’un premier réseau intégré de connexions électriques 12 et d’un deuxième réseau intégré de connexions électriques 13.
Le premier réseau de connexions électriques 12 réalise des connexions électriques d’une face à l’autre de la plaquette de support 5 et comprend des pistes intégrées formées dans des niveaux dits « métalliques » de la plaquette de support 5, parallèles à ses faces arrière et avant, et des vias intégrés qui relient sélectivement ces pistes et d’une part des contacts électriques arrière 14 de la face arrière 11 et des contacts électriques avant externes 15 de la face avant
10.
Les premiers contacts électriques de la puce 4 et les contacts électriques arrière 14 de la plaquette de support 5 sont, par exemple, respectivement en vis-à-vis et sont reliés par interposition de premiers éléments de connexion électrique 16 tels que des billes.
Le deuxième réseau intégré de connexions électriques 13 est formé uniquement de pistes intégrées 17 formées dans un niveau métallique de la plaquette de support 5, par exemple dans un premier niveau métallique situé du côté de la puce 4.
Les pistes 17 présentent des zones arrière internes découvertes 18, formant des contacts électriques, situées en vis-à-vis des deuxièmes contacts électriques 9 de la puce 4. Des éléments de connexion électrique 19 tels que des billes sont interposés entre les contacts électriques 9 de la puce 4 et les zones arrière internes découvertes 18 des pistes 17.
La plaquette de support 5 présente un évidement latéral avant 20 réalisé vers l’arrière dans sa face arrière 10 de sorte que la face arrière 10 présente une région médiane 21 pourvue des contacts électriques avant 15 du premier réseau de connexions électriques 12 et une région 22 en retrait vers l’arrière qui découvre des zones avant externes 23, formant des contacts électriques avant, des pistes 17 du deuxième réseau de connexions électriques 13. Les zones de contact électrique externes 23 sont orientées vers l’avant et sont situées en correspondance avec une région du bloc d’encapsulation 6.
Par exemple, comme illustré sur les figures, l’évidement latéral avant 20 s’étend sur toute la périphérie de la plaquette de support 5 et les pistes 17 s’étendent, par exemple, respectivement perpendiculairement aux côtés de la plaquette de support 5.
Le bloc d’encapsulation 6, à base de résine époxy et de forme extérieure parallélépipédique noie la puce 4 et recouvre la partie périphérique de la face arrière 11 de la plaquette de support 5. Le bloc d’encapsulation 6 comprend une partie entre la puce 4 et la plaquette de support 5, en une résine époxy identique ou autre, dans laquelle sont noyés les éléments de connexion électrique 16 et 19.
Avantageusement, la puce 4 est prévue de sorte que ses premiers contacts électriques 8 soient des contacts d’alimentation électrique et que ses deuxièmes contacts électriques 9 soient des contacts d’échanges de signaux.
Ainsi, d’une part l’alimentation électrique de la puce 4 est réalisée par l’intermédiaire du premier réseau de connexions électriques 12 de la plaquette de support 5 et d’au moins certains des éléments de connexion électrique 16 et, d’autre part, les échanges de signaux jugés parmi les plus critiques sont réalisés par l’intermédiaire du deuxième réseau de connexions électriques 13 de la plaquette de support 5 et d’au moins certains des éléments de connexion électrique 19.
Les voies d’échanges de signaux, entre les contacts électriques 9 de la puce 4 et les contacts électriques 23, sont directes et réduites aux pistes 17 du deuxième réseau de connexions électriques 13 et aux éléments de connexion électrique 19, de sorte à réduire la rupture d’impédance et à limiter les pertes et les perturbations électriques, ce qui est particulièrement avantageux lorsque les signaux échangés sont des signaux à hautes fréquences d’échanges ou sensible à une rupture d’impédance.
Le dispositif électronique 1 peut être fabriqué de la manière suivante.
Disposant d’une plaquette de substrat 5, de forme parallélépipédique, pourvue des réseaux de connexions électriques 12 et 13, on monte la puce 4 par l’intermédiaire des éléments de connexion électrique 16 et 19.
Puis, on réalise le bloc d’encapsulation 6.
Puis, on amincit la périphérie de la plaquette de support 5 de l’avant vers l’arrière de sorte à réaliser l’évidement latéral avant périphérique 20 et à découvrir les zones avant 23 des pistes 17 du deuxième réseau de connexions électriques.
Le dispositif électronique 1 peut résulter d’une fabrication collective de la manière suivante.
Disposant d’une plaquette collective de substrat 5, de forme parallélépipédique, pourvue dans des emplacements, respectivement des réseaux de connexions électriques 12 et 13, on monte une puce 4 sur chaque emplacement par l’intermédiaire d’éléments de connexion électrique 16 et 19.
Puis, on réalise un bloc collectif d’encapsulation 6.
Puis, on amincit la plaquette de support 5 de l’avant vers l’arrière de sorte à réaliser, en face arrière, des rainures se croisant, destinées à former par moitié des évidements 20 des dispositifs à obtenir.
Puis, on procède à une singulation par sciage le long des lignes de séparation desdits emplacements de sorte à obtenir une pluralité de dispositifs électroniques 1.
La carte électronique 3 est pourvue d’un premier réseau de connexions électriques 24 et présente, depuis une face 25, une cavité locale 26 dont le fond est pourvu de premiers contacts électriques 27 en profondeur de ce premier réseau 24.
La carte électronique 3 est pourvue d’un deuxième réseau de connexions électriques 28 et la face 25 est pourvue de deuxièmes contacts électriques 29 de ce deuxième réseau 28.
Le dispositif électronique 2 est monté sur la carte électronique 3 dans une position telle que la partie médiane avant de la plaquette de support 5, délimitée à sa périphérie par l’évidement 20, est engagée, à distance, dans la cavité 26 de la carte électronique 3 et que la périphérie d’épaisseur réduite de la plaquette de substrat 5, correspondant à l’évidement 20, est au-dessus de la région de la face 25 adjacente à la cavité 26.
Des éléments de connexion électrique 30, tels que des billes, sont interposés entre les contacts électriques 15 du premier réseau de connexions électriques 12 de la plaquette de support 5 du dispositif électronique 2 et les contacts électriques 27 du premier réseau de connexions électriques 24 de la carte électronique 3.
Des éléments de connexion électrique 31, tels que des billes, sont interposés entre les zones de contacts électriques 22 des pistes 17 du deuxième réseau de connexions électriques 13 de la plaquette de support 5 du dispositif électronique 2 et les contacts électriques 29 du deuxième réseau de connexions électriques 28 de la carte électronique 3.
Selon un exemple de réalisation illustré sur les figures 4 et 5, est illustré, de façon équivalente à l’ensemble 1, un ensemble électronique 101 comprend un dispositif électronique 102 et une carte électronique 103 sur laquelle est monté le dispositif électronique 102.
De façon équivalente au dispositif électronique 2, le dispositif électronique 102 comprend une puce électronique 104 montée sur une plaquette de support 105 et un bloc d’encapsulation 106 de la puce sur la plaquette de support 105.
Cette fois cependant, la plaquette de substrat 105 est de forme parallélépipédique, l’évidement 20 du dispositif électronique 2 étant ici inexistant. En outre, la plaquette de support 105 s’étend au-delà de la périphérie du bloc d’encapsulation.
De façon équivalente au dispositif électronique 2, la plaquette de support 105 est pourvue d’un premier réseau intégré de connexions électriques 107, d’une face à l’autre, et d’un deuxième réseau de connexions électriques 108 composé de pistes 109.
Des premiers éléments de connexion électrique 110 sont interposés entre des premiers contacts électriques avant de la puce 104 et des contacts électriques arrière du premier réseau de connexions électriques 107 de la plaquette de support 105.
Des deuxièmes éléments de connexion électrique 111 sont interposés entre des deuxièmes contacts électriques avant de la puce 104 et des zones arrière internes formant des contacts électriques arrière des pistes 109 du deuxième réseau de connexions électriques 108 de la plaquette de support 105.
Cette fois cependant, les pistes 109 du deuxième réseau de connexions électriques 108 présentent des zones arrière externes découvertes 112, formant des contacts électriques, qui sont incluses dans la face arrière annulaire 113 de la plaquette de support 105, située autour du bloc d’encapsulation 106. Les zones de contact électrique externes 112 des pistes 109 sont orientées vers l’arrière et formées à la périphérie et à distance de la périphérie du bloc d’encapsulation 106.
De façon équivalente à la carte électronique 3, la carte électronique 103 présente une cavité 114 dans une face 115 et est pourvue d’un premier réseau de connexions électriques 116 et d’un deuxième réseau de connexions électriques 117.
L’ensemble 101 est agencé de la manière suivante.
Le dispositif électronique 102 est installé dans une position telle que la plaquette de support 105 est engagée à distance dans la cavité 114 de la carte électronique 103 et que la face arrière 113 de la plaquette de support 105, incluant les zones de contacts électriques externes 112 des pistes 109, est au niveau de la face 115 de la carte électronique 103.
De façon équivalente à l’ensemble 1, des éléments de connexion électrique 118 sont interposés entre des contacts électriques avant du premier réseau de connexions électriques 107 de la plaquette de support 105 et des contacts électriques du premier réseau de connexions électriques 116 situés au fond de la cavité 114.
L’ensemble 101 comprend en outre un anneau intermédiaire 119 qui est disposé autour du bloc d’encapsulation 106 et qui présente un flanc intérieur 119a situé à distance de la périphérie du bloc d’encapsulation 106. Une face avant 120 de l’anneau intermédiaire 119 présente une partie intérieure située en regard de la face arrière 113 de la plaquette de support 105 et une partie extérieure située en regard de la face 115 de la carte électronique 103.
Comme illustré plus spécifiquement sur les figures 4 et 5, la face avant 120 de l’anneau 118 est pourvue de branches de contacts électriques locaux 121 réalisant respectivement des connexions électriques entre les zones arrière externes de contacts électriques 112 des pistes 109 du deuxième réseau de connexions électriques 108 de la plaquette de support 105 et des contacts électriques 121 du deuxième réseau de connexions électriques 117 de la carte électronique 103.
Selon un autre exemple de réalisation illustré sur la figure 6, de façon équivalente aux ensembles 1 et 101 décrits précédemment, un ensemble électronique 201 comprend un dispositif électronique 202 et une carte électronique 203 sur laquelle est monté le dispositif électronique 202.
De façon équivalente aux dispositifs électroniques décrits précédemment, le dispositif électronique 202 comprend une puce électronique 204 montée sur une plaquette de support 205 et un bloc d’encapsulation 206 de la puce sur la plaquette de support 205.
Cette fois cependant, la plaquette de support 205 comprend une partie 207 incluant un premier réseau de connexions électriques 208 et une partie 209 incluant un deuxième réseau de connexions électriques 210.
La partie 209 comprend un film incluant le réseau de connexions électriques 210 sous la forme de pistes 211 et présente une portion interne située du côté de la puce 204 et accolée à la partie 207 et une portion externe dépassante s’étendant vers l’extérieur, latéralement à la partie 207 et au bloc d’encapsulation 206. Le film formant la partie 209 peut s’étendre au-delà de deux côtés opposés ou au-delà des quatre côtés de la première partie 207 et peut être en plusieurs parties.
Le bloc d’encapsulation 206 recouvre la puce 204 et s’étend jusqu’au bord périphérique de la partie 207 en recouvrant la portion interne de la partie 209.
De façon équivalente aux dispositifs électroniques décrits précédemment, des premiers éléments de connexion électrique 212 sont interposés entre des premiers contacts électriques avant de la puce 204 et des contacts électriques arrière du premier réseau de connexions électriques 208 de la partie 207 de la plaquette de support 205. Des deuxièmes éléments de connexion électrique 213 sont interposés entre des deuxièmes contacts électriques avant de la puce 204 et des zones arrière internes 213a formant des contacts électriques arrière des pistes 211 du deuxième réseau de connexions électriques 210 de la partie 209 de la plaquette de support 105.
Le dispositif électronique 202 est monté sur la carte électronique 203 de la manière suivante.
Des éléments de connexion électrique 214 sont interposés entre des contacts électriques avant du premier réseau de connexions électriques 208 de la partie 207 de la plaquette de support 205 et des contacts électriques d’un premier réseau de connexions électriques 215, ces contacts électriques étant inclus dans une face 216 de la carte électronique 203.
La portion externe dépassante de la partie 209 de la plaquette de support 205 est pliée de sorte qu’une extrémité de cette portion externe dépassante soit adjacente à la face 216 de la carte électronique 203.
Des éléments de connexion électriques 217 sont interposés entre des zones externes avant découvertes 217a des pistes 211 et des contacts électriques d’un deuxième réseau de connexions électriques 218 de la carte électronique, ces contacts électriques étant inclus dans 5 la face 216 de la carte électronique 203.
Selon un autre exemple de réalisation (non représenté), la carte électronique 203 peut présenter une cavité dans laquelle est engagée la partie 207, de façon équivalente aux exemples avec cavité décrits précédemment. La profondeur de cette cavité peut être adaptée pour 10 que l’ensemble de la portion externe dépassante de la partie 209 de la plaquette de support 205 soit dans l’alignement de la portion interne de cette partie 209.

Claims (11)

1. Dispositif électronique comprenant une plaquette de support (5, 105, 205) présentant une face avant et une face arrière, au moins une puce électronique (4, 104, 204) dont une face avant est en regard de la face arrière de la plaquette de support et un bloc d’encapsulation (6, 106, 206) de la puce au-dessus de la plaquette de support ;
dans lequel ladite plaquette de support est pourvue d’un premier réseau de connexions électriques (12), établissant des connexions électriques d’une face à l’autre, et d’un deuxième réseau de connexions électriques (13) comprenant uniquement des pistes (17) ;
et comprenant des premiers éléments de connexion électrique (16, 110, 112) interposés entre des premiers contacts électriques avant de la puce et des contacts électriques arrière dudit premier réseau de connexions électriques de la plaquette de support et des deuxièmes éléments de connexion électrique (19, 11, 213) interposés entre des deuxièmes contacts électriques avant de la puce et des zones internes de contact électrique desdites pistes (17) dudit deuxième réseau de connexions électriques de la plaquette de support, ledit premier réseau de connexions électriques (12) de ladite plaquette de support comprenant des contacts électriques externes avant (15) et lesdites pistes (17 ; 109 ; 211) dudit deuxième réseau de connexions électriques (13) de ladite plaquette de support présentant des zones de contact électrique externes (23 ; 112 ; 217a).
2. Dispositif selon la revendication 1, dans lequel ladite plaquette de support présente au moins un évidement (20) du côté de sa face avant, découvrant lesdites zones de contact électrique externes, orientées vers l’avant, desdites pistes (17) dudit deuxième réseau de connexions électriques (13).
3. Dispositif selon la revendication 2, dans lequel lesdites zones de contact électrique externes desdites pistes (17) sont situées en correspondance avec une région dudit bloc d’encapsulation.
4. Dispositif selon la revendication 1, dans lequel ladite plaquette de support s’étend au-delà de la périphérie du bloc d’encapsulation, les zones de contact électrique externes desdites pistes (109) dudit deuxième réseau de connexions électriques (108) étant orientées vers l’arrière et situées à la périphérie et à distance de la périphérie dudit bloc d’encapsulation.
5. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite plaquette de support (205) comprend une première partie (207) pourvue dudit premier réseau de connexions électriques (208) et une deuxième partie (209) pourvue dudit deuxième réseau de connexions électriques (210) et présentant une portion interne entre le bloc d’encapsulation et la première partie et une portion externe s’étendant au-delà de la périphérie du bloc d’encapsulation et de la première partie.
6. Dispositif selon la revendication 5, dans lequel ladite deuxième partie de ladite plaquette de support (205) comprend au moins un film pourvu dudit deuxième réseau de connexions électriques (210).
7. Dispositif selon l'une quelconque des revendications précédentes, dans lequel les premiers contacts électriques avant (8) et les deuxièmes contacts électriques avant (9) de la puce sont respectivement dans une région médiane et dans une région périphérique d’une face avant de la puce.
8. Dispositif selon l'une quelconque des revendications précédentes, dans lequel les premiers contacts électriques de la puce sont des contacts d’alimentation électrique et les deuxièmes contacts électriques de la puce sont des contacts d’échanges de signaux électriques.
9. Ensemble électronique comprenant un dispositif selon l'une quelconque des revendications précédentes et une carte électronique, dans lequel les contacts électriques avant dudit premier réseau de connexions électriques (12) de la plaquette de support et les zones de contact électrique externes des pistes (17) du deuxième réseau de connexions électriques (13) de la plaquette de support sont respectivement connectés à des contacts électriques d’un premier et d’un deuxième réseau de connexions électriques (24, 28) de la carte électronique.
10. Ensemble selon la revendication 9, dans lequel ladite plaquette de support du dispositif électronique est au moins en partie
5 engagée dans un évidement (26) de la carte électronique.
11. Ensemble selon l'une des revendications 9 et 10, comprenant un anneau intermédiaire (119) pourvu de branches de connexion électrique (121) connectant les zones externes de contact électrique desdites pistes et des contacts électriques du deuxième
10 réseau de connexion électriques (117) de la carte électronique.
FR1757878A 2017-08-25 2017-08-25 Dispositif electronique incluant au moins une puce electronique et ensemble electronique Withdrawn FR3070573A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1757878A FR3070573A1 (fr) 2017-08-25 2017-08-25 Dispositif electronique incluant au moins une puce electronique et ensemble electronique
US16/110,121 US10811349B2 (en) 2017-08-25 2018-08-23 Electronic device including at least one electronic chip and electronic package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757878 2017-08-25
FR1757878A FR3070573A1 (fr) 2017-08-25 2017-08-25 Dispositif electronique incluant au moins une puce electronique et ensemble electronique

Publications (1)

Publication Number Publication Date
FR3070573A1 true FR3070573A1 (fr) 2019-03-01

Family

ID=60182734

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1757878A Withdrawn FR3070573A1 (fr) 2017-08-25 2017-08-25 Dispositif electronique incluant au moins une puce electronique et ensemble electronique

Country Status (2)

Country Link
US (1) US10811349B2 (fr)
FR (1) FR3070573A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139571A1 (en) * 2001-03-30 2002-10-03 Nec Corporation Semiconductor device and process for fabricating the same
WO2003094203A2 (fr) * 2002-04-29 2003-11-13 Silicon Pipe, Inc. Système de signalisation à connexion directe
US20050230852A1 (en) * 2004-04-20 2005-10-20 Hee-Seok Lee Semiconductor chip package
US20150103489A1 (en) * 2013-10-15 2015-04-16 Stmicroelectronics (Grenoble 2) Sas Integrated circuit chip comprising electronic device and electronic system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
US6867668B1 (en) * 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
US7176575B2 (en) * 2004-09-30 2007-02-13 Intel Corporation Input/output routing on an electronic device
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP5165912B2 (ja) * 2007-03-15 2013-03-21 株式会社日立製作所 低ノイズ半導体装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US20160056094A1 (en) * 2014-08-19 2016-02-25 Freescale Semiconductor, Inc. Ball grid array package with more signal routing structures
US11158444B2 (en) * 2018-02-12 2021-10-26 Intel Corporation Magnetic material having coated ferromagnetic filler particles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139571A1 (en) * 2001-03-30 2002-10-03 Nec Corporation Semiconductor device and process for fabricating the same
WO2003094203A2 (fr) * 2002-04-29 2003-11-13 Silicon Pipe, Inc. Système de signalisation à connexion directe
US20050230852A1 (en) * 2004-04-20 2005-10-20 Hee-Seok Lee Semiconductor chip package
US20150103489A1 (en) * 2013-10-15 2015-04-16 Stmicroelectronics (Grenoble 2) Sas Integrated circuit chip comprising electronic device and electronic system

Also Published As

Publication number Publication date
US10811349B2 (en) 2020-10-20
US20190067180A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
EP2429027B1 (fr) Coupleur en boîtier
EP0371855B1 (fr) Procédé de réalisation d'un module électronique et module électronique tel qu'obtenu par ce procédé
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
US9570400B2 (en) Semiconductor package
FR3029687A1 (fr) Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
EP0887861B1 (fr) Dispositif semi-conducteur à moyen d'échanges à distance
FR2988519A1 (fr) Boitier electronique optique
US20150171056A1 (en) Manufacturing method of semiconductor device
CN105280600A (zh) 半导体装置
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR3055471A1 (fr) Puce protegee contre les attaques face arriere
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
FR3048305A1 (fr) Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
EP3176919A1 (fr) Connecteur electrique destine a etre connecte electriquement a une source d'energie electrique
FR3070573A1 (fr) Dispositif electronique incluant au moins une puce electronique et ensemble electronique
FR3059155A1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
CN103531644B (zh) 半导体光接收元件
EP1550361A1 (fr) Substrat electronique d un module electronique a trois dimen sions
FR3098646A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR3044841A1 (fr) Connecteur electrique destine a etre connecte electriquement a au moins une unite electronique et a une source d'energie electrique
US10199313B2 (en) Ring-frame power package
JP6690509B2 (ja) 半導体装置
FR2629667A1 (fr) Dispositif a circuit imprime
FR2987170A1 (fr) Boitier et dispositif electroniques

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20190301

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20220405