FR3012670A1 - Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres - Google Patents

Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres Download PDF

Info

Publication number
FR3012670A1
FR3012670A1 FR1360584A FR1360584A FR3012670A1 FR 3012670 A1 FR3012670 A1 FR 3012670A1 FR 1360584 A FR1360584 A FR 1360584A FR 1360584 A FR1360584 A FR 1360584A FR 3012670 A1 FR3012670 A1 FR 3012670A1
Authority
FR
France
Prior art keywords
electronic device
chip
electrical connection
metal plate
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1360584A
Other languages
English (en)
Inventor
Jean-Michel Riviere
Nadine Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1360584A priority Critical patent/FR3012670A1/fr
Priority to CN201410547304.XA priority patent/CN104600040B/zh
Priority to CN201420597359.7U priority patent/CN204361076U/zh
Priority to US14/524,906 priority patent/US9275977B2/en
Publication of FR3012670A1 publication Critical patent/FR3012670A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4056—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to additional heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Système électronique comprenant un premier dispositif électronique (2) comprenant au moins une première puce de circuits intégrés (8) et un second dispositif électronique (3) comprenant au moins une seconde puce de circuits intégrés (14), empilé au-dessus du premier dispositif électronique, du côté de ladite première puce, et relié à ce premier dispositif électronique par des éléments de connexion électrique (18) situés autour de la première puce, dans lequel le premier dispositif électronique est équipé d'une plaque métallique de captation et de transfert thermique (21) s'étendant entre le premier dispositif électronique (2) et le second dispositif électronique (3), au-dessus de la première puce (8), et présentant des passages traversants (24) aménagés pour le passage à distance desdits éléments de connexion électrique (18).

Description

Système électronique comprenant des dispositifs électroniques empilés munis de puces de circuits intégrés La présente invention concerne le domaine de la microélectronique. Il est connu de constituer des systèmes électroniques qui comprennent des dispositifs électroniques empilés les uns au-dessus des autres et reliés électriquement entre eux, incluant respectivement au moins une puce de circuits intégrés. L'empilement de dispositifs électroniques présente notamment les avantages d'améliorer les performances des liaisons électriques et de réduire l'encombrement. Il arrive néanmoins, dans certains cas, que certaines des puces de circuits intégrés produisent de la chaleur et que la chaleur produite réchauffe d'autres puces de circuits intégrés et dégrade alors les performances de ces dernières. C'est le cas notamment lorsqu'un premier dispositif électronique comprend une puce de processeur qui produit de la chaleur et qu'un second dispositif électronique empilé sur le premier comprend une puce de mémoires, dont en particulier le fonctionnement se dégrade lorsque sa température croît. Les circonstances ci-dessus constituent un obstacle l'augmentation des performances desdits systèmes électroniques telles que notamment les vitesses d'exécution de programmes. La situation qui consiste aujourd'hui à adopter un compromis entre les performances souhaitées desdits systèmes électroniques et leur encombrement n'est cependant pas satisfaisante, notamment dans le domaine des appareils portatifs tels que les téléphones portables. Selon un mode de réalisation, il est proposé un système électronique qui comprend un premier dispositif électronique comprenant au moins une première puce de circuits intégrés et un second dispositif électronique comprenant au moins une seconde puce de circuits intégrés, empilé au-dessus du premier dispositif électronique, du côté de ladite première puce, et relié à ce premier dispositif électronique par des éléments de connexion électrique situés autour de la première puce. Il est proposé que le premier dispositif électronique soit équipé d'une plaque métallique de captation et de transfert thermique s'étendant entre le premier dispositif électronique et le second dispositif électronique, au-dessus de la première puce, et présentant des passages traversants aménagés pour le passage à distance desdits éléments de connexion électrique.
Ladite plaque métallique peut s'étendre à distance du second dispositif électronique. Ladite plaque métallique peut être en contact au-dessus du premier dispositif électronique. Une couche de colle thermique peut être interposée entre ladite plaque métallique et le premier dispositif électronique. Une couche de colle thermique peut être interposée entre ladite plaque métallique et la première puce. Le premier dispositif électronique peut être monté sur une plaque de circuits imprimés par l'intermédiaire d'éléments de connexion électrique et ladite plaque métallique peut présenter une partie extérieure en contact au-dessus de cette plaque de circuits imprimés. Un capot peut envelopper le second dispositif électronique et peut présenter un rebord au-dessus d'une partie extérieure de ladite plaque métallique. Ladite partie extérieure peut comprendre une bande périphérique. Ladite partie extérieure peut comprendre des pattes. Ledit capot peut présenter lesdites ouvertures d'aération.
Un radiateur peut être monté au-dessus dudit capot métallique. Des systèmes électroniques, selon des modes de réalisation particuliers de la présente invention, vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - la figure 1 représente une coupe d'un dispositif électronique ; - les figures 2a et 2b représentent des vues de dessus de plaques métalliques du dispositif électronique de la figure 1 - la figure 3 représente une coupe d'un autre dispositif électronique , - la figure 4 représente une coupe d'un autre dispositif électronique ; - les figures 5a, 5b et 5c représentent des vues de dessus de plaques métalliques du dispositif électronique de la figure 4 ; - la figure 6 représente une coupe d'un autre dispositif électronique ; et - la figure 7 représente une coupe d'un autre dispositif électronique. Comme illustré sur la figure 1, un système électronique 1 comprend un premier dispositif électronique 2 et un second dispositif électronique 3 empilés l'un au-dessus et à distance de l'autre. Le dispositif électronique 1 comprend une plaque de substrat 4 munie d'un réseau intégré de connexion électrique 5 qui comprend, sur une face 4a, des plots de connexion électrique 6a aménagés sur sa partie centrale et des plots de connexion électrique 6b aménagés sur sa partie périphérique et, sur sa face opposée 4b, des plots de connexion électrique 7. Le dispositif électronique 2 comprend au moins une puce de circuits intégrés 8 montée sur la plaque de substrat 4, du côté de sa face 4a, par l'intermédiaire d'éléments de connexion électrique 9 interposés entre des plots de connexion électrique de la puce 8 et les plots de connexion électrique 6a du réseau de connexion électrique 5. Le dispositif électronique 3 comprend une plaque de substrat 10 munie d'un réseau intégré de connexion électrique 11 qui comprend, sur une face 10a, des plots de connexion électrique 12 aménagés sur sa partie périphérique et, sur sa face opposée 10b, des plots de connexion électrique 13 aménagés sur sa partie périphérique. Le dispositif électronique 3 comprend au moins une puce de circuits intégrés 14 montée au-dessus de sa face 10a par l'intermédiaire d'une couche de colle 15 et reliée électriquement aux plots 12 du réseau de connexion électrique 11 par l'intermédiaire de fils de connexion électrique 16, la puce 14 et les fils de connexion électrique étant noyés dans une couche 17 en une matière isolante. Selon une variante de réalisation, la puce 14 pourrait être montée sur la plaque de substrat 10 par l'intermédiaire d'éléments de connexion électrique. Le dispositif électronique 3 est monté sur le dispositif électronique 2 par l'intermédiaire d'éléments de connexion électrique 18, tels que des billes métalliques, interposés entre les plots de connexion électrique 6b du réseau de connexion électrique 5 du dispositif électronique 2 et les plots de connexion électrique 13 du réseau de connexion électrique 11 du dispositif électronique 3. Ainsi, la face 10b de la plaque de substrat 10 est située en vis-à-vis et à distance de la puce 8 et de la face 4a de la plaque de substrat 4, les éléments de connexion électrique 18 sont situés autour de la puce 8 et la plaque de substrat 10 s'étend entre la puce 8 et la puce 14. Le système électronique 1 peut être monté sur une plaque de circuits imprimés 19 par l'intermédiaire d'éléments de connexion électrique 20, tels que des billes métalliques, interposés entre les plots de connexion électrique 7 du réseau de connexion électrique 5 de la plaque de substrat 4 et des plots de connexion électrique 19a de la plaque de circuits imprimés 19. Selon un mode de réalisation, la puce 8 peut être une puce de processeur, dont le fonctionnement engendre une production de chaleur, et la puce 14 peut être une puce de mémoires, dont le fonctionnement est susceptible de se dégrader si sa température devient trop élevée. Le dispositif électronique 2 est équipé d'une plaque métallique 21 de captation et de transfert thermique, par exemple en cuivre ou en aluminium, qui s'étend entre le premier dispositif électronique 2 et le deuxième dispositif électronique 3, de préférence sans contact avec le deuxième dispositif électronique, de façon à transférer, au moins en partie, la chaleur produite par la puce 8 vers la plaque de substrat 4 et/ou vers la plaque de circuits imprimés 19.
La plaque métallique 21 comprend une partie centrale 22 qui s'étend à plat entre la puce 8 du premier dispositif électronique 2 et la plaque de substrat 10 du second dispositif électronique 3. La plaque métallique 21 comprend en outre une partie périphérique 23 qui entoure, au moins partiellement, la partie centrale 22, qui s'étend à plat au-dessus de la partie du premier dispositif électronique 2 située autour de la puce 8 et qui présente des passages traversants 24 au travers desquels passent, sans contact ou à distance, les éléments de connexion électrique 18 reliant le premier dispositif électronique 2 et le deuxième dispositif électronique 3. Selon l'exemple illustré sur la figure 1, la plaque métallique 21 se présente sous la forme d'une cuvette dans laquelle se situe la puce 8. Sa partie centrale 22 est montée sur la face 8a de la puce 8, opposée à la plaque de substrat 4 et aux éléments de connexion électrique 9, par l'intermédiaire d'une couche de colle thermique 24. Sa partie périphérique 23 est montée sur la face 4a de la plaque de substrat 4 par l'intermédiaire d'une couche de colle thermique 25, le bord périphérique de cette partie périphérique 23 s' étendant approximativement le long du bord périphérique de la plaque de substrat 4. Ainsi, la chaleur produite par la puce 8 se diffuse préférentiellement dans la plaque de substrat 4 et son réseau de connexion électrique 5, directement pour ce qui concerne son côté situé en vis-à-vis de la plaque de substrat 4 et, pour ce qui concerne son côté opposé à la plaque de substrat 4, indirectement par l'intermédiaire de la plaque métallique 21 qui constitue une barrière thermique entre le premier dispositif électronique 2 et le deuxième dispositif électronique 3 et un moyen de transfert thermique préférentiel depuis la face 8a de la puce 8 vers la plaque de substrat 4.
Puis, la chaleur de la plaque de substrat 4 est notamment et préférentiellement transférée vers la plaque de circuits imprimés 19 par l'intermédiaire des éléments de connexion électrique 20. Il en résulte que la puce 14 du deuxième dispositif électronique 3 est protégée contre toute élévation, excessive de sa température.
Selon une variante de réalisation illustrée sur la figure 2a, les passages traversants 24 comprennent des grandes ouvertures 54a, respectivement pour le passage d'une pluralité d' éléments de connexion électrique 18.
Selon une autre variante de réalisation illustrée sur la figure 2b, les passages traversants 24 comprennent des ouvertures individuelles 24b, respectivement pour le passage d'un seul élément de connexion électrique 18 En se reportant à la figure 3, est illustré un autre système électronique lA dans lequel le premier dispositif électronique 2 comprend en outre une matière d'encapsulation formant un bloc 27 aménagé autour de la puce 8 et sur la face 10b de la plaque de substrat 4. Dans ce bloc d'encapsulation 27 sont aménagées des ouvertures 28 pour le passage et la mise en place des éléments de connexion électrique 18. Selon cet exemple, la plaque métallique 21 est remplacée par une plaque métallique de transfert thermique 29 qui est plate et qui s'étend et est montée au-dessus de la puce 8 et du bloc d'encapsulation 27 par l'intermédiaire d'une couche de colle thermique 30, cette plaque métallique 29 présentant, comme la plaque métallique 21, des passages traversants 31 pour le passage des éléments de connexion électrique 18, situés au-dessus des ouvertures 28. En se reportant à la figure 4, est illustré un autre système électronique 1B dans lequel le premier dispositif électronique 2, en particulier celui de la figure 1, est équipé d'une plaque métallique de transfert thermique 32 qui comprend la plaque métallique 21 de la figure 1 et qui comprend une partie extérieure 33 prolongeant la partie périphérique 23 de cette dernière et présentant une partie d'extrémité 34 venant à plat au-dessus de la plaque de circuits imprimés 19, autour et à distance du premier dispositif électronique 2. Cette partie extérieure 33 peut être montée à plat au-dessus de la plaque de circuits imprimés 19 par des organes de fixation 35 et/ou par l'intermédiaire d'une couche colle thermique 36.
Ainsi, la chaleur captée par la plaque métallique 32, issue de la puce 8, peut être, au moins en partie, transférée directement à la plaque de circuits imprimés 19 par l'intermédiaire de sa partie extérieure 33.
Comme illustré sur la figure 5a, la partie extérieure 33 de la plaque métallique 32 peut comprendre une bande périphérique 33a entourant la partie périphérique 23. Comme illustré sur la figure 5b, la partie extérieure 33 de la plaque métallique 32 peut comprendre une pluralité de pattes espacées 33b prolongeant la partie périphérique 23 et prévues par exemple à partir des coins de cette dernière. Comme illustré sur la figure 5c, la plaque métallique 32 peut comprendre uniquement la partie centrale 22 de la plaque métallique 21 et des pattes espacées 33c prolongeant les coins de cette partie centrale.22 et passant au-dessus et à distance des coins des dispositifs électroniques 2 et 3. Dans ce cas, les passages traversants pour le passage des éléments de connexion électrique 18 peuvent être formés par les encoches 37 aménagées respectivement entre les pattes espacées 33c.
Selon une variante de réalisation, la plaque métallique pourrait comprendre la plaque métallique 29 de la figure 3 à la place de la plaque métallique 21 de la figure 1. En se reportant à la figure 6, est illustré un autre système électronique 1C dans lequel le système électronique 1B de la figure 4 est équipé en outre d'un capot métallique 38 qui enveloppe le deuxième dispositif électronique 3, au moins à distance de la puce 14, et qui présente un rebord terminal 39 venant au-dessus de la partie extérieure 34 de la plaque métallique 32 montée sur la plaque de circuits imprimés 19. Ce rebord 39 peut être fixé par les organes de fixation 35 et/ou par une couche de colle 40. En outre, le capot métallique 38 présente des ouvertures d'aération 41 et peut être muni d'un radiateur extérieur 42 fixé sur sa partie située au-dessus et à distance de la puce 14.
En se reportant à la figure 7, est illustré un autre système électronique 1D dans lequel le système électronique lA de la figure 3 est équipé en outre d'un capot métallique 43 qui enveloppe à distance le deuxième dispositif électronique 3 et qui présente un rebord terminal 44 venant au-dessus d'une partie périphérique dépassante 45 de la plaque métallique 29. Ce rebord terminal 44 et cette partie périphérique dépassante 45 peuvent être fixés par l'intermédiaire d'organes de fixation et/ou d'une couche de colle. Le capot métallique 43 présente également des ouvertures d'aération 46 et peut être muni d'un radiateur extérieur 47 fixé sur sa partie située au-dessus et à distance de la puce 14. Ainsi, les capots métalliques 38 et 43 et les radiateurs 41 et 47 peuvent contribuer à l'évacuation, dans l'air ambiant, de la chaleur produite par la puce 8 en vue de la protection de la puce 14 contre une élévation excessive de sa température. La présente invention ne se limite pas aux exemples ci-dessus décrits. En particulier, les plaques métalliques de captation et de transfert de la chaleur pourraient être de formes très différentes. Bien d'autres variantes de réalisation sont possibles sans sortir du cadre de l' invention.

Claims (11)

  1. REVENDICATIONS1. Système électronique comprenant un premier dispositif électronique (2) comprenant au moins une première puce de circuits intégrés (8) et un second dispositif électronique (3) comprenant au moins une seconde puce de circuits intégrés (14), empilé au-dessus du premier dispositif électronique, du côté de ladite première puce, et relié à ce premier dispositif électronique par des éléments de connexion électrique (18) situés autour de la première puce, dans lequel le premier dispositif électronique est équipé d'une plaque métallique de captation et de transfert thermique (21 ; 29 ; 32) s'étendant entre le premier dispositif électronique (2) et le second dispositif électronique (3), au-dessus de la première puce (8), et présentant des passages traversants (24 ; 37) aménagés pour le passage à distance desdits éléments de connexion électrique (18).
  2. 2. Système selon la revendication 1, dans lequel ladite plaque métallique (21 ; 29 ; 32) s'étend à distance du second dispositif électronique (3).
  3. 3. Système selon l'une des revendications 1 et 2, dans lequel ladite plaque métallique (21 ; 29 ; 32) est en contact au-dessus du premier dispositif électronique.
  4. 4. Système selon l'une quelconque des revendications précédentes, dans lequel une couche de colle thermique (25, 26 ; 30) est interposée entre ladite plaque métallique et le premier dispositif électronique.
  5. 5. Système selon l'une quelconque des revendications précédentes, dans lequel une couche de colle thermique (25) est interposée entre ladite plaque métallique et la première puce (8).
  6. 6. Système selon l'une quelconque des revendications précédentes, dans lequel le premier dispositif électronique (2) est monté sur une plaque de circuits imprimés (19) par l'intermédiaire d'éléments de connexion électrique (20) et dans lequel ladite plaque métallique (32) présente une partie extérieure (34) en contact au-dessus de cette plaque de circuits imprimés.
  7. 7. Système selon l'une quelconque des revendications précédentes, dans lequel un capot (38, 47) enveloppe le second dispositif électronique (2) et présente un rebord (39, 44) au-dessus d'une partie extérieure (34, 45) de ladite plaque métallique.
  8. 8. Système selon la revendication 7, dans lequel ladite partie extérieure comprend une bande périphérique (33a).
  9. 9. Système selon la revendication 7, dans lequel ladite partie extérieure comprend des pattes (33c).
  10. 10. Système selon la revendication 7, dans lequel ledit capot présente lesdites ouvertures d'aération.
  11. 11. Système selon l'une des revendications 7 et 8, dans lequel un radiateur (42, 47) est monté au-dessus dudit capot métallique.
FR1360584A 2013-10-30 2013-10-30 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres Withdrawn FR3012670A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1360584A FR3012670A1 (fr) 2013-10-30 2013-10-30 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
CN201410547304.XA CN104600040B (zh) 2013-10-30 2014-10-15 包括设置有集成电路芯片的堆叠的电子器件的电子系统
CN201420597359.7U CN204361076U (zh) 2013-10-30 2014-10-15 电子系统
US14/524,906 US9275977B2 (en) 2013-10-30 2014-10-27 Electronic system comprising stacked electronic devices provided with integrated-circuit chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1360584A FR3012670A1 (fr) 2013-10-30 2013-10-30 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres

Publications (1)

Publication Number Publication Date
FR3012670A1 true FR3012670A1 (fr) 2015-05-01

Family

ID=50289786

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1360584A Withdrawn FR3012670A1 (fr) 2013-10-30 2013-10-30 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres

Country Status (3)

Country Link
US (1) US9275977B2 (fr)
CN (2) CN204361076U (fr)
FR (1) FR3012670A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061600A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
FR3080218A1 (fr) * 2018-04-11 2019-10-18 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant des puces electroniques

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
CN106672888B (zh) * 2015-11-11 2022-03-11 恩智浦美国有限公司 封装集成电路管芯的方法和器件
US10297541B2 (en) * 2016-11-18 2019-05-21 Intel Corporation Multiple-component substrate for a microelectronic device
US10497687B2 (en) 2016-12-31 2019-12-03 Intel Corporation Configurable semiconductor package
US20190206839A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Electronic device package
US20210066155A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Microelectronics package comprising a package-on-package (pop) architecture with inkjet barrier material for controlling bondline thickness and pop adhesive keep out zone
JP7280208B2 (ja) * 2020-01-22 2023-05-23 日立Astemo株式会社 電子制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236733A1 (en) * 2008-03-18 2009-09-24 Seng Guan Chow Ball grid array package system
US20120193779A1 (en) * 2011-01-28 2012-08-02 Chung-Sun Lee Semiconductor device and method of fabricating the same
US20130075887A1 (en) * 2010-06-30 2013-03-28 Canon Kabushiki Kaisha Stacked semiconductor device
US20130154078A1 (en) * 2011-12-14 2013-06-20 Daesik Choi Integrated circuit packaging system with heat slug and method of manufacture thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US7781883B2 (en) * 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US9478476B2 (en) * 2011-12-16 2016-10-25 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236733A1 (en) * 2008-03-18 2009-09-24 Seng Guan Chow Ball grid array package system
US20130075887A1 (en) * 2010-06-30 2013-03-28 Canon Kabushiki Kaisha Stacked semiconductor device
US20120193779A1 (en) * 2011-01-28 2012-08-02 Chung-Sun Lee Semiconductor device and method of fabricating the same
US20130154078A1 (en) * 2011-12-14 2013-06-20 Daesik Choi Integrated circuit packaging system with heat slug and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061600A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
FR3080218A1 (fr) * 2018-04-11 2019-10-18 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant des puces electroniques
US10903388B2 (en) 2018-04-11 2021-01-26 Stmicroelectronics (Grenoble 2) Sas Electronic device comprising electronic chips

Also Published As

Publication number Publication date
CN204361076U (zh) 2015-05-27
CN104600040A (zh) 2015-05-06
US9275977B2 (en) 2016-03-01
US20150115424A1 (en) 2015-04-30
CN104600040B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
FR3012670A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
FR3011978A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
WO2008021219A3 (fr) Dispositif semi-conducteur présentant des capacités de dissipation thermique améliorées
JP2004363217A (ja) 半導体装置
US8928148B2 (en) Semiconductor component and device provided with heat dissipation means
FR2861216A1 (fr) Boitier semi-conducteur a puce sur plaque-support
US7768107B2 (en) Semiconductor component including semiconductor chip and method for producing the same
US6900429B1 (en) Image capture device
FR3060847A1 (fr) Module electronique de puissance comprenant une face d'echange thermique
FR2736467A1 (fr) Dispositif semiconducteur dissipant la chaleur
FR3059152A1 (fr) Dispositif de transfert thermique, de connexion electrique et dispositif electronique
JP2006310609A (ja) 半導体装置
JP2007134716A (ja) 回路装置、特に周波数変換器
FR3018630A1 (fr) Boitier electronique perfore et procede de fabrication
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
JP2013093637A (ja) 半導体装置及びその製造方法
FR2956557A1 (fr) Module electronique et ensemble electronique comportant un tel module
JP5518509B2 (ja) 半導体装置
JP2005353867A (ja) 半導体装置
FR3011977A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
FR3089056A1 (fr) Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
JP2019050267A (ja) 中空パッケージ用容器および半導体素子パッケージ
EP0461989B1 (fr) Dispositif utilisant des composants électroniques montés en surface et comprenant un dispositif de refroidissement perfectionné
JP5445562B2 (ja) モジュール

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150630