FR3011979A1 - Dispositif electronique a puce de circuits integres et systeme electronique - Google Patents

Dispositif electronique a puce de circuits integres et systeme electronique Download PDF

Info

Publication number
FR3011979A1
FR3011979A1 FR1360007A FR1360007A FR3011979A1 FR 3011979 A1 FR3011979 A1 FR 3011979A1 FR 1360007 A FR1360007 A FR 1360007A FR 1360007 A FR1360007 A FR 1360007A FR 3011979 A1 FR3011979 A1 FR 3011979A1
Authority
FR
France
Prior art keywords
metal
electrical connection
electronic device
plate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1360007A
Other languages
English (en)
Inventor
Alexandre Coullomb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1360007A priority Critical patent/FR3011979A1/fr
Priority to CN201420546010.0U priority patent/CN204230225U/zh
Priority to CN201410486719.0A priority patent/CN104576567B/zh
Priority to US14/511,920 priority patent/US9349671B2/en
Publication of FR3011979A1 publication Critical patent/FR3011979A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Dispositif électronique comprenant : une plaque de substrat (2) en une matière isolante, qui est munie d'un réseau de connexion électrique (3) et qui porte, au-dessus d'une face, au moins une puce de circuits intégrés (4), et comprenant en outre au moins une plaque métallique (7) intégrée dans ladite plaque de substrat.

Description

Dispositif électronique à puce de circuits intégrés et système électronique La présente invention concerne le domaine de la microélectronique. Il est connu de constituer des systèmes électroniques qui comprennent des dispositifs électroniques empilés les uns au-dessus des autres et reliés électriquement entre eux, incluant respectivement au moins une puce de circuits intégrés. L'empilement de dispositifs électroniques présente notamment les avantages d'améliorer les performances des liaisons électriques et de réduire l'encombrement. Il arrive néanmoins, dans certains cas, que certaines des puces de circuits intégrés produisent de la chaleur et que la chaleur produite réchauffe d'autres puces de circuits intégrés et dégrade alors les performances de ces dernières. C'est le cas notamment lorsqu'un premier dispositif électronique comprend une puce de processeur qui produit de la chaleur et qu'un second dispositif électronique empilé sur le premier comprend une puce de mémoires, dont en particulier le fonctionnement se dégrade lorsque sa température croît. Les circonstances ci-dessus constituent un obstacle l'augmentation des performances desdits systèmes électroniques telles que notamment les vitesses d'exécution de programmes. La situation qui consiste aujourd'hui à adopter un compromis entre les performances souhaitées desdits systèmes électroniques et leur encombrement n'est cependant pas satisfaisante, notamment dans le domaine des appareils portatifs tels que les téléphones portables. Selon un mode de réalisation, il est proposé un dispositif électronique qui comprend une plaque de substrat en une matière isolante, qui est munie d'un réseau de connexion électrique et qui porte, au-dessus d'une face, au moins une puce de circuits intégrés, et qui comprend au moins une plaque métallique intégrée dans ladite plaque de substrat. Une pluralité d'éléments métalliques intermédiaires et une pluralité d'éléments métalliques extérieurs peuvent être disposées de part et d'autre de la plaque de substrat. Lesdits éléments métalliques intermédiaires peuvent comprendre des premiers éléments métalliques intermédiaires reliant ladite puce et ledit réseau de connexion électrique et des seconds éléments métalliques intermédiaires reliant ladite puce à ladite plaque métallique. Lesdits éléments métalliques extérieurs peuvent comprendre des premiers éléments métalliques reliés audit réseau de connexion électrique et des seconds éléments métalliques extérieurs reliés à ladite plaque métallique.
Ladite plaque métallique peut s'étendre entre des niveaux métalliques intermédiaires dudit réseau de connexion électrique. Ladite plaque métallique peut être reliée auxdits seconds éléments métalliques intermédiaires par des vias métalliques. Ladite plaque métallique peut être reliée auxdits seconds éléments métalliques extérieurs par des vias métalliques. Ladite plaque métallique peut comprendre des bossages sur lesquels sont placés lesdits seconds éléments métalliques intermédiaires. Ladite plaque métallique peut comprendre des bossages sur lesquels sont placés lesdits seconds éléments métalliques extérieurs. Ladite plaque métallique peut présenter au moins un canal interne rempli d'une matière conductrice de la chaleur. Ladite plaque de substrat peut présenter des canaux reliés audit canal interne de ladite plaque métallique et reliés à des moyens de circulation d'un fluide. Il est également proposé un système électronique qui comprend ledit dispositif électronique et qui comprend un autre dispositif électronique placé au-dessus dudit dispositif électronique et comprenant une autre plaque de substrat munie d'un autre réseau de connexion électrique relié audit réseau de connexion électrique et portant au moins une autre puce de circuits intégrés reliée à cet autre réseau de connexion électrique. Ledit système peut comprendre une plaque de circuits imprimés portant ledit dispositif électronique par l'intermédiaire d'éléments métalliques extérieurs. Des dispositifs électroniques et des systèmes électroniques, selon des modes de réalisation particuliers de la présente invention, vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : - la figure 1 représente une coupe d'un dispositif électronique ; - la figure 2 représente en coupe un système électronique incluant le dispositif électronique de la figure 1 ; - la figure 3 représente une variante de réalisation du dispositif électronique de la figure 1 ; et - la figure 4 représente une autre variante de réalisation du dispositif électronique de la figure 1. Comme illustré sur la figure 1, un dispositif électronique 1 comprend une plaque de substrat 2 munie d'un réseau métallique intégré de connexion électrique 3, d'une face à l'autre, une puce de circuits intégrés 4 disposée au-dessus d'une face de la plaque de substrat 2, une pluralité d'éléments métalliques intermédiaires de connexion électrique 5, tels que des colonnes, et une pluralité d'éléments métalliques extérieurs de connexion électrique 6, tels que des billes, disposées de part et d'autre de la plaque de substrat 2. Selon l'exemple représenté, le réseau intégré de connexion électrique 3 comprend, depuis la face de la plaque de substrat, six niveaux distincts métalliques Ml, M2, M3, M4, M5 et M6 parallèles aux faces de la plaque de substrat 2, qui comprennent respectivement des plots métalliques sélectivement reliés par des vias métalliques de connexion électrique d'inter-niveaux. Le dispositif électronique 1 comprend en outre au moins une plaque métallique 7 intégrée ou incorporée dans la plaque de substrat 2 et distincte du réseau métallique de connexion électrique 3.
Selon l'exemple représenté, l'épaisseur de la plaque métallique 7 est telle qu'elle occupe l'épaisseur comprise entre les niveaux métalliques intermédiaires M2 et M5. La pluralité d'éléments métalliques intermédiaires 5 comprend des premiers éléments métalliques intermédiaires 5a reliant la puce 4 et le réseau de connexion électrique 3 et interposés entre des plots métalliques de la puce 4 et des plots métalliques 8a du niveau métallique M1 de ce réseau de connexion électrique 3. La pluralité d'éléments métalliques intermédiaires 5 comprend également des seconds éléments métalliques intermédiaires 5b interposés entre la puce 4 et des plots métalliques 8b du niveau métallique M1 du réseau de connexion électrique 3. Dans le niveau métallique M2, des plots métalliques 9b sont aménagés sur la face correspondante 7a de la plaque métallique 7.
Entre les plots métalliques 8b du niveau métallique M1 et les plots métalliques 9b du niveau métallique M2 sont aménagés des vias métalliques 10b. La pluralité d'éléments métalliques extérieurs 6 comprend des premiers éléments métalliques extérieurs 6a placés sur des plots métalliques 1 la du niveau métallique M6 du réseau de connexion électrique 3. La pluralité d'éléments métalliques extérieurs 6 comprend également des seconds éléments métalliques extérieurs 6b placés sur des plots métalliques 1 lb du niveau métallique M6 du réseau de connexion électrique 3. Dans le niveau métallique M5, des plots métalliques 12b sont aménagés sur la face correspondante 7b de la plaque métallique 7. Entre les plots métalliques llb du niveau métallique M6 et les plots métalliques 12b sont aménagés des vias métalliques 13b.
Selon un mode de réalisation, la puce de circuits intégrés 4, qui peut être une puce de processeur, peut dégager de la chaleur. Cette chaleur peut être, au moins en partie et préférentiellement, transférée vers la plaque métallique 7 intégrée à la plaque de substrat 2 par l'intermédiaire des seconds éléments métalliques intermédiaires 5b, des plots métalliques 8b, des vias métalliques 10b et des plots métalliques 9b. La plaque métallique intégrée ou incorporée 7, par son volume relativement imposant, produit ainsi un effet de capteur de chaleur ou de pompe à chaleur et constitue un moyen de transfert thermique, de telle sorte que la puce 4 est refroidie. Puis, la chaleur peut être, au moins en partie, transférée vers les seconds éléments métalliques extérieurs 6b. Les éléments de connexion électrique 5b d'évacuation préférentielle de la chaleur peuvent être choisis de façon qu'ils se situent dans une zone locale de la puce 4 produisant le plus de chaleur. Une partie de la chaleur produite par la puce 4 peut également être transférée au réseau de connexion électrique 3 par l'intermédiaire des éléments de connexion électrique 5a, puis transférée aux éléments de connexion électrique 6a. Par ailleurs, dans le niveau métallique Ml, sont aménagés des plots auxiliaires métalliques 8c situés à la périphérie de la puce 4 et sur lesquels sont placés des éléments auxiliaires métalliques 8c. Le dispositif électronique 1 peut en outre comprendre une couche d'encapsulation 15 prévue sur la plaque de substrat 2 et autour de la puce 4, cette couche 15 présentant des trous 16 dans lesquels sont placés des éléments métalliques auxiliaires de connexion électrique 8c tels que des billes métalliques. Comme illustré sur la figure 2, un système électronique 100 peut comprendre le dispositif électronique 1 de la figure 1 et un autre dispositif électronique 101 empilé au-dessus du dispositif électronique 1, du côté de la puce 4. Selon un exemple de réalisation, le dispositif électronique 101 comprend une plaque de substrat 102 munie d'un réseau de connexion électrique 103, d'une face à l'autre, et portant une puce de circuits intégrés 104 collée sur sa face opposée au dispositif électronique 1. La puce 104 est reliée au réseau de connexion électrique 103 par des fils métalliques 105.
La puce 104 et les fils de connexion électrique 105 sont noyés dans une matière d'encapsulation 106 prévue sur la face correspondante de la plaque de substrat 102. Le dispositif électronique 101 est monté sur le dispositif électronique 1 par l'intermédiaire d'éléments de connexion électrique 107, tels que des billes métalliques, qui sont interposés entre eux et qui relient électriquement et sélectivement le réseau de connexion électrique 103 du dispositif électronique 101 au réseau de connexion électrique 3 du dispositif électronique 1 en étant soudés sur les éléments de connexion électrique 14 placés sur les plots 8c. En outre, le dispositif électronique 1, et en conséquence le système électronique 100, sont montés sur une plaque de circuits imprimés 108 par l'intermédiaire des éléments de connexion électrique 6 soudés sur des plots métalliques 109 de cette plaque 108.
La disposition décrite ci-dessus à titre d'exemple présente les avantages suivants. La puce 104, qui peut être une puce de mémoires, est éloignée de la puce 4 et est séparée de cette dernière par la plaque de substrat 102 et par l'espace séparant le dispositif électronique 1 et le dispositif électronique 100. La chaleur produite par la puce 4 et transférée aux éléments de connexion 6a et, préférentiellement, aux éléments de connexion électrique 6b comme décrit précédemment, se diffuse dans la plaque de circuits imprimés 108.
La chaleur produite par la puce 4 se diffuse également dans l'espace séparant le dispositif électronique 1 et le dispositif électronique 100.pour être évacuée vers l'extérieur. Il résulte de ce qui précède que la plaque métallique 7 constitue un moyen de captation, au moins en partie, de la chaleur produite par la puce 4 et un moyen de transfert thermique à l'opposé de la position de la puce 104. Ainsi, la diffusion vers la puce 104 de la chaleur produite par la puce 4 est limitée de telle sorte que la puce 104 est protégée contre toute élévation excessive de sa température.
Par ailleurs, comme les éléments métalliques 5b reliés à la puce 4 sont reliés aux éléments métalliques 6b par l'intermédiaire notamment de la plaque métallique 7, cette liaison peut être utilisée à des fins électriques pour constituer par exemple une liaison de masse électrique. Selon une variante de réalisation du dispositif électronique 1 illustrée sur la figure 2, les plots métalliques 8b du niveau métallique Ml, les plots métalliques 9b du niveau métallique M2 et les vias métalliques 10b les joignant peuvent être remplacés, au moins en partie, par des bossages 17 de la plaque métallique 7, en saillie par rapport à sa face 7a, sur lesquels viennent les éléments de connexion électrique 5b. De même, les plots métalliques llb du niveau métallique M6, les plots métalliques 12b du niveau métallique M5 et les vias métalliques 13b les joignant peuvent être remplacés, au moins en partie, par des bossages 18 de la plaque métallique 7, en saillie par rapport à sa face 7b, sur lesquels viennent les éléments de connexion électrique 6b. Selon une variante de réalisation du dispositif électronique 1 illustrée sur la figure 4, la plaque métallique 7 est remplacée par une plaque métallique 19 intégrée entre les niveaux métalliques intermédiaires M3 et M4 du réseau de connexion électrique 3. Dans le niveau métallique M3 sont aménagés des plots métalliques 20b sur la face 19a de la plaque métallique 19, qui sont reliés aux plots métalliques 9b du niveau métallique M2 par des vias métalliques 21b. De même, dans le niveau métallique M4 sont aménagés des plots métalliques 22b sur la face 19b de la plaque métallique 19, qui sont reliés aux plots métalliques 12b du niveau métallique M5 par des vias métalliques 21b. Selon une variante de réalisation, la plaque métallique 19 peut présenter des canaux internes 24 qui peuvent être remplis par un fluide conducteur de la chaleur ou caloporteur tel que des polyalphaoléfines ou liquides électroniques FC commercialisés sous la dénomination ou marque Fluorinert. Selon une variante de réalisation, les canaux internes 24 peuvent être reliés à des canaux 25, par exemple d'aller-retour, aménagés par exemple dans la couche de la plaque de substrat 2 séparant les niveaux métalliques M3 et M4, ces canaux 25 débouchant latéralement à la plaque de substrat 2 et pouvant être reliés à des moyens extérieurs adaptés de circulation d'un fluide de refroidissement dans les canaux 24.
Selon une autre variante de réalisation, le dispositif électronique 1 peut être équipé, d'un composant intégrant une micro-pompe, fixé sur l'une des faces du dispositif par exemple par collage, cette micro-pompe étant reliée à des canaux internes 25 par des passages adaptés, de façon à faire circuler le fluide caloporteur ou de refroidissement dans les canaux internes 24 de la plaque métallique. Ainsi, l'évacuation de la chaleur produite par la puce 4 peut encore être améliorée. Les plaques métalliques 7 et 19 peuvent s'étendre sur une zone correspondant approximativement à une zone réduite de la puce 4 produisant de la chaleur, ou sur une zone plus grande correspondant approximativement à la zone totale de la puce ou sur une zone débordant latéralement par rapport à la puce 4. La présente invention ne se limite pas aux exemples ci-dessus décrits. En particulier, la structure du dispositif 101 pourrait être différente. La plaque métallique pourrait s'étendre entre d'autres niveaux métalliques. Plusieurs plaques métalliques pourraient être prévues. D'autres moyens de captation de la chaleur, de transfert thermique et de refroidissement, incluant une plaque métallique intégrée dans le substrat, pourraient être prévus. Bien d'autres variantes de réalisation sont possibles sans sortir du cadre de l' invention.

Claims (11)

  1. REVENDICATIONS1. Dispositif électronique comprenant : une plaque de substrat (2) en une matière isolante, qui est munie d'un réseau de connexion électrique (3) et qui porte, au-dessus d'une face, au moins une puce de circuits intégrés (4), et comprenant en outre au moins une plaque métallique (7, 19) intégrée dans ladite plaque de substrat.
  2. 2. Dispositif électronique selon la revendication 1, dans lequel : une pluralité d'éléments métalliques intermédiaires (5) et une pluralité d'éléments métalliques extérieurs (6), disposées de part et d'autre de la plaque de substrat, lesdits éléments métalliques intermédiaires comprenant des premiers éléments métalliques intermédiaires (5a) reliant ladite puce et ledit réseau de connexion électrique et des seconds éléments métalliques intermédiaires (5b) reliant ladite puce à ladite plaque métallique ; et lesdits éléments métalliques extérieurs comprenant des premiers éléments métalliques (6a) reliés audit réseau de connexion électrique et des seconds éléments métalliques extérieurs (6b) reliés à ladite plaque métallique.
  3. 3. Dispositif selon l'une des revendications 1 et 2, dans lequel ladite plaque métallique s'étend entre des niveaux métalliques intermédiaires (M2, M5 ; M3, M4) dudit réseau de connexion électrique.
  4. 4. Dispositif selon la revendication 2, dans lequel ladite plaque 25 métallique est reliée auxdits seconds éléments métalliques intermédiaires (5b) par des vias métalliques (10b).
  5. 5. Dispositif selon la revendication 2, dans lequel ladite plaque métallique est reliée auxdits seconds éléments métalliques extérieurs par des vias métalliques (13b). 30
  6. 6. Dispositif selon la revendication 2, dans lequel ladite plaque métallique comprend des bossages (17) sur lesquels sont placés lesdits seconds éléments métalliques intermédiaires.
  7. 7. Dispositif selon la revendication 2, dans lequel ladite plaque métallique comprend des bossages (18) sur lesquels sont placés lesdits seconds éléments métalliques extérieurs.
  8. 8. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite plaque métallique présente au moins un canal interne (24) rempli d'une matière conductrice de la chaleur.
  9. 9. Dispositif selon la revendication 8, dans lequel ladite plaque de substrat présente des canaux (25) reliés audit canal interne de la plaque métallique reliés à des moyens de circulation d'un fluide.
  10. 10. Système électronique comprenant un dispositif électronique selon l'une quelconque des revendications précédentes, et comprenant un autre dispositif électronique (101) placé au-dessus dudit dispositif électronique et comprenant une autre plaque de substrat munie d'un autre réseau de connexion électrique (103) relié audit réseau de connexion électrique (3) et portant au moins une autre puce de circuits intégrés (104) reliée à cet autre réseau de connexion électrique.
  11. 11. Système selon la revendication 10, comprenant une plaque de circuits imprimés (108) portant ledit dispositif électronique (1) par l'intermédiaire d'éléments métalliques extérieurs (6).
FR1360007A 2013-10-15 2013-10-15 Dispositif electronique a puce de circuits integres et systeme electronique Withdrawn FR3011979A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1360007A FR3011979A1 (fr) 2013-10-15 2013-10-15 Dispositif electronique a puce de circuits integres et systeme electronique
CN201420546010.0U CN204230225U (zh) 2013-10-15 2014-09-22 电子器件
CN201410486719.0A CN104576567B (zh) 2013-10-15 2014-09-22 包括电子器件的集成电路芯片以及电子系统
US14/511,920 US9349671B2 (en) 2013-10-15 2014-10-10 Integrated circuit chip comprising electronic device and electronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1360007A FR3011979A1 (fr) 2013-10-15 2013-10-15 Dispositif electronique a puce de circuits integres et systeme electronique

Publications (1)

Publication Number Publication Date
FR3011979A1 true FR3011979A1 (fr) 2015-04-17

Family

ID=50101944

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1360007A Withdrawn FR3011979A1 (fr) 2013-10-15 2013-10-15 Dispositif electronique a puce de circuits integres et systeme electronique

Country Status (3)

Country Link
US (1) US9349671B2 (fr)
CN (2) CN104576567B (fr)
FR (1) FR3011979A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011979A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Dispositif electronique a puce de circuits integres et systeme electronique
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US10163751B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heat transfer structures and methods for IC packages
US11264332B2 (en) 2018-11-28 2022-03-01 Micron Technology, Inc. Interposers for microelectronic devices
EP3716321A1 (fr) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Support de composant à semiconducteur intégré et bloc hautement conducteur intégré qui sont mutuellement couplés
US11915997B2 (en) 2020-06-24 2024-02-27 Micron Technology, Inc. Thermal management of GPU-HBM package by microchannel integrated substrate
CN116845038B (zh) * 2023-08-29 2023-12-22 之江实验室 一种针对晶圆级处理器的散热装置及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0933813A2 (fr) * 1998-01-28 1999-08-04 Mitsubishi Gas Chemical Company, Inc. Empaquetage semiconducteur en résine, plaquette métallique pour cet empaquetage, et procédé de fabrication d'un panneau couvert de cuivre pour cet empaquetage
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US20020185718A1 (en) * 2001-03-13 2002-12-12 Kazuyuki Mikubo Semiconductor device packaging structure
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
CN103178044A (zh) * 2012-06-14 2013-06-26 珠海越亚封装基板技术股份有限公司 具有一体化金属芯的多层电子支撑结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2092165C (fr) * 1992-03-23 2001-05-15 Tuyosi Nagano Support intermediaire pour dispositif optique
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
FR3011979A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Dispositif electronique a puce de circuits integres et systeme electronique

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
EP0933813A2 (fr) * 1998-01-28 1999-08-04 Mitsubishi Gas Chemical Company, Inc. Empaquetage semiconducteur en résine, plaquette métallique pour cet empaquetage, et procédé de fabrication d'un panneau couvert de cuivre pour cet empaquetage
US20020185718A1 (en) * 2001-03-13 2002-12-12 Kazuyuki Mikubo Semiconductor device packaging structure
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
CN103178044A (zh) * 2012-06-14 2013-06-26 珠海越亚封装基板技术股份有限公司 具有一体化金属芯的多层电子支撑结构
US20130333924A1 (en) * 2012-06-14 2013-12-19 Dror Hurwitz Multilayer electronic support structure with integral metal core

Also Published As

Publication number Publication date
CN204230225U (zh) 2015-03-25
US20150102499A1 (en) 2015-04-16
CN104576567B (zh) 2018-11-09
US9349671B2 (en) 2016-05-24
CN104576567A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
TWI570866B (zh) 具有備份電連接器之互連結構及相關系統與方法
FR3011978A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
FR3012670A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
TW200641969A (en) Sensor type semiconductor device and method for fabricating thereof
JP6140965B2 (ja) 半導体装置およびその製造方法
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
FR2999336A1 (fr) Composant electronique comportant un materiau absorbeur de chaleur et procede de fabrication de ce composant electronique
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
EP0887861A1 (fr) Dispositif semi-conducteur à moyen d'échanges à distance
FR3059155A1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
FR2964790A1 (fr) Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
FR3051974A1 (fr) Dispositif electronique a puces electroniques empilees
US7355276B1 (en) Thermally-enhanced circuit assembly
FR2987170A1 (fr) Boitier et dispositif electroniques
FR3011977A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
FR3097683A1 (fr) Connexion de plusieurs circuits d'une puce électronique
FR3011326A1 (fr) Circuit imprime flexible a faible emissivite
US20090127707A1 (en) Semiconductor device and method for manufacturing the same
FR2795556A1 (fr) Dispositif a semiconducteur et sa structure de montage
FR3126811A1 (fr) Boîtier pour plusieurs circuits integres
US20220375822A1 (en) Electronic package and method for manufacturing the same

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150630