JP2004363217A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004363217A JP2004363217A JP2003157762A JP2003157762A JP2004363217A JP 2004363217 A JP2004363217 A JP 2004363217A JP 2003157762 A JP2003157762 A JP 2003157762A JP 2003157762 A JP2003157762 A JP 2003157762A JP 2004363217 A JP2004363217 A JP 2004363217A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- silicon oxide
- oxide film
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/91—Diode arrays, e.g. diode read-only memory array
Abstract
【課題】本発明は、製造マージンの優れた構造を実現しつつ、耐湿性に優れ特性変動がない信頼性の高い半導体装置を提供する。
【解決手段】最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成され、シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。シリコン酸化膜１０には、異なる銅配線間をつなぐヒューズ配線３が埋め込まれ、ヒューズ配線３及びアルミ配線７を含む上面にはシリコン酸化膜１０が形成されている。シリコン酸化膜１０上にシリコン窒化膜１１が形成されている。アルミ配線７上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成し、シリコン窒化膜１１とアルミ配線７とが直接接続されている。
【選択図】 図２
【解決手段】最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成され、シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。シリコン酸化膜１０には、異なる銅配線間をつなぐヒューズ配線３が埋め込まれ、ヒューズ配線３及びアルミ配線７を含む上面にはシリコン酸化膜１０が形成されている。シリコン酸化膜１０上にシリコン窒化膜１１が形成されている。アルミ配線７上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成し、シリコン窒化膜１１とアルミ配線７とが直接接続されている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係る発明であって、特に、耐久性に優れたヒューズ構造及びパッド構造を備える半導体装置に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスは、スケーリング則に従い微細化することでトランジスタの遅延性能を高め、各種電子機器の高速化及び高機能化を図ってきた。このＣＭＯＳデバイスに使用されてきた配線材料は、低抵抗で安定的なアルミが継続的に使用されてきた。しかし、さらなる微細化によりトランジスタの等価抵抗が低下することで、配線材料であるアルミの抵抗がトランジスタの性能を制限するようになってきた。そこで、近年アルミの配線材料に代えて銅の配線材料が使用されるようになってきている。
【０００３】
次に、従来のヒューズ構造を以下に説明する。まず、ゲート配線等に接続された銅配線が層間絶縁膜に埋め込まれている。この銅配線間を接続しヒューズ構造を形成するアルミ配線が、層間絶縁膜上のシリコン酸化膜に埋め込まれている。さらに、シリコン酸化膜上には、ポリイミド等が形成されている。また、特許文献１にもヒューズ構造が示されている。この特許文献１では、Ｃｕデュアルダマシーン配線にヒューズリンク及び電極パッドが同一層に形成されている。そして、特許文献１では、ヒューズリンク上に層間絶縁膜とパッシベーション膜の２層が形成されている。
【０００４】
次に、従来のパッド構造を以下に説明する。まず、ゲート配線等に接続された銅配線が層間絶縁膜に埋め込まれている。この銅配線上に直接接するようにアルミの電極パッドが形成される。電極パッドの周辺部は、層間絶縁膜上に形成されたシリコン酸化膜に埋め込まれている。そして、シリコン酸化膜上には、ポリイミド等が形成されている。
【０００５】
【特許文献１】
特開平１１−２２４９００号公報（第３−４頁、第１−８図）
【０００６】
【発明が解決しようとする課題】
しかし、従来のヒューズ及びパッド構造では、以下のような問題があった。半導体装置は、信頼性試験として高湿度・高温度下の環境で試験を行うことがある。この信頼性試験は、一般的にプレッシャークッカー試験と呼ばれている。この試験を従来のヒューズ及びパッド構造の半導体装置に行うと、シリコン酸化膜から水分が侵入し、半導体装置内の配線等の性能を劣化させたり、シリコン酸化膜自体が膨張するなどの問題が生じていた。
【０００７】
また、特許文献１に示すヒューズ構造では、ヒューズリンク上に層間絶縁膜とパッシベーション膜の２層構造とし、耐湿性に問題のあるシリコン酸化膜を外部に露出させないことで上記の問題を解決している。しかし、パッシベーション膜として使用されるシリコン窒化膜は、ブロー用のレーザー光に対して吸収があることや、シリコン酸化膜と複合することで多重反射を起こす問題がある。これらの問題がヒューズ配線上で生じるとレーザーブローを阻害し、製造マージンの優れたヒューズ構造を形成することが困難となっていた。つまり、ヒューズ配線上には、透過性の優れたシリコン酸化膜のみにすることが望ましい。
【０００８】
そこで、本発明は、製造マージンの優れた構造を実現しつつ、耐湿性に優れ特性変動がない信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る解決手段は、下地上に形成されたシリコン酸化膜と、シリコン酸化膜に埋め込まれ、ヒューズを形成するヒューズ配線と、ヒューズ配線を囲む位置に、シリコン酸化膜及び下地に埋め込まれ、シールドリングを構成する金属配線と、シリコン酸化膜上に形成された耐湿性を有する保護膜とを備え、保護膜は、ヒューズ配線上が開口されシリコン酸化膜が露出し、かつ金属配線の上面とシリコン酸化膜を介さずに直接接続されている部分を有する。
【００１０】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１１】
（実施の形態１）
図１に、本実施の形態に係る半導体装置の平面図を示す。図１では、ゲート配線１が図面の上方向に５本、下方向に５本設けられており、上下それぞれのゲート配線１をビア形状の銅配線２を介してヒューズ配線３で電気的に接続している。図１では図示されていないが、図の最上面にはシリコン窒化膜が形成されている。但し、ヒューズ配線３上の部分にはシリコン窒化膜の開口部４が設けられている。さらに、図１ではヒューズ配線３を囲む位置にシールドリング５が形成されている。このシールドリング５は、銅配線６上にアルミ配線７が積層された構造である。
【００１２】
ここで、シールドリング５の機能について説明する。ヒューズに対してレーザーブローを行うとヒューズにダメージが生じる。このダメージの程度によっては、ヒューズを含むシリコン酸化膜等にクラックを生じさせることもある。そこで、ヒューズを取り囲む位置に、壁となるシールドリング５を形成している。このシールドリング５を形成することでレーザーブローにより生じるクラックをシールドリング５でストップさせ、他の領域までクラックが生じないようにしている。
【００１３】
図２に、本実施の形態に係る半導体装置の断面図を示す。図２の断面図は、図１のＩＩ−ＩＩ部の断面図である。図２では、最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。平面的にはゲート配線１とシールドリング５とは重なっているが、銅配線６はゲート配線１と接続されていない。
【００１４】
銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成されている。このシリコン窒化膜９は、銅配線２、６からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。そして、このシリコン酸化膜１０には、異なる銅配線２の間をつなぐヒューズ配線３が埋め込まれている。このヒューズ配線３にはアルミ材料が用いられている。また、ヒューズ配線３と銅配線２とを接続させる箇所のシリコン窒化膜９は取り除かれており、ヒューズ配線３と銅配線２とが電気的に接続されている。シールドリング５のアルミ配線７も、シリコン酸化膜１０に埋め込まれ、銅配線６と接続されている。アルミ配線７と銅配線６とを接続させる箇所のシリコン窒化膜９も取り除かれている。
【００１５】
ヒューズ配線３及びアルミ配線７を含む上面にはシリコン酸化膜１０が形成されている。このシリコン酸化膜１０上にシリコン窒化膜１１が形成されている。しかし、ヒューズ配線３上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成している。そして、アルミ配線７上に位置するシリコン酸化膜１０の一部が取り除かれ、シリコン窒化膜１１とアルミ配線７とが直接接続されている。なお、シリコン窒化膜１１とアルミ配線７とを接続するため、アルミ配線７の幅を従来のヒューズ構造よりも太くしておく必要がある。
【００１６】
次に、本実施の形態に係るヒューズ構造の具体的な寸法例を示す。まず、シリコン窒化膜１１の膜厚は約４μｍ、ヒューズ配線３上のシリコン酸化膜１０の膜厚は約１μｍ、ヒューズ配線３の膜厚は約３００ｎｍ〜約１５００ｎｍ、ヒューズ配線３下のシリコン酸化膜１０の膜厚は約２００ｎｍ〜約５００ｎｍ、シリコン窒化膜９の膜厚は約５０ｎｍ〜約４０００ｎｍである。シールドリング５のアルミ配線７上でシリコン酸化膜１０が取り除かれた部分の寸法は、約０．５μｍ〜約１０μｍ、アルミ配線７の寸法は、約０．６μｍ〜約１２μｍである。また、０．１３μｍ世代の銅配線２，６の膜厚は約２５０ｎｍ〜約１．５μｍ、銅配線２，６の配線幅は、最小で約０．１６μｍである。
【００１７】
以上、本実施の形態に記載された半導体装置は、下地である層間絶縁膜８上にシリコン窒化膜９を介して形成されたシリコン酸化膜１０と、シリコン酸化膜１０に埋め込まれ、ヒューズを形成するヒューズ配線３と、ヒューズ配線３を囲む位置に、シリコン酸化膜１０及び下地である層間絶縁膜８に埋め込まれ、シールドリング５を構成する銅配線６及びアルミ配線７と、シリコン酸化膜１０上に形成された耐湿性を有するシリコン窒化膜１１とを備え、シリコン窒化膜１１は、ヒューズ配線３上が開口されシリコン酸化膜１０が露出し、かつアルミ配線７の上面とシリコン酸化膜１０を介さずに直接接続されている部分を有するので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する。また、ヒューズ配線３上にはシリコン窒化膜１１がないため製造マージンの優れた構造を構築することができる。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している。
【００１８】
なお、本実施の形態では、銅配線２，６を用いているため、層間絶縁膜８上にシリコン窒化膜９を形成しているヒューズ構造を説明したが、本発明においては、配線材料か銅又は銅を主成分とする合金以外のアルミ等を使用した場合、シリコン窒化膜９を特に設ける必要がない。また、本実施の形態ではヒューズ配線３にアルミを使用したが、本発明はヒューズ配線３にアルミを含む複合膜、ＴｉＮ／ＡｌＣｕ／ＴｉＮや銅を用いても良い。
【００１９】
また、本実施の形態では、最上層にシリコン窒化膜１１を用いたが、本発明においては、耐湿性を有する保護膜であれば良くシリコン窒化膜とシリコン酸化膜との複合膜やポリイミド膜などであっても良い。シリコン窒化膜とシリコン酸化膜との複合膜の場合は、少なくともシリコン窒化膜が５０ｎｍ以上の膜厚であれば問題のない耐湿性が得られる。このように耐湿性を有する保護膜とするので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する。
【００２０】
（実施の形態２）
図３に、本実施の形態に係る半導体装置の断面図を示す。図３では、ヒューズ部とパッド部とが記載されているが、ヒューズ部は実施の形態１で示したものと同じ構造である。すなわち、図３のヒューズ部は、最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。平面的にはゲート配線１とシールドリング５とは重なっているが、銅配線６はゲート配線１と接続されていない。
【００２１】
銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成されている。このシリコン窒化膜９は、銅配線２、６からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。そして、このシリコン酸化膜１０には、異なる銅配線間をつなぐヒューズ配線３が埋め込まれている。このヒューズ配線３にはアルミ材料が用いられている。また、ヒューズ配線３と銅配線２とを接続させる箇所のシリコン窒化膜９は取り除かれており、ヒューズ配線３と銅配線２とが電気的に接続されている。シールドリング５のアルミ配線７も、シリコン酸化膜１０に埋め込まれ、銅配線６と接続されている。なお、アルミ配線７と銅配線６とを接続させる箇所のシリコン窒化膜９も取り除かれている。
【００２２】
ヒューズ配線３及びアルミ配線７を含む上面にもシリコン酸化膜１０が形成されている。このシリコン酸化膜１０上にシリコン窒化膜１１が形成されている。しかし、ヒューズ配線３上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成している。そして、アルミ配線７上に位置するシリコン酸化膜１０の一部が取り除かれ、シリコン窒化膜１１とアルミ配線７とが直接接続されている。
【００２３】
次に、図３のパッド部は、最下層のゲート配線２１と層間絶縁膜２２に埋め込まれたビア形状の銅配線２３とが接続されている。この銅配線２３は、層間絶縁膜２２の上面に埋め込まれた平面状の銅配線２４と接続されている。ここで、ヒューズ部のゲート配線１とパッド部のゲート配線２１とは同一層に位置し、ヒューズ部の層間絶縁膜８とパッド部の層間絶縁膜２２とは連続する同一の層間絶縁膜である。
【００２４】
銅配線２４及び層間絶縁膜２２上にはシリコン窒化膜２５が形成されている。このシリコン窒化膜２５は、銅配線２４からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜２５上にはシリコン酸化膜２６が形成されている。なお、ヒューズ部のシリコン窒化膜９及びシリコン酸化膜１０とパッド部のシリコン窒化膜２５及びシリコン酸化膜２６とは連続する同一のシリコン窒化膜及びシリコン酸化膜である。
【００２５】
そして、このシリコン酸化膜２６には、電極パッド２７が埋め込まれている。この電極パッド２７にはアルミ材料が用いられている。そして、電極パッド２７の底面は、銅配線２４と電気的に接続されている。そのため、電極パッド２７の底面に位置するシリコン窒化膜２５及びシリコン酸化膜２６は取り除かれている。シリコン酸化膜２６上には、シリコン窒化膜２８が形成されている。そのため、電極パッド２７はシリコン酸化膜２６及びシリコン窒化膜２８に設けられた開口内に形成された構成となる。
【００２６】
このシリコン窒化膜２８は、パッド部においてシリコン酸化膜２６が外部に露出しないように電極パッド２７と直接接続されている。そのため、シリコン窒化膜２８は、シリコン酸化膜２６の開口側面を覆って電極パッド２７と直接接続されている部分を有する。図３では、シリコン窒化膜２８の端部がシリコン酸化膜２６を覆うように電極パッド２７と接続されている。なお、ヒューズ部のシリコン窒化膜１１とパッド部のシリコン窒化膜２８とは連続する同一のシリコン窒化膜である。
【００２７】
以上のように、本実施の形態に記載された半導体装置は、ヒューズ部が、下地である層間絶縁膜８上にシリコン窒化膜９を介して形成されたシリコン酸化膜１０と、シリコン酸化膜１０に埋め込まれ、ヒューズを形成するヒューズ配線３と、ヒューズ配線３を囲む位置に、シリコン酸化膜１０及び下地である層間絶縁膜８に埋め込まれ、シールドリング５を構成する銅配線６及びアルミ配線７と、シリコン酸化膜１０上に形成された耐湿性を有するシリコン窒化膜１１とを備え、シリコン窒化膜１１は、ヒューズ配線３上が開口されシリコン酸化膜１０が露出し、かつアルミ配線７の上面とシリコン酸化膜１０を介さずに直接接続されている部分を有し、パッド部が、シリコン酸化膜２６及びシリコン窒化膜２８に設けられた開口内に形成された電極パッド２７をさらに備え、シリコン窒化膜２８は、シリコン酸化膜２６の開口側面を覆って電極パッド２７と直接接続されている部分を有するので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しないヒューズ構造とシリコン酸化膜２６が外部に露出していないバッド構造となり耐湿性が向上する。また、ヒューズ配線３上にはシリコン窒化膜１１がないため製造マージンの優れた構造を構築することができる。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している。
【００２８】
なお、本実施の形態では、銅配線２，６，２３，２４を用いているため、層間絶縁膜８，２２上にシリコン窒化膜９，２５を形成しているヒューズ構造及びパッド構造を説明したが、本発明においては、配線材料か銅又は銅を主成分とする合金以外のアルミ等を使用した場合、シリコン窒化膜９，２５を特に設ける必要がない。また、本実施の形態ではヒューズ配線３及び電極パッド２７にアルミを使用したが、本発明はヒューズ配線３及び電極パッド２７にアルミを含む複合膜、ＴｉＮ／ＡｌＣｕ／ＴｉＮや銅を用いても良い。
【００２９】
さらに、本実施の形態では、最上層にシリコン窒化膜１１、２８を用いたが、本発明においては、耐湿性を有する保護膜であれば良くシリコン窒化膜とシリコン酸化膜との複合膜やポリイミド膜などであっても良い。シリコン窒化膜とシリコン酸化膜との複合膜の場合は、少なくともシリコン窒化膜が５０ｎｍ以上の膜厚であれば問題のない耐湿性が得られる。
【００３０】
【発明の効果】
本発明に記載の半導体装置は、下地上に形成されたシリコン酸化膜と、シリコン酸化膜に埋め込まれ、ヒューズを形成するヒューズ配線と、ヒューズ配線を囲む位置に、シリコン酸化膜及び下地に埋め込まれ、シールドリングを構成する金属配線と、シリコン酸化膜上に形成された耐湿性を有する保護膜とを備え、保護膜は、ヒューズ配線上が開口されシリコン酸化膜が露出し、かつ金属配線の上面とシリコン酸化膜を介さずに直接接続されている部分を有するので、外部に接しているシリコン酸化膜がシールドリングで分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する効果がある。また、ヒューズ配線上にはシリコン窒化膜がないため製造マージンの優れた構造を構築することができる効果がある。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】本発明の実施の形態１に係る半導体装置の断面図である。
【図３】本発明の実施の形態２に係る半導体装置の断面図である。
【符号の説明】
１，２１ ゲート配線、２，６，２３，２４ 銅配線、３ ヒューズ配線、４開口部、５ シールドリング、７ アルミ配線、８，２２ 層間絶縁膜、９，１１，２５，２８ シリコン窒化膜、１０，２６ シリコン酸化膜、２７ 電極パッド。
【発明の属する技術分野】
本発明は、半導体装置に係る発明であって、特に、耐久性に優れたヒューズ構造及びパッド構造を備える半導体装置に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスは、スケーリング則に従い微細化することでトランジスタの遅延性能を高め、各種電子機器の高速化及び高機能化を図ってきた。このＣＭＯＳデバイスに使用されてきた配線材料は、低抵抗で安定的なアルミが継続的に使用されてきた。しかし、さらなる微細化によりトランジスタの等価抵抗が低下することで、配線材料であるアルミの抵抗がトランジスタの性能を制限するようになってきた。そこで、近年アルミの配線材料に代えて銅の配線材料が使用されるようになってきている。
【０００３】
次に、従来のヒューズ構造を以下に説明する。まず、ゲート配線等に接続された銅配線が層間絶縁膜に埋め込まれている。この銅配線間を接続しヒューズ構造を形成するアルミ配線が、層間絶縁膜上のシリコン酸化膜に埋め込まれている。さらに、シリコン酸化膜上には、ポリイミド等が形成されている。また、特許文献１にもヒューズ構造が示されている。この特許文献１では、Ｃｕデュアルダマシーン配線にヒューズリンク及び電極パッドが同一層に形成されている。そして、特許文献１では、ヒューズリンク上に層間絶縁膜とパッシベーション膜の２層が形成されている。
【０００４】
次に、従来のパッド構造を以下に説明する。まず、ゲート配線等に接続された銅配線が層間絶縁膜に埋め込まれている。この銅配線上に直接接するようにアルミの電極パッドが形成される。電極パッドの周辺部は、層間絶縁膜上に形成されたシリコン酸化膜に埋め込まれている。そして、シリコン酸化膜上には、ポリイミド等が形成されている。
【０００５】
【特許文献１】
特開平１１−２２４９００号公報（第３−４頁、第１−８図）
【０００６】
【発明が解決しようとする課題】
しかし、従来のヒューズ及びパッド構造では、以下のような問題があった。半導体装置は、信頼性試験として高湿度・高温度下の環境で試験を行うことがある。この信頼性試験は、一般的にプレッシャークッカー試験と呼ばれている。この試験を従来のヒューズ及びパッド構造の半導体装置に行うと、シリコン酸化膜から水分が侵入し、半導体装置内の配線等の性能を劣化させたり、シリコン酸化膜自体が膨張するなどの問題が生じていた。
【０００７】
また、特許文献１に示すヒューズ構造では、ヒューズリンク上に層間絶縁膜とパッシベーション膜の２層構造とし、耐湿性に問題のあるシリコン酸化膜を外部に露出させないことで上記の問題を解決している。しかし、パッシベーション膜として使用されるシリコン窒化膜は、ブロー用のレーザー光に対して吸収があることや、シリコン酸化膜と複合することで多重反射を起こす問題がある。これらの問題がヒューズ配線上で生じるとレーザーブローを阻害し、製造マージンの優れたヒューズ構造を形成することが困難となっていた。つまり、ヒューズ配線上には、透過性の優れたシリコン酸化膜のみにすることが望ましい。
【０００８】
そこで、本発明は、製造マージンの優れた構造を実現しつつ、耐湿性に優れ特性変動がない信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る解決手段は、下地上に形成されたシリコン酸化膜と、シリコン酸化膜に埋め込まれ、ヒューズを形成するヒューズ配線と、ヒューズ配線を囲む位置に、シリコン酸化膜及び下地に埋め込まれ、シールドリングを構成する金属配線と、シリコン酸化膜上に形成された耐湿性を有する保護膜とを備え、保護膜は、ヒューズ配線上が開口されシリコン酸化膜が露出し、かつ金属配線の上面とシリコン酸化膜を介さずに直接接続されている部分を有する。
【００１０】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１１】
（実施の形態１）
図１に、本実施の形態に係る半導体装置の平面図を示す。図１では、ゲート配線１が図面の上方向に５本、下方向に５本設けられており、上下それぞれのゲート配線１をビア形状の銅配線２を介してヒューズ配線３で電気的に接続している。図１では図示されていないが、図の最上面にはシリコン窒化膜が形成されている。但し、ヒューズ配線３上の部分にはシリコン窒化膜の開口部４が設けられている。さらに、図１ではヒューズ配線３を囲む位置にシールドリング５が形成されている。このシールドリング５は、銅配線６上にアルミ配線７が積層された構造である。
【００１２】
ここで、シールドリング５の機能について説明する。ヒューズに対してレーザーブローを行うとヒューズにダメージが生じる。このダメージの程度によっては、ヒューズを含むシリコン酸化膜等にクラックを生じさせることもある。そこで、ヒューズを取り囲む位置に、壁となるシールドリング５を形成している。このシールドリング５を形成することでレーザーブローにより生じるクラックをシールドリング５でストップさせ、他の領域までクラックが生じないようにしている。
【００１３】
図２に、本実施の形態に係る半導体装置の断面図を示す。図２の断面図は、図１のＩＩ−ＩＩ部の断面図である。図２では、最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。平面的にはゲート配線１とシールドリング５とは重なっているが、銅配線６はゲート配線１と接続されていない。
【００１４】
銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成されている。このシリコン窒化膜９は、銅配線２、６からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。そして、このシリコン酸化膜１０には、異なる銅配線２の間をつなぐヒューズ配線３が埋め込まれている。このヒューズ配線３にはアルミ材料が用いられている。また、ヒューズ配線３と銅配線２とを接続させる箇所のシリコン窒化膜９は取り除かれており、ヒューズ配線３と銅配線２とが電気的に接続されている。シールドリング５のアルミ配線７も、シリコン酸化膜１０に埋め込まれ、銅配線６と接続されている。アルミ配線７と銅配線６とを接続させる箇所のシリコン窒化膜９も取り除かれている。
【００１５】
ヒューズ配線３及びアルミ配線７を含む上面にはシリコン酸化膜１０が形成されている。このシリコン酸化膜１０上にシリコン窒化膜１１が形成されている。しかし、ヒューズ配線３上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成している。そして、アルミ配線７上に位置するシリコン酸化膜１０の一部が取り除かれ、シリコン窒化膜１１とアルミ配線７とが直接接続されている。なお、シリコン窒化膜１１とアルミ配線７とを接続するため、アルミ配線７の幅を従来のヒューズ構造よりも太くしておく必要がある。
【００１６】
次に、本実施の形態に係るヒューズ構造の具体的な寸法例を示す。まず、シリコン窒化膜１１の膜厚は約４μｍ、ヒューズ配線３上のシリコン酸化膜１０の膜厚は約１μｍ、ヒューズ配線３の膜厚は約３００ｎｍ〜約１５００ｎｍ、ヒューズ配線３下のシリコン酸化膜１０の膜厚は約２００ｎｍ〜約５００ｎｍ、シリコン窒化膜９の膜厚は約５０ｎｍ〜約４０００ｎｍである。シールドリング５のアルミ配線７上でシリコン酸化膜１０が取り除かれた部分の寸法は、約０．５μｍ〜約１０μｍ、アルミ配線７の寸法は、約０．６μｍ〜約１２μｍである。また、０．１３μｍ世代の銅配線２，６の膜厚は約２５０ｎｍ〜約１．５μｍ、銅配線２，６の配線幅は、最小で約０．１６μｍである。
【００１７】
以上、本実施の形態に記載された半導体装置は、下地である層間絶縁膜８上にシリコン窒化膜９を介して形成されたシリコン酸化膜１０と、シリコン酸化膜１０に埋め込まれ、ヒューズを形成するヒューズ配線３と、ヒューズ配線３を囲む位置に、シリコン酸化膜１０及び下地である層間絶縁膜８に埋め込まれ、シールドリング５を構成する銅配線６及びアルミ配線７と、シリコン酸化膜１０上に形成された耐湿性を有するシリコン窒化膜１１とを備え、シリコン窒化膜１１は、ヒューズ配線３上が開口されシリコン酸化膜１０が露出し、かつアルミ配線７の上面とシリコン酸化膜１０を介さずに直接接続されている部分を有するので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する。また、ヒューズ配線３上にはシリコン窒化膜１１がないため製造マージンの優れた構造を構築することができる。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している。
【００１８】
なお、本実施の形態では、銅配線２，６を用いているため、層間絶縁膜８上にシリコン窒化膜９を形成しているヒューズ構造を説明したが、本発明においては、配線材料か銅又は銅を主成分とする合金以外のアルミ等を使用した場合、シリコン窒化膜９を特に設ける必要がない。また、本実施の形態ではヒューズ配線３にアルミを使用したが、本発明はヒューズ配線３にアルミを含む複合膜、ＴｉＮ／ＡｌＣｕ／ＴｉＮや銅を用いても良い。
【００１９】
また、本実施の形態では、最上層にシリコン窒化膜１１を用いたが、本発明においては、耐湿性を有する保護膜であれば良くシリコン窒化膜とシリコン酸化膜との複合膜やポリイミド膜などであっても良い。シリコン窒化膜とシリコン酸化膜との複合膜の場合は、少なくともシリコン窒化膜が５０ｎｍ以上の膜厚であれば問題のない耐湿性が得られる。このように耐湿性を有する保護膜とするので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する。
【００２０】
（実施の形態２）
図３に、本実施の形態に係る半導体装置の断面図を示す。図３では、ヒューズ部とパッド部とが記載されているが、ヒューズ部は実施の形態１で示したものと同じ構造である。すなわち、図３のヒューズ部は、最下層のゲート配線１に層間絶縁膜８に埋め込まれたビア形状の銅配線２が接続されている。銅配線２の外側にはシールドリング５の銅配線６が層間絶縁膜８に埋め込まれている。平面的にはゲート配線１とシールドリング５とは重なっているが、銅配線６はゲート配線１と接続されていない。
【００２１】
銅配線２，６及び層間絶縁膜８上にはシリコン窒化膜９が形成されている。このシリコン窒化膜９は、銅配線２、６からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜９上にはシリコン酸化膜１０が形成されている。そして、このシリコン酸化膜１０には、異なる銅配線間をつなぐヒューズ配線３が埋め込まれている。このヒューズ配線３にはアルミ材料が用いられている。また、ヒューズ配線３と銅配線２とを接続させる箇所のシリコン窒化膜９は取り除かれており、ヒューズ配線３と銅配線２とが電気的に接続されている。シールドリング５のアルミ配線７も、シリコン酸化膜１０に埋め込まれ、銅配線６と接続されている。なお、アルミ配線７と銅配線６とを接続させる箇所のシリコン窒化膜９も取り除かれている。
【００２２】
ヒューズ配線３及びアルミ配線７を含む上面にもシリコン酸化膜１０が形成されている。このシリコン酸化膜１０上にシリコン窒化膜１１が形成されている。しかし、ヒューズ配線３上に位置するシリコン窒化膜１１は取り除かれ、開口部４を形成している。そして、アルミ配線７上に位置するシリコン酸化膜１０の一部が取り除かれ、シリコン窒化膜１１とアルミ配線７とが直接接続されている。
【００２３】
次に、図３のパッド部は、最下層のゲート配線２１と層間絶縁膜２２に埋め込まれたビア形状の銅配線２３とが接続されている。この銅配線２３は、層間絶縁膜２２の上面に埋め込まれた平面状の銅配線２４と接続されている。ここで、ヒューズ部のゲート配線１とパッド部のゲート配線２１とは同一層に位置し、ヒューズ部の層間絶縁膜８とパッド部の層間絶縁膜２２とは連続する同一の層間絶縁膜である。
【００２４】
銅配線２４及び層間絶縁膜２２上にはシリコン窒化膜２５が形成されている。このシリコン窒化膜２５は、銅配線２４からの銅成分の拡散を防止し、外部から水分等の不純物の侵入を防ぐパッシベーション膜として機能している。シリコン窒化膜２５上にはシリコン酸化膜２６が形成されている。なお、ヒューズ部のシリコン窒化膜９及びシリコン酸化膜１０とパッド部のシリコン窒化膜２５及びシリコン酸化膜２６とは連続する同一のシリコン窒化膜及びシリコン酸化膜である。
【００２５】
そして、このシリコン酸化膜２６には、電極パッド２７が埋め込まれている。この電極パッド２７にはアルミ材料が用いられている。そして、電極パッド２７の底面は、銅配線２４と電気的に接続されている。そのため、電極パッド２７の底面に位置するシリコン窒化膜２５及びシリコン酸化膜２６は取り除かれている。シリコン酸化膜２６上には、シリコン窒化膜２８が形成されている。そのため、電極パッド２７はシリコン酸化膜２６及びシリコン窒化膜２８に設けられた開口内に形成された構成となる。
【００２６】
このシリコン窒化膜２８は、パッド部においてシリコン酸化膜２６が外部に露出しないように電極パッド２７と直接接続されている。そのため、シリコン窒化膜２８は、シリコン酸化膜２６の開口側面を覆って電極パッド２７と直接接続されている部分を有する。図３では、シリコン窒化膜２８の端部がシリコン酸化膜２６を覆うように電極パッド２７と接続されている。なお、ヒューズ部のシリコン窒化膜１１とパッド部のシリコン窒化膜２８とは連続する同一のシリコン窒化膜である。
【００２７】
以上のように、本実施の形態に記載された半導体装置は、ヒューズ部が、下地である層間絶縁膜８上にシリコン窒化膜９を介して形成されたシリコン酸化膜１０と、シリコン酸化膜１０に埋め込まれ、ヒューズを形成するヒューズ配線３と、ヒューズ配線３を囲む位置に、シリコン酸化膜１０及び下地である層間絶縁膜８に埋め込まれ、シールドリング５を構成する銅配線６及びアルミ配線７と、シリコン酸化膜１０上に形成された耐湿性を有するシリコン窒化膜１１とを備え、シリコン窒化膜１１は、ヒューズ配線３上が開口されシリコン酸化膜１０が露出し、かつアルミ配線７の上面とシリコン酸化膜１０を介さずに直接接続されている部分を有し、パッド部が、シリコン酸化膜２６及びシリコン窒化膜２８に設けられた開口内に形成された電極パッド２７をさらに備え、シリコン窒化膜２８は、シリコン酸化膜２６の開口側面を覆って電極パッド２７と直接接続されている部分を有するので、外部に接しているシリコン酸化膜１０がシールドリング５で分断され、それ以上半導体装置内に水分等の不純物が侵入しないヒューズ構造とシリコン酸化膜２６が外部に露出していないバッド構造となり耐湿性が向上する。また、ヒューズ配線３上にはシリコン窒化膜１１がないため製造マージンの優れた構造を構築することができる。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している。
【００２８】
なお、本実施の形態では、銅配線２，６，２３，２４を用いているため、層間絶縁膜８，２２上にシリコン窒化膜９，２５を形成しているヒューズ構造及びパッド構造を説明したが、本発明においては、配線材料か銅又は銅を主成分とする合金以外のアルミ等を使用した場合、シリコン窒化膜９，２５を特に設ける必要がない。また、本実施の形態ではヒューズ配線３及び電極パッド２７にアルミを使用したが、本発明はヒューズ配線３及び電極パッド２７にアルミを含む複合膜、ＴｉＮ／ＡｌＣｕ／ＴｉＮや銅を用いても良い。
【００２９】
さらに、本実施の形態では、最上層にシリコン窒化膜１１、２８を用いたが、本発明においては、耐湿性を有する保護膜であれば良くシリコン窒化膜とシリコン酸化膜との複合膜やポリイミド膜などであっても良い。シリコン窒化膜とシリコン酸化膜との複合膜の場合は、少なくともシリコン窒化膜が５０ｎｍ以上の膜厚であれば問題のない耐湿性が得られる。
【００３０】
【発明の効果】
本発明に記載の半導体装置は、下地上に形成されたシリコン酸化膜と、シリコン酸化膜に埋め込まれ、ヒューズを形成するヒューズ配線と、ヒューズ配線を囲む位置に、シリコン酸化膜及び下地に埋め込まれ、シールドリングを構成する金属配線と、シリコン酸化膜上に形成された耐湿性を有する保護膜とを備え、保護膜は、ヒューズ配線上が開口されシリコン酸化膜が露出し、かつ金属配線の上面とシリコン酸化膜を介さずに直接接続されている部分を有するので、外部に接しているシリコン酸化膜がシールドリングで分断され、それ以上半導体装置内に水分等の不純物が侵入しない構造となり耐湿性が向上する効果がある。また、ヒューズ配線上にはシリコン窒化膜がないため製造マージンの優れた構造を構築することができる効果がある。さらに、レーザーブロー時に生じるクラックに対する耐性も向上している効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】本発明の実施の形態１に係る半導体装置の断面図である。
【図３】本発明の実施の形態２に係る半導体装置の断面図である。
【符号の説明】
１，２１ ゲート配線、２，６，２３，２４ 銅配線、３ ヒューズ配線、４開口部、５ シールドリング、７ アルミ配線、８，２２ 層間絶縁膜、９，１１，２５，２８ シリコン窒化膜、１０，２６ シリコン酸化膜、２７ 電極パッド。
Claims (6)
- 下地上に形成されたシリコン酸化膜と、
前記シリコン酸化膜に埋め込まれ、ヒューズを形成するヒューズ配線と、
前記ヒューズ配線を囲む位置に、前記シリコン酸化膜及び前記下地に埋め込まれ、シールドリングを構成する金属配線と、
前記シリコン酸化膜上に形成された耐湿性を有する保護膜とを備え、
前記保護膜は、前記ヒューズ配線上が開口され前記シリコン酸化膜が露出し、かつ前記金属配線の上面と前記シリコン酸化膜を介さずに直接接続されている部分を有することを特徴とする、
半導体装置。 - 請求項１に記載した半導体装置であって、
前記シリコン酸化膜及び前記保護膜に設けられた開口内に形成された電極パッドをさらに備え、
前記保護膜は、前記シリコン酸化膜の開口側面を覆って前記電極パッドと直接接続されている部分を有することを特徴とする、
半導体装置。 - 請求項１又は請求項２に記載した半導体装置であって、
前記下地と前記シリコン酸化膜との間に形成されたシリコン窒化膜をさらに備えることを特徴とする、
半導体装置。 - 請求項１乃至請求項３のいずれかに記載の半導体装置であって、
前記保護膜は、シリコン窒化膜であることを特徴とする、
半導体装置。 - 請求項１乃至請求項３のいずれかに記載の半導体装置であって、
前記保護膜は、シリコン窒化膜とシリコン酸化膜との複合膜であり、前記複合膜のシリコン窒化膜の膜厚が少なくとも５０ｎｍ以上であることを特徴とする、
半導体装置。 - 請求項１乃至請求項３のいずれかに記載の半導体装置であって、
前記保護膜は、ポリイミド膜であることを特徴とする、
半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157762A JP2004363217A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
| US10/718,720 US6879020B2 (en) | 2003-06-03 | 2003-11-24 | Semiconductor device |
| TW092133155A TWI251303B (en) | 2003-06-03 | 2003-11-26 | Semiconductor device |
| KR10-2003-0086420A KR100514019B1 (ko) | 2003-06-03 | 2003-12-01 | 반도체 장치 |
| CNA2004100035204A CN1574339A (zh) | 2003-06-03 | 2004-01-29 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157762A JP2004363217A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363217A true JP2004363217A (ja) | 2004-12-24 |
Family
ID=33487412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157762A Pending JP2004363217A (ja) | 2003-06-03 | 2003-06-03 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6879020B2 (ja) |
| JP (1) | JP2004363217A (ja) |
| KR (1) | KR100514019B1 (ja) |
| CN (1) | CN1574339A (ja) |
| TW (1) | TWI251303B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081152A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
| JP2007165387A (ja) * | 2005-12-09 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100909755B1 (ko) | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 및 그 형성방법 |
| JP2013021131A (ja) * | 2011-07-11 | 2013-01-31 | Fujitsu Semiconductor Ltd | 半導体装置および試験方法 |
| JP2014057086A (ja) * | 2013-11-01 | 2014-03-27 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115512B2 (en) * | 2004-05-17 | 2006-10-03 | Micron Technology | Methods of forming semiconductor constructions |
| KR100701697B1 (ko) * | 2005-06-29 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀얼 폴리사이드 게이트를 갖는 씨모스 소자의 제조방법 |
| US7701035B2 (en) | 2005-11-30 | 2010-04-20 | International Business Machines Corporation | Laser fuse structures for high power applications |
| JP4278672B2 (ja) * | 2005-12-08 | 2009-06-17 | パナソニック株式会社 | 半導体装置の製造方法 |
| US7397106B2 (en) * | 2005-12-12 | 2008-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser fuse with efficient heat dissipation |
| JP2008186846A (ja) * | 2007-01-26 | 2008-08-14 | Elpida Memory Inc | 半導体装置及びヒューズ素子の切断方法 |
| KR101043832B1 (ko) * | 2008-03-11 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8896090B2 (en) * | 2013-02-22 | 2014-11-25 | International Business Machines Corporation | Electrical fuses and methods of making electrical fuses |
| US9318607B2 (en) | 2013-07-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP6448424B2 (ja) * | 2015-03-17 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384122A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
| JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| JPH09153552A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000299381A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002184777A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224900A (ja) | 1998-02-05 | 1999-08-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001035876A (ja) | 1999-07-23 | 2001-02-09 | Nec Corp | フリップチップ接続構造、半導体装置および半導体装置製造方法 |
| JP2002164433A (ja) * | 2000-11-27 | 2002-06-07 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
-
2003
- 2003-06-03 JP JP2003157762A patent/JP2004363217A/ja active Pending
- 2003-11-24 US US10/718,720 patent/US6879020B2/en not_active Expired - Fee Related
- 2003-11-26 TW TW092133155A patent/TWI251303B/zh not_active IP Right Cessation
- 2003-12-01 KR KR10-2003-0086420A patent/KR100514019B1/ko not_active IP Right Cessation
-
2004
- 2004-01-29 CN CNA2004100035204A patent/CN1574339A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384122A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
| JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| JPH09153552A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000299381A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002184777A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081152A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
| JP2007165387A (ja) * | 2005-12-09 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100909755B1 (ko) | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 및 그 형성방법 |
| JP2013021131A (ja) * | 2011-07-11 | 2013-01-31 | Fujitsu Semiconductor Ltd | 半導体装置および試験方法 |
| US8633571B2 (en) | 2011-07-11 | 2014-01-21 | Fujitsu Semiconductor Limited | Semiconductor device and test method |
| US9081050B2 (en) | 2011-07-11 | 2015-07-14 | Fujitsu Semiconductor Limited | Semiconductor device and test method |
| JP2014057086A (ja) * | 2013-11-01 | 2014-03-27 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100514019B1 (ko) | 2005-09-13 |
| CN1574339A (zh) | 2005-02-02 |
| US6879020B2 (en) | 2005-04-12 |
| US20040245598A1 (en) | 2004-12-09 |
| KR20040104296A (ko) | 2004-12-10 |
| TW200428588A (en) | 2004-12-16 |
| TWI251303B (en) | 2006-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
| US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| JP2004363217A (ja) | 半導体装置 | |
| US7692265B2 (en) | Fuse and seal ring | |
| TWI311790B (en) | Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor | |
| JP2005019452A (ja) | 半導体装置 | |
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| CN106098639A (zh) | 晶片封装体及其制造方法 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| JP2001284352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4675146B2 (ja) | 半導体装置 | |
| JP3106493B2 (ja) | 半導体装置 | |
| TW200536032A (en) | Method and structure for improving adhesion between intermetal dielectric layer and cap layer | |
| US6642622B2 (en) | Semiconductor device with protective layer | |
| JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JP2006318989A (ja) | 半導体装置 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008066450A (ja) | 半導体装置 | |
| JP2007335429A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JP2006179916A (ja) | パッシベーション層を有する半導体素子 | |
| JPH0462176B2 (ja) | ||
| JPH0794548A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |