JPS6384122A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6384122A
JPS6384122A JP61230390A JP23039086A JPS6384122A JP S6384122 A JPS6384122 A JP S6384122A JP 61230390 A JP61230390 A JP 61230390A JP 23039086 A JP23039086 A JP 23039086A JP S6384122 A JPS6384122 A JP S6384122A
Authority
JP
Japan
Prior art keywords
protective film
film
semiconductor device
psg
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61230390A
Other languages
English (en)
Inventor
Takeshi Fukutomi
福富 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP61230390A priority Critical patent/JPS6384122A/ja
Publication of JPS6384122A publication Critical patent/JPS6384122A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の信頼性をより向上することので
きる半導体装置、詳しくは、多層配線電極部の保護膜構
造に関するものである。
従来の技術 近年、半導体装置の保護膜として外部からの不純物の侵
入保護、下地金属配線への応力緩和等、信頼性をより向
上する目的から、種類の異なる2層または、それ以上の
多層構造を有する保護膜が利用されるようになってきた
以下に、従来の保護膜構造について説明する。
第2図は、従来のボンデングパット部の保護膜2層構造
の断面図であり、1はシリコン基板、2.および3は拡
散層、4は層間絶縁膜、5はボンデングパットおよび配
線用アルミニウム合金、6は下層保護膜、7は上層保護
膜から構成している。
以上のように構成された保護膜の場合、上層保護膜7は
下層保護膜6に比べ耐湿性に強(、外部からの不純物の
侵入を防ぐ効果を有している。さらに2層構造を有する
ことで保護膜下のアルミニウム配線層5への応力を緩和
する効果、およびピンホルール等による不純物侵入を防
止する効果を有している。
発明が解決しようとする問題点 しかしながら、上記の従来構造では、たとえば下層保護
膜6として、引張応力を有し、吸湿性の大きなリンガラ
ス膜を用いている。
また上層保護膜7として、圧縮応力をもち、耐湿性に優
れているプラズマ気相成長法による窒化シリコン膜(以
下プラズマ窒化シリコン膜と略す)を用いることで、外
部からの不純物の侵入を阻止し、さらに2層構造を用い
ることで保護膜下のアルミニウム配線5への応力を緩和
する効果を有しているが、ボンデングパット部において
、吸湿性の大きなリンガラス膜が露出していることから
下層保護膜から水分など不純物が侵入しやすいという問
題を有していた。
本発明は、上記問題点に鑑みてなされたもので、アルミ
ニウム配線への応力を緩和し、かつ外部からの不純物の
侵入を阻止し、半導体装置の信頼性を向上させることの
できる保護膜構造を提供することを目的とする。
問題点を解決するための手段 本発明は、上記目的を達成するために、保護膜に2層以
上の多層構造を有し、ボンデングパット部の多層保護膜
の開口側面を耐湿性に優れた、ち密な膜質をもつ、上層
保護膜で全て被覆することを特徴とするものである。
作用 本発明の構造によって、ボンデングパット部の多層保護
膜は、耐湿性に優れた上層保護膜で被覆されていること
から、下層保護膜露出部分からの不純物の侵入を阻止す
ることが可能となる。さらに保護膜下のアルミニウム配
線層への応力を緩和する2層構造を有していることから
信頼性に優れた半導体装置の保護膜が可能となる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第1図は本発明の一実施例における半導体装置
の保護膜断面構造を示す図である。
第1図において、シリコン基板1に、イオン注入技術お
よび拡散技術を用いて、前記シリコン基板1と反対導電
型の拡散層2.シリコン基板1と同一導電型の拡散層3
を形成した後、層間絶縁膜4を形成する。
本実施例では、N型シリコン基板にP型拡散層2を0.
5μm、N型拡散層3を0.3.czmとし、さらに層
間絶縁膜として、リンガラス膜(PSG膜>8000A
を形成した。
次に、リソグラフィー技術およびエツチング技術を用い
て、所定の部分を開孔し、アルミニウム合金5を被着し
た後、配線およびボンデングパット部を形成する。本実
施例では、アルミニウム合金膜厚1μmとし、ボンデン
グパット部の形成パターン面形状(面精)を164μm
X164μmの正方形とした。
次に、下層保護膜6を気相成長法により被着した後、リ
ソグラフィー技術およびエツチング技術を用い、ボンデ
ングパット部を前記アルミニウム形成パターンより小さ
く開孔する。さらに上層保護膜7を前記同様、気相成長
法により形成した後、ボンデングパット部において前記
下層保護膜6の開孔面積よりさらに小さく開孔する。
本実施例では、下層保護膜5を減圧気相成長法による、
リンガラス膜(PSG膜)0.5μmとし、開孔面積を
アルミバット部面積より1辺20μm小さい144μm
X144μmの正方形とした。さらに、上層保護膜6と
してシランガス(SiH4)とアンモニアガス(NH3
)のプラズマ励起反応に基づくプラズマ気相成長法によ
り、プラズマ窒化シリコン膜を0.8μl形成した。
前記窒化シリコン膜の開孔面積は前記下層保護膜6 (
PSG膜)の開孔面積よりさらに1辺10μm小さい1
34μn+X134μmの正方形とした。
なお、本実施例では保護膜として2層構造の場合につい
て説明したが2層以上の多層構造においても使用可能な
ことは言うまでもない。また下層保護膜としてリンガラ
ス膜を用いたがポリイミド膜など有機絶縁膜についても
同様の効果がある。
さらに本実施例においてNPN型トランジスタを用いた
が、MO3型FET等半導体装置全てに適応できること
は言うまでもない。
発明の効果 本発明は、アルミニウム合金等金属配線への応力を緩和
する膜として吸湿性が大きく、引張応力をもつリンガラ
ス膜等を下層保護膜とし、前記下層保護膜のボンデング
パット部断面の露出個所を耐湿性に優れた窒化シリコン
膜等の上層保護膜で全て被覆する構造によって、外部不
純物の侵入を阻止し、信頼性の優れた半導体装置を実現
できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における半導体装置の断面図
、第2図は従来の半導体装置の断面図である。 1・・・・・・シリコン基板、2,3・・・・・・拡散
層、4・・・・・・層間絶縁膜、5・・・・・・配線お
よびボンデングパット、6・・・・・・下層保護膜、7
・・・・・・上層保護膜。 代理人の氏名 弁理士 中尾敏男 ほか1名/−−−シ
リコン電極 ?−拡執層 3−E継着 4−、、j色 間上色鼻琴月交 5−−−アルミニウム会食 6− 下層イ呆謹顔 7−  上層法1膜 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)保護膜に種類の異なる2層または、それ以上の多
    層構造を有する半導体装置において、ボンデングパット
    部多層保護膜断面の露出個所を耐湿性に優れた上層保護
    膜で全て被覆することを特徴とする半導体装置。
  2. (2)上記保護膜がリンガラス膜と窒化シリコン膜の2
    層構造であり、上記上層保護膜が窒化シリコン膜である
    ことを特徴とする特許請求の範囲第(1)項記載の半導
    体装置。
JP61230390A 1986-09-29 1986-09-29 半導体装置 Pending JPS6384122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61230390A JPS6384122A (ja) 1986-09-29 1986-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61230390A JPS6384122A (ja) 1986-09-29 1986-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS6384122A true JPS6384122A (ja) 1988-04-14

Family

ID=16907125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61230390A Pending JPS6384122A (ja) 1986-09-29 1986-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6384122A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276602A (ja) * 1990-03-26 1991-12-06 Murata Mfg Co Ltd ノイズフイルタ
JPH0436230U (ja) * 1990-07-20 1992-03-26
EP0541405A1 (en) * 1991-11-07 1993-05-12 Samsung Electronics Co. Ltd. Bond pad for semiconductor device
JP2004363217A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2005191077A (ja) * 2003-12-24 2005-07-14 Sony Corp 電界効果型トランジスタ及びその製造方法
JP2007294605A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
CN106887416A (zh) * 2015-12-16 2017-06-23 夏普株式会社 半导体器件
JP2019083284A (ja) * 2017-10-31 2019-05-30 日本電信電話株式会社 化合物半導体集積回路
JP2023163403A (ja) * 2022-04-28 2023-11-10 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276602A (ja) * 1990-03-26 1991-12-06 Murata Mfg Co Ltd ノイズフイルタ
JPH0436230U (ja) * 1990-07-20 1992-03-26
EP0541405A1 (en) * 1991-11-07 1993-05-12 Samsung Electronics Co. Ltd. Bond pad for semiconductor device
JP2004363217A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
US6879020B2 (en) 2003-06-03 2005-04-12 Renesas Technology Corp. Semiconductor device
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2005191077A (ja) * 2003-12-24 2005-07-14 Sony Corp 電界効果型トランジスタ及びその製造方法
JP4710224B2 (ja) * 2003-12-24 2011-06-29 ソニー株式会社 電界効果型トランジスタ及びその製造方法
JP2007294605A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
CN106887416A (zh) * 2015-12-16 2017-06-23 夏普株式会社 半导体器件
JP2019083284A (ja) * 2017-10-31 2019-05-30 日本電信電話株式会社 化合物半導体集積回路
JP2023163403A (ja) * 2022-04-28 2023-11-10 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Similar Documents

Publication Publication Date Title
JPS60115245A (ja) 半導体装置の製造方法
JPS6384122A (ja) 半導体装置
JP2001077150A (ja) 半導体装置およびその製造方法
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH05218015A (ja) 半導体装置
JPH01293632A (ja) 半導体装置
JPS6247135A (ja) 半導体装置の製造方法
JPH0230137A (ja) 半導体装置の配線形成方法
JPH06267935A (ja) 半導体装置の製造方法
JPS63174348A (ja) 積層構造半導体装置
JPS63308924A (ja) 半導体装置
JPS62287645A (ja) 半導体集積回路
JP3103912B2 (ja) 半導体ウエハのストリート構造およびその製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH03209823A (ja) 樹脂封止型半導体装置
JP2596848B2 (ja) 半導体装置の製造方法
JPS6179233A (ja) 半導体装置
JPS59211236A (ja) 半導体装置
JPS5939050A (ja) 半導体装置の製造方法
JPH03112151A (ja) 能動層積層素子
JPH07153756A (ja) 半導体集積回路装置
JP2538245Y2 (ja) 半導体装置
JPS58116753A (ja) 半導体装置
JPS6248381B2 (ja)
JPH0260128A (ja) 半導体装置