JP4710224B2 - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4710224B2 JP4710224B2 JP2003427436A JP2003427436A JP4710224B2 JP 4710224 B2 JP4710224 B2 JP 4710224B2 JP 2003427436 A JP2003427436 A JP 2003427436A JP 2003427436 A JP2003427436 A JP 2003427436A JP 4710224 B2 JP4710224 B2 JP 4710224B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- effect transistor
- formation region
- channel formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成されたソース/ドレイン電極、及び、
(D)ソース/ドレイン電極間であって、ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
(A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、及び、
(D)有機半導体材料層上に形成されたソース/ドレイン電極、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
(a)基体上にゲート電極を形成する工程と、
(b)ゲート電極上にゲート絶縁膜を形成する工程と、
(c)ゲート絶縁膜上にソース/ドレイン電極を形成する工程と、
(d)ソース/ドレイン電極間であって、ゲート絶縁膜上に有機半導体材料層から成るチャネル形成領域を形成する工程と、
(e)少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
(a)基体上にゲート電極を形成する工程と、
(b)ゲート電極上にゲート絶縁膜を形成する工程と、
(c)ゲート絶縁膜上に有機半導体材料層を形成する工程と、
(d)有機半導体材料層上にソース/ドレイン電極を形成し、該ソース/ドレイン電極の間に位置する該有機半導体材料層の部分から成るチャネル形成領域を得る工程と、
(e)少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
ポリピロール[図5の構造式(3)参照]
ポリフラン[図5の構造式(4)参照]
ポリチオフェン[図5の構造式(5)参照]
ポリセレノフェン[図5の構造式(6)参照]
ポリテルロフェン[図5の構造式(7)参照]
ポリ(3−アルキルチオフェン)[図5の構造式(8)参照]
ポリ(3−チオフェン−β−エタンスルホン酸)[図5の構造式(9)参照]
ポリ(N−アルキルピロール)[図6の構造式(10)参照]
ポリ(3−アルキルピロール)[図6の構造式(11)参照]
ポリ(3,4−ジアルキルピロール)[図6の構造式(12)参照]
ポリ(2,2’−チエニルピロール)[図6の構造式(13)参照]
ポリアニリン[図6の構造式(14)参照]
ポリ(ジベンゾチオフェンスルフィド)[図6の構造式(15)参照]
4,4’−ジイソシアノビフェニル[図7の構造式(17)参照]
4,4’−ジイソシアノ−p−テルフェニル[図7の構造式(18)参照]
2,5−ビス(5’−チオアセチル−2’−チオフェニル)チオフェン[図7の構造式(19)参照]
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成されたソース/ドレイン電極14、及び、
(D)ソース/ドレイン電極14間であって、ゲート絶縁膜13上に形成された有機半導体材料層15から成るチャネル形成領域16、
を備えている。
先ず、基体上にゲート電極を形成する。具体的には、シリコン基板から成る支持体10に接着されたポリエーテルスルホン(PES)から成る基体11上に、レジスト層21に基づきゲート電極形成用のパターンを形成する(図1の(A)参照)。
次に、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する(図1の(D)参照)。具体的には、SiO2から成るゲート絶縁膜13を、スパッタリング法に基づき、ゲート電極12及び基体11上に形成する。ゲート絶縁膜13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極12の取出部をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜13の成膜時、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、SiO2の成膜中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。
次に、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。具体的には、全面に、レジスト層22に基づきソース/ドレイン電極形成用のパターンを形成する(図2の(A)参照)。
次に、ソース/ドレイン電極14間であって、ゲート絶縁膜13上に有機半導体材料層15から成るチャネル形成領域16を形成する。具体的には、ゲート電極12の一部及びソース/ドレイン電極14をハードマスクで覆った状態で、真空蒸着法に基づき、有機半導体材料であるペンタセンをゲート絶縁膜13上に形成する(図3の(A)参照)。これによって、ゲート電極12及びソース/ドレイン電極14の取出部をフォトリソグラフィ・プロセス無しで形成することができる。ペンタセンの蒸着を行う際、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度を所望の温度に確実に制御することができるので、グレイサイズが大きく、結晶性の良い有機半導体材料層15を形成することができる。ペンタセン薄膜の形成条件を以下の表1に例示する。
[成膜可能な条件]
支持体温度:0〜200゜C
成膜速度 :0.01nm/秒〜1nm/秒
圧力 :10-5Pa〜10-3Pa
[典型的な成膜条件]
支持体温度:60゜C
成膜速度 :0.05nm/秒
圧力 :1×10-4Pa
次いで、少なくともチャネル形成領域16の上に保護層を形成する。具体的には、全面にSiOXから成る吸湿層17をスパッタリング法にて成膜した後、吸湿層17上にSiNxから成る耐湿層18をスパッタリング法にて成膜する。こうして、図3の(B)に示す構造を得ることができる。ここで、SiOXから成る吸湿層17の成膜時、適切なRFパワー、スパッタリングチャンバーに導入するアルゴンガスと酸素ガスの流量比、成膜圧力を適切に選択することで、有機半導体材料層15に対するダメージが低く、且つ、高抵抗の吸湿層17を形成することができる。また、SiNxから成る耐湿層18の成膜時、適切なRFパワー、スパッタリングチャンバーに導入するアルゴンガスと窒素ガスの流量比、成膜圧力を適切に選択することで、有機半導体材料層15に対するダメージが低く、且つ、高抵抗の吸湿層17を形成することができる。尚、これらの保護層の成膜を行う際に、ゲート電極12及びソース/ドレイン電極14の一部をハードマスクで覆えば、ゲート電極12及びソース/ドレイン電極14の取出部をフォトリソグラフィ・プロセス無しで形成することができる。SiOXから成る吸湿層17の成膜条件を以下の表2に例示し、SiNxから成る耐湿層18の成膜条件を以下の表3に例示する。
[スパッタリング法によるSiOXから成る吸湿層17の成膜条件]
支持体温度 :25゜C
成膜速度 :0.2nm/秒
圧力 :0.5Pa
プロセスガス:Ar/O2=30/10sccm
RFパワー :600W
[SiNxから成る耐湿層18の成膜条件]
支持体温度 :25゜C
成膜速度 :0.03nm/秒
圧力 :0.5Pa
プロセスガス:Ar/N2=40/5sccm
RFパワー :100W
その後、ゲート電極12及びソース/ドレイン電極14の上方の吸湿層17及び耐湿層18の部分に開口部を形成し、これらの開口部内を含む耐湿層18上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線19A、及びソース/ドレイン電極14に接続された配線19B,19Cを形成することができる(図3の(C))。こうして、実施例1のFETを得ることができる。
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12上に形成されたゲート絶縁膜13、
(C)ゲート絶縁膜13上に形成された有機半導体材料層15から成るチャネル形成領域16、及び、
(D)有機半導体材料層15上に形成されたソース/ドレイン電極14、
を備えている。
先ず、実施例1の[工程−100]と同様の方法で、基体11上にゲート電極12を形成する。次いで、実施例1の[工程−110]と同様の方法で、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する。
その後、実施例1の[工程−130]と同様の方法で、ゲート絶縁膜13上に有機半導体材料層15を形成する(図4の(A)参照)。具体的には、ゲート電極12の一部をハードマスクで覆った状態で、真空蒸着法に基づき、有機半導体材料であるペンタセンをゲート絶縁膜13上に形成する。ペンタセン薄膜の形成条件は表1と同様とすればよい。
次いで、有機半導体材料層15上にソース/ドレイン電極14を形成する(図4の(B)参照)。具体的には、密着層としてのTi層、ソース/ドレイン電極14としてのAu層を有機半導体材料層15上に真空蒸着法によって形成する。尚、Ti層及びAu層の成膜を行う際、有機半導体材料層15の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しでソース/ドレイン電極14を形成することができるし、有機半導体材料層15に損傷が発生することを確実に防止することができる。図面においては、密着層の図示を省略した。こうして、ソース/ドレイン電極14の間に位置する有機半導体材料層15の部分から成るチャネル形成領域16を得ることができる。蒸着を行う際、基体11が接着されている支持体10は温度を調整することができる支持体ホルダー(図示せず)に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体11の変形を最小限に抑えた成膜を行うことができる。
次いで、少なくともチャネル形成領域16の上に保護層を形成する。具体的には、全面にSiOXから成る吸湿層17をスパッタリング法にて成膜した後、吸湿層17上にSiNxから成る耐湿層18をスパッタリング法にて成膜する。こうして、図4の(C)に示す構造を得ることができる。
その後、ゲート電極12及びソース/ドレイン電極14の上方の吸湿層17及び耐湿層18の部分に開口部を形成し、これらの開口部内を含む耐湿層18上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線19A、及びソース/ドレイン電極14に接続された配線19B,19Cを形成することができる。こうして、実施例2のFETを得ることができる。
Claims (20)
- (A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成されたソース/ドレイン電極、及び、
(D)ソース/ドレイン電極間であって、ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
保護層は、チャネル形成領域側から、少なくとも、第1層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第2層の積層構造を有し、
保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース/ドレイン電極に接続されたコンタクトホールを備え、
コンタクトホールとチャネル形成領域との間には第1層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第1層によって阻止されることを特徴とする電界効果型トランジスタ。 - (A)基体上に形成されたゲート電極、
(B)ゲート電極上に形成されたゲート絶縁膜、
(C)ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、及び、
(D)有機半導体材料層上に形成されたソース/ドレイン電極、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
保護層は、チャネル形成領域側から、少なくとも、第1層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第2層の積層構造を有し、
保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース/ドレイン電極に接続されたコンタクトホールを備え、
コンタクトホールとチャネル形成領域との間には第1層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第1層によって阻止されることを特徴とする電界効果型トランジスタ。 - 前記保護層は、チャネル形成領域側から、第1層及び第2層の2層積層構造を有することを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記保護層は、チャネル形成領域側から、第1層、第2層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第3層の3層積層構造を有することを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記第1層は、無機材料から成ることを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記第1層はSiOX系材料から成ることを特徴とする請求項5に記載の電界効果型トランジスタ。
- 前記第1層はAl2O3から成ることを特徴とする請求項5に記載の電界効果型トランジスタ。
- 前記第2層は、無機材料又は有機材料から成ることを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記第2層はSiNxから成ることを特徴とする請求項8に記載の電界効果型トランジスタ。
- 前記第2層はエポキシ系樹脂から成ることを特徴とする請求項8に記載の電界効果型トランジスタ。
- (a)基体上にゲート電極を形成する工程と、
(b)ゲート電極上にゲート絶縁膜を形成する工程と、
(c)ゲート絶縁膜上にソース/ドレイン電極を形成する工程と、
(d)ソース/ドレイン電極間であって、ゲート絶縁膜上に有機半導体材料層から成るチャネル形成領域を形成する工程と、
(e)少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
保護層は、チャネル形成領域側から、少なくとも、第1層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第2層の積層構造を有し、
前記工程(e)の後、保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース/ドレイン電極に接続されたコンタクトホールを形成する工程を備え、
コンタクトホールとチャネル形成領域との間には第1層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第1層によって阻止されることを特徴とする電界効果型トランジスタの製造方法。 - (a)基体上にゲート電極を形成する工程と、
(b)ゲート電極上にゲート絶縁膜を形成する工程と、
(c)ゲート絶縁膜上に有機半導体材料層を形成する工程と、
(d)有機半導体材料層上にソース/ドレイン電極を形成し、該ソース/ドレイン電極の間に位置する該有機半導体材料層の部分から成るチャネル形成領域を得る工程と、
(e)少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
保護層は、チャネル形成領域側から、少なくとも、第1層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第2層の積層構造を有し、
前記工程(e)の後、保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース/ドレイン電極に接続されたコンタクトホールを形成する工程を備え、
コンタクトホールとチャネル形成領域との間には第1層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第1層によって阻止されることを特徴とする電界効果型トランジスタの製造方法。 - 前記保護層は、チャネル形成領域側から、第1層及び第2層の2層積層構造を有することを特徴とする請求項11又は請求項12に記載の電界効果型トランジスタの製造方法。
- 前記保護層は、チャネル形成領域側から、第1層、第2層、及び、第1層よりも水分を吸収し難い、若しくは、水分を透過し難い第3層の3層積層構造を有することを特徴とする請求項11又は請求項12に記載の電界効果型トランジスタの製造方法。
- 前記第1層は、無機材料から成ることを特徴とする請求項11又は請求項12に記載の電界効果型トランジスタの製造方法。
- 前記第1層はSiOX系材料から成ることを特徴とする請求項15に記載の電界効果型トランジスタの製造方法。
- 前記第1層はAl2O3から成ることを特徴とする請求項15に記載の電界効果型トランジスタの製造方法。
- 前記第2層は、無機材料又は有機材料から成ることを特徴とする請求項11又は請求項12に記載の電界効果型トランジスタの製造方法。
- 前記第2層はSiNxから成ることを特徴とする請求項18に記載の電界効果型トランジスタの製造方法。
- 前記第2層はエポキシ系樹脂から成ることを特徴とする請求項18に記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427436A JP4710224B2 (ja) | 2003-12-24 | 2003-12-24 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003427436A JP4710224B2 (ja) | 2003-12-24 | 2003-12-24 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191077A JP2005191077A (ja) | 2005-07-14 |
JP4710224B2 true JP4710224B2 (ja) | 2011-06-29 |
Family
ID=34786713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003427436A Expired - Fee Related JP4710224B2 (ja) | 2003-12-24 | 2003-12-24 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4710224B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019201936A1 (de) | 2018-03-27 | 2019-10-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5098153B2 (ja) * | 2005-11-01 | 2012-12-12 | 凸版印刷株式会社 | 有機トランジスタおよびその製造方法 |
JP2007134481A (ja) * | 2005-11-10 | 2007-05-31 | Sony Corp | 半導体装置の製造方法 |
JP4992232B2 (ja) * | 2005-11-30 | 2012-08-08 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法及び成膜装置 |
JP2007318025A (ja) * | 2006-05-29 | 2007-12-06 | Dainippon Printing Co Ltd | 有機半導体素子、および、有機半導体素子の製造方法 |
JP5066846B2 (ja) * | 2006-06-23 | 2012-11-07 | 凸版印刷株式会社 | 有機トランジスタおよびその製造方法 |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
JP2008235581A (ja) * | 2007-03-20 | 2008-10-02 | National Institute Of Advanced Industrial & Technology | 有機薄膜トランジスタ及びその製造方法 |
JP5328122B2 (ja) | 2007-08-20 | 2013-10-30 | ローム株式会社 | 有機薄膜トランジスタ |
WO2011043206A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011052384A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5626959B2 (ja) * | 2010-02-19 | 2014-11-19 | 独立行政法人物質・材料研究機構 | 有機半導体デバイスのコンタクト構造、有機半導体デバイス及びその作製方法 |
KR102559500B1 (ko) | 2017-07-27 | 2023-07-24 | 아사히 가세이 가부시키가이샤 | 산화구리 잉크 및 이것을 이용한 도전성 기판의 제조 방법, 도막을 포함하는 제품 및 이것을 이용한 제품의 제조 방법, 도전성 패턴을 갖는 제품의 제조 방법, 및 도전성 패턴을 갖는 제품 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384122A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
JPH05218015A (ja) * | 1992-01-30 | 1993-08-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
JPH08306686A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 半導体装置の絶縁膜形成方法 |
JPH10303294A (ja) * | 1997-04-22 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000114534A (ja) * | 1998-10-02 | 2000-04-21 | Canon Inc | 光電変換装置 |
JP2001077329A (ja) * | 1999-07-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002115867A (ja) * | 2000-07-31 | 2002-04-19 | Mitsubishi Chemical Engineering Corp | 排熱利用型コジェネレーションシステム |
JP2002252088A (ja) * | 2001-02-27 | 2002-09-06 | Nec Corp | 発光体、発光素子部、およびそれを用いた発光表示装置 |
JP2002275351A (ja) * | 2001-03-19 | 2002-09-25 | Toray Ind Inc | 半導体封止用エポキシ樹脂組成物タブレット及び該タブレットで封止された半導体装置 |
JP2003031652A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 半導体装置およびその製造方法 |
WO2003089515A1 (fr) * | 2002-04-22 | 2003-10-30 | Konica Minolta Holdings, Inc. | Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire |
-
2003
- 2003-12-24 JP JP2003427436A patent/JP4710224B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6384122A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
JPH05218015A (ja) * | 1992-01-30 | 1993-08-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
JPH08306686A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 半導体装置の絶縁膜形成方法 |
JPH10303294A (ja) * | 1997-04-22 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000114534A (ja) * | 1998-10-02 | 2000-04-21 | Canon Inc | 光電変換装置 |
JP2001077329A (ja) * | 1999-07-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002115867A (ja) * | 2000-07-31 | 2002-04-19 | Mitsubishi Chemical Engineering Corp | 排熱利用型コジェネレーションシステム |
JP2002252088A (ja) * | 2001-02-27 | 2002-09-06 | Nec Corp | 発光体、発光素子部、およびそれを用いた発光表示装置 |
JP2002275351A (ja) * | 2001-03-19 | 2002-09-25 | Toray Ind Inc | 半導体封止用エポキシ樹脂組成物タブレット及び該タブレットで封止された半導体装置 |
JP2003031652A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 半導体装置およびその製造方法 |
WO2003089515A1 (fr) * | 2002-04-22 | 2003-10-30 | Konica Minolta Holdings, Inc. | Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019201936A1 (de) | 2018-03-27 | 2019-10-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US10686068B2 (en) | 2018-03-27 | 2020-06-16 | Mitsubishi Electric Corporation | Semiconductor device having termination region with insulator having low coefficient of moisture absorption |
US10892363B2 (en) | 2018-03-27 | 2021-01-12 | Mitsubishi Electric Corporation | Semiconductor device having termination region with insulator films having different coefficients of moisture absorption |
Also Published As
Publication number | Publication date |
---|---|
JP2005191077A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164614B1 (ko) | 금속 단층막 형성 방법, 배선 형성 방법 및 전계 효과형 트랜지스터의 제조 방법 | |
JP5109223B2 (ja) | 電界効果型トランジスタ | |
US7141816B2 (en) | Field effect transistor | |
JP5055719B2 (ja) | 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法 | |
JP4710224B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
US9246008B2 (en) | Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus | |
JP2013016611A (ja) | 半導体装置及びその製造方法、並びに、画像表示装置の製造方法 | |
JP2008186885A (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
US20110081746A1 (en) | Method for producing semiconductor device | |
JP4569207B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP4826074B2 (ja) | 電界効果型トランジスタ | |
JP2005123354A (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ | |
JP2006278692A (ja) | 有機電界効果型トランジスタ | |
WO2006106321A1 (en) | Patterning metal layers | |
JP5158010B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP5110143B2 (ja) | 電界効果型トランジスタ | |
US20170018726A1 (en) | Electronic device and manufacturing method thereof | |
JP2009224689A (ja) | 有機トランジスタ及びその製造方法 | |
WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus | |
WO2013153998A1 (ja) | 電子デバイス及びその製造方法並びに画像表示装置 | |
JP2005259852A (ja) | 電界効果型トランジスタ | |
JP2014056876A (ja) | 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |