JP2001077329A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001077329A JP2001077329A JP2000031952A JP2000031952A JP2001077329A JP 2001077329 A JP2001077329 A JP 2001077329A JP 2000031952 A JP2000031952 A JP 2000031952A JP 2000031952 A JP2000031952 A JP 2000031952A JP 2001077329 A JP2001077329 A JP 2001077329A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- region
- layer
- etching
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 電気特性が安定した半導体装置を提供する。
【解決手段】 半導体基板１０上に形成されたスピンオ
ングラス膜１８を備える。スピンオングラス膜１８は、
基層１８ａおよび表層１８ｂからなる積層構造を有し、
表層１８ｂが基層１８ａに比較して緻密化されている。
ングラス膜１８を備える。スピンオングラス膜１８は、
基層１８ａおよび表層１８ｂからなる積層構造を有し、
表層１８ｂが基層１８ａに比較して緻密化されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置のような半導体装置の高集積化のための多層配線構造
に用いるのに好適なスピンオングラス（Spin On Glas
s）膜を備える半導体装置及びその製造方法に関するも
のである。
置のような半導体装置の高集積化のための多層配線構造
に用いるのに好適なスピンオングラス（Spin On Glas
s）膜を備える半導体装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】半導体装置の多層配線技術において、半
導体基板上に形成された下層配線とその上方に形成され
た上層配線との間に層間絶縁膜を形成することにより、
多層配線構造が得られる。この配線構造により、半導体
装置の集積度の向上が図られている。
導体基板上に形成された下層配線とその上方に形成され
た上層配線との間に層間絶縁膜を形成することにより、
多層配線構造が得られる。この配線構造により、半導体
装置の集積度の向上が図られている。
【０００３】一般的に、層間絶縁膜には、半導体基板上
の活性領域（例えばＭＯＳトランジスタのソース・ドレ
イン領域）を露出させるコンタクトホールが形成され
る。
の活性領域（例えばＭＯＳトランジスタのソース・ドレ
イン領域）を露出させるコンタクトホールが形成され
る。
【０００４】このようなコンタクトホールの形成技術
に、自己整合コンタクト技術がある。この自己整合コン
タクト技術は以下のステップに従って実行される。
に、自己整合コンタクト技術がある。この自己整合コン
タクト技術は以下のステップに従って実行される。
【０００５】まず、側面と上面が保護膜で覆われた一対
のゲート電極を半導体基板上に形成する。この保護膜は
例えばシリコン窒化膜で構成されている。
のゲート電極を半導体基板上に形成する。この保護膜は
例えばシリコン窒化膜で構成されている。
【０００６】次に、このゲート電極と保護膜を覆うよう
に、半導体基板上全面に層間絶縁膜を形成する。
に、半導体基板上全面に層間絶縁膜を形成する。
【０００７】次に、開口部を持つエッチングマスクを、
この開口部がゲート電極間に位置する半導体基板の活性
領域に対応するよう、層間絶縁膜上に形成する。
この開口部がゲート電極間に位置する半導体基板の活性
領域に対応するよう、層間絶縁膜上に形成する。
【０００８】その後、このエッチングマスクを使用して
エッチング処理を実行し、この活性領域から層間絶縁膜
の上部表面に延在するコンタクトホールを形成する。こ
の時、この保護膜はエッチングガス等に対して高いエッ
チング耐性を有しているので、この保護膜がエッチング
されることが防止される。これはこの保護膜がエッチン
グマスクとして機能することを意味する。
エッチング処理を実行し、この活性領域から層間絶縁膜
の上部表面に延在するコンタクトホールを形成する。こ
の時、この保護膜はエッチングガス等に対して高いエッ
チング耐性を有しているので、この保護膜がエッチング
されることが防止される。これはこの保護膜がエッチン
グマスクとして機能することを意味する。
【０００９】この自己整合技術においては、保護膜のマ
スク機能により、たとえこのエッチングマスクが所望の
位置からわずかにずれた位置に形成されたとしても、活
性領域を露出させるコンタクトホールを得ることができ
る。
スク機能により、たとえこのエッチングマスクが所望の
位置からわずかにずれた位置に形成されたとしても、活
性領域を露出させるコンタクトホールを得ることができ
る。
【００１０】
【発明が解決しようとする課題】このようなエッチング
マスクを用いたエッチング処理（選択エッチング処理）
では異方性エッチングが使用されている。この異方性エ
ッチングは垂直方向に比較して水平方向へのエッチング
割合が小さいエッチングである。そのために、エッチン
グマスクに大きな位置合わせずれが生じた場合、露出さ
れる活性領域の面積が所望の面積（設計値）よりも小さ
くなる可能性がある。
マスクを用いたエッチング処理（選択エッチング処理）
では異方性エッチングが使用されている。この異方性エ
ッチングは垂直方向に比較して水平方向へのエッチング
割合が小さいエッチングである。そのために、エッチン
グマスクに大きな位置合わせずれが生じた場合、露出さ
れる活性領域の面積が所望の面積（設計値）よりも小さ
くなる可能性がある。
【００１１】この面積の減少は、コンタクトホール内に
形成された導電部と活性領域との間の接触抵抗値の増大
につながる。このことは、半導体基板上に形成された同
種の複数のコンタクトホールにおいて、電気的特性が不
均一になることも意味する。
形成された導電部と活性領域との間の接触抵抗値の増大
につながる。このことは、半導体基板上に形成された同
種の複数のコンタクトホールにおいて、電気的特性が不
均一になることも意味する。
【００１２】上記した問題点を解決するために、前記し
た異方性エッチングに代り、等方性エッチングを使用す
ることが考えられる。しかしながら、層間絶縁膜中にコ
ンタクトホールを形成するために、等方性エッチングの
みを単に適用した場合、このコンタクトホールの深さ及
び活性領域の露出面積を制御することが困難であり、所
望のコンタクトホールを得ることはできない可能性があ
る。
た異方性エッチングに代り、等方性エッチングを使用す
ることが考えられる。しかしながら、層間絶縁膜中にコ
ンタクトホールを形成するために、等方性エッチングの
みを単に適用した場合、このコンタクトホールの深さ及
び活性領域の露出面積を制御することが困難であり、所
望のコンタクトホールを得ることはできない可能性があ
る。
【００１３】また、等方性及び異方性の両エッチングを
前記選択エッチングに適用することも考えられる。しか
しながら、単一の耐エッチング特性を持つ層間絶縁膜に
異なる種類のエッチング方法、すなわち、等方性及び異
方性エッチングにさらすことは、現実的ではない。
前記選択エッチングに適用することも考えられる。しか
しながら、単一の耐エッチング特性を持つ層間絶縁膜に
異なる種類のエッチング方法、すなわち、等方性及び異
方性エッチングにさらすことは、現実的ではない。
【００１４】そこで、改善された電気的特性を持つ、半
導体装置及びその製造方法が望まれている。
導体装置及びその製造方法が望まれている。
【００１５】
【課題を解決するための手段】本発明は上述した課題を
解決するためになされたものであり、その代表的なもの
のうちの１つは、半導体基板に形成されたＭＯＳトラン
ジスタ上にスピンオングラス層を形成する工程と、この
スピンオングラス層の表面部をこのスピンオングラス層
の下部よりも緻密な層に変換する工程と、この緻密な層
の第１の部分を第１のエッチングで除去し、このスピン
オングラス層の下部表面を露出させる工程と、露出され
た下部表面に対応するスピンオングラス層の第２の部分
を第２のエッチングで除去し、ＭＯＳトランジスタの不
純物拡散領域を露出する工程と、この不純物拡散領域上
に導電材料を形成する工程とを施したものである。
解決するためになされたものであり、その代表的なもの
のうちの１つは、半導体基板に形成されたＭＯＳトラン
ジスタ上にスピンオングラス層を形成する工程と、この
スピンオングラス層の表面部をこのスピンオングラス層
の下部よりも緻密な層に変換する工程と、この緻密な層
の第１の部分を第１のエッチングで除去し、このスピン
オングラス層の下部表面を露出させる工程と、露出され
た下部表面に対応するスピンオングラス層の第２の部分
を第２のエッチングで除去し、ＭＯＳトランジスタの不
純物拡散領域を露出する工程と、この不純物拡散領域上
に導電材料を形成する工程とを施したものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
における半導体装置の製造工程を示す図であり、ＭＯＳ
トランジスタの製造工程を含んでいる。図１は、実質的
に２層で構成されるスピンオングラス膜を自己整合コン
タクト技術に適用した例を示す。このスピンオングラス
膜は２層で構成されるので積層構造とも称す。
を参照して詳細に説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
における半導体装置の製造工程を示す図であり、ＭＯＳ
トランジスタの製造工程を含んでいる。図１は、実質的
に２層で構成されるスピンオングラス膜を自己整合コン
タクト技術に適用した例を示す。このスピンオングラス
膜は２層で構成されるので積層構造とも称す。
【００１７】図１（ａ）に示されているように、例えば
シリコンのような半導体材料からなる半導体基板１０上
に、例えばＬＯＣＯＳ法を用いて、フィールド酸化膜か
らなる素子分離領域１１が形成される。この素子分離領
域１１は、トランジスタの様な能動素子もしくは抵抗の
ような受動素子が形成される活性領域１２を区画する。
シリコンのような半導体材料からなる半導体基板１０上
に、例えばＬＯＣＯＳ法を用いて、フィールド酸化膜か
らなる素子分離領域１１が形成される。この素子分離領
域１１は、トランジスタの様な能動素子もしくは抵抗の
ような受動素子が形成される活性領域１２を区画する。
【００１８】一対のゲート電極１４ａ、１４ｂが活性領
域１２上にゲート酸化膜１３ａ、１３ｂを介して形成さ
れている。一対のゲート電極１４ａ、１４ｂは互いに離
れて配置されている。各ゲート電極１４ａ、１４ｂの上
面及び両側面にはシリコン窒化膜からなる保護膜１５
（１５ａ及び１５ｂ）が形成される。この構造は、従来
の自己整合コンタクト技術として良く知られている。
域１２上にゲート酸化膜１３ａ、１３ｂを介して形成さ
れている。一対のゲート電極１４ａ、１４ｂは互いに離
れて配置されている。各ゲート電極１４ａ、１４ｂの上
面及び両側面にはシリコン窒化膜からなる保護膜１５
（１５ａ及び１５ｂ）が形成される。この構造は、従来
の自己整合コンタクト技術として良く知られている。
【００１９】ソース・ドレイン領域として機能する不純
物拡散領域１６ａ、１６ｂは、ゲート電極１４ａ、１４
ｂに隣接した活性領域１２上に形成される。この不純物
拡散領域１６ａ、１６ｂは、イオン注入法を使用するこ
とによって形成される。この時、保護膜１５ａ、１５ｂ
はイオン注入のマスクとして機能する。
物拡散領域１６ａ、１６ｂは、ゲート電極１４ａ、１４
ｂに隣接した活性領域１２上に形成される。この不純物
拡散領域１６ａ、１６ｂは、イオン注入法を使用するこ
とによって形成される。この時、保護膜１５ａ、１５ｂ
はイオン注入のマスクとして機能する。
【００２０】さらにイオン注入による活性領域１２の損
傷を防止するために、マスク酸化膜１７がこのイオン注
入技術において利用される。このようなマスク酸化膜１
７はこの技術分野において良く知られている。
傷を防止するために、マスク酸化膜１７がこのイオン注
入技術において利用される。このようなマスク酸化膜１
７はこの技術分野において良く知られている。
【００２１】次に、図１（ｂ）に示されているように、
マスク酸化膜１７が除去される。このマスク酸化膜１７
は、不純物拡散領域１６ａ、１６ｂの形成後、エッチャ
ントにより除去される。この例では、０．３％濃度のフ
ッ酸を含むエッチング液が使用される。
マスク酸化膜１７が除去される。このマスク酸化膜１７
は、不純物拡散領域１６ａ、１６ｂの形成後、エッチャ
ントにより除去される。この例では、０．３％濃度のフ
ッ酸を含むエッチング液が使用される。
【００２２】その後、スピンオングラス膜１８（１８ａ
および１８ｂ）が、各ゲート電極１４ａ、１４ｂ、保護
膜１５ａ、１５ｂ、素子分離領域１１及び活性領域１２
を含む全面に形成される。
および１８ｂ）が、各ゲート電極１４ａ、１４ｂ、保護
膜１５ａ、１５ｂ、素子分離領域１１及び活性領域１２
を含む全面に形成される。
【００２３】スピンオングラス膜１８は、以下の工程を
実行することにより形成される。
実行することにより形成される。
【００２４】最初にシリコン化合物を有機溶剤に溶かし
スピンオングラス溶液を得る。次に、得られたスピンオ
ングラス溶液を全面に塗布する。その後、塗布されたス
ピンオングラス溶液をベークしそれにより最終的にスピ
ンオングラス膜１８が得られる。スピンオングラス膜１
８が層間絶縁膜として導入されているので、たとえゲー
ト電極１４ａ、１４ｂおよび保護膜１５（１５ａおよび
１５ｂ）の様な段差部が層間絶縁膜中に存在したとして
も、平坦化された表面を持つ層間絶縁膜を得ることがで
きる。従って、層間絶縁膜の表面の凹凸に起因するフォ
トリソグラフィプロセス内での誤差、あるいは配線の断
線等を考慮することなく上層の配線を精密に形成するこ
とができる。
スピンオングラス溶液を得る。次に、得られたスピンオ
ングラス溶液を全面に塗布する。その後、塗布されたス
ピンオングラス溶液をベークしそれにより最終的にスピ
ンオングラス膜１８が得られる。スピンオングラス膜１
８が層間絶縁膜として導入されているので、たとえゲー
ト電極１４ａ、１４ｂおよび保護膜１５（１５ａおよび
１５ｂ）の様な段差部が層間絶縁膜中に存在したとして
も、平坦化された表面を持つ層間絶縁膜を得ることがで
きる。従って、層間絶縁膜の表面の凹凸に起因するフォ
トリソグラフィプロセス内での誤差、あるいは配線の断
線等を考慮することなく上層の配線を精密に形成するこ
とができる。
【００２５】次に、ゲート電極１４ａ、１４ｂ間に位置
する不純物拡散領域１６ａを露出するコンタクトホール
を形成するに先立ち、スピンオングラス膜１８の表面及
びその近傍の部分に、例えばアルゴンの様なイオンが注
入される。これにより、スピンオングラス膜１８のイオ
ン注入を受けた部分が緻密な層１８ｂに変換される。そ
の結果、非イオン注入部分により構成される基層１８ａ
と、該基層１８ａよりも緻密化された表層１８ｂとから
なる積層構造が最終的に得られる。
する不純物拡散領域１６ａを露出するコンタクトホール
を形成するに先立ち、スピンオングラス膜１８の表面及
びその近傍の部分に、例えばアルゴンの様なイオンが注
入される。これにより、スピンオングラス膜１８のイオ
ン注入を受けた部分が緻密な層１８ｂに変換される。そ
の結果、非イオン注入部分により構成される基層１８ａ
と、該基層１８ａよりも緻密化された表層１８ｂとから
なる積層構造が最終的に得られる。
【００２６】このようにイオン注入によりスピンオング
ラス膜の積層構造を得ることは、１９９７年３月１１日
に公開された特開平９−６９５６２号公報に記載されて
いる。この公報には、イオン注入によりスピンオングラ
ス膜中に緻密な層が形成される理由が述べられている。
この公報によれば、スピンオングラス膜中の有機成分が
分解されると共に、スピンオングラス膜中の水分および
水酸基が減少されることによるというのがその理由であ
る。
ラス膜の積層構造を得ることは、１９９７年３月１１日
に公開された特開平９−６９５６２号公報に記載されて
いる。この公報には、イオン注入によりスピンオングラ
ス膜中に緻密な層が形成される理由が述べられている。
この公報によれば、スピンオングラス膜中の有機成分が
分解されると共に、スピンオングラス膜中の水分および
水酸基が減少されることによるというのがその理由であ
る。
【００２７】従って、スピンオングラス膜１８に緻密化
された層を得るために使用されるイオンは、アルゴンに
限らず種々のイオンでも良い。例えば、フッ化シリコン
およびフッ化ボロンのようなフッ化物のイオン、ボロン
イオンおよび窒素イオン、不活性ガスイオン、IIIｂ、I
Vｂ、Ｖｂ、VIｂ、VIIｂ、IVａ、Ｖａ元素イオンおよび
それら元素の少なくとも２つからなる化合物イオンがこ
のイオン注入で使用され得る。どの種類のイオンをイオ
ン注入時に使用するかはプロセスに依存する。
された層を得るために使用されるイオンは、アルゴンに
限らず種々のイオンでも良い。例えば、フッ化シリコン
およびフッ化ボロンのようなフッ化物のイオン、ボロン
イオンおよび窒素イオン、不活性ガスイオン、IIIｂ、I
Vｂ、Ｖｂ、VIｂ、VIIｂ、IVａ、Ｖａ元素イオンおよび
それら元素の少なくとも２つからなる化合物イオンがこ
のイオン注入で使用され得る。どの種類のイオンをイオ
ン注入時に使用するかはプロセスに依存する。
【００２８】スピンオングラス膜１８中に注入されるべ
きイオンの深さを制御するのは容易である。さらにこの
制御は、熱拡散法よりも精密に行うことができる。従っ
て、イオン注入エネルギーを制御することにより、所望
の厚さを有する表層１８ｂを比較的容易に形成すること
ができる。
きイオンの深さを制御するのは容易である。さらにこの
制御は、熱拡散法よりも精密に行うことができる。従っ
て、イオン注入エネルギーを制御することにより、所望
の厚さを有する表層１８ｂを比較的容易に形成すること
ができる。
【００２９】表層１８ｂは、基層１８ａに比較して緻密
なので、表層１８ｂは高い耐エッチング特性を持つ。
なので、表層１８ｂは高い耐エッチング特性を持つ。
【００３０】この耐エッチング特性の差を利用するエッ
チング処理を実行するために、図１（ｂ）に示されてい
るように、レジストパターン１９が表層１８ｂ上に形成
される。レジストパターン１９は、従来良く知られたフ
ォトリソグラフィ技術を用いて形成することができる。
チング処理を実行するために、図１（ｂ）に示されてい
るように、レジストパターン１９が表層１８ｂ上に形成
される。レジストパターン１９は、従来良く知られたフ
ォトリソグラフィ技術を用いて形成することができる。
【００３１】このレジストパターン１９は表層１８ｂの
表面上に設けられている。開口部１９ａは、不純物拡散
領域１６ａの直上に位置していない。すなわち、図１
（ｂ）に示すように、開口部１９ａは不純物拡散領域１
６ａに対して紙面の左にずれている。このずれの量は比
較的大きい。
表面上に設けられている。開口部１９ａは、不純物拡散
領域１６ａの直上に位置していない。すなわち、図１
（ｂ）に示すように、開口部１９ａは不純物拡散領域１
６ａに対して紙面の左にずれている。このずれの量は比
較的大きい。
【００３２】このずれに関わらず、不純物拡散領域１６
ａを露出するコンタクトホールを形成するために、まず
異方特性を持つドライエッチング処理により表層１８ｂ
中に該表層１８ｂの表面から基層１８ａの表面に延在す
る（達する）第１のエッチング穴部２０ａが形成され
る。
ａを露出するコンタクトホールを形成するために、まず
異方特性を持つドライエッチング処理により表層１８ｂ
中に該表層１８ｂの表面から基層１８ａの表面に延在す
る（達する）第１のエッチング穴部２０ａが形成され
る。
【００３３】第１のエッチング穴部２０ａを得るための
ドライエッチング処理には、例えばＣ3Ｆ3、ＣＣｌ4、
Ａｒ等の様な反応ガスが使用される。シリコン窒化膜か
らなる保護膜１５（１５ａおよび１５ｂ）の前記エッチ
ングガスに対するエッチングレートは、緻密化された表
層１８ｂよりも高い。これはエッチング選択比が高いこ
とを意味する。そのため、この高い選択比により、保護
膜（１５ａおよび１５ｂ）に大きな損傷を与えることな
く、表層１８ｂをエッチングすることができる。
ドライエッチング処理には、例えばＣ3Ｆ3、ＣＣｌ4、
Ａｒ等の様な反応ガスが使用される。シリコン窒化膜か
らなる保護膜１５（１５ａおよび１５ｂ）の前記エッチ
ングガスに対するエッチングレートは、緻密化された表
層１８ｂよりも高い。これはエッチング選択比が高いこ
とを意味する。そのため、この高い選択比により、保護
膜（１５ａおよび１５ｂ）に大きな損傷を与えることな
く、表層１８ｂをエッチングすることができる。
【００３４】しかも、緻密化された表層１８ｂに対して
前記したようなエッチングガスは異方性を示す。このこ
とから、エッチングマスクとしてのレジストパターン１
９を使用する前記異方性ドライエッチングである選択エ
ッチング処理により、表層１８ｂに、開口部１９ａに対
応した第１のエッチング穴部２０ａを正確に形成するこ
とができる。第１のエッチング穴部２０ａは、基層１８
ａを貫通しない限り該基層１８ａ内に達していても良
い。
前記したようなエッチングガスは異方性を示す。このこ
とから、エッチングマスクとしてのレジストパターン１
９を使用する前記異方性ドライエッチングである選択エ
ッチング処理により、表層１８ｂに、開口部１９ａに対
応した第１のエッチング穴部２０ａを正確に形成するこ
とができる。第１のエッチング穴部２０ａは、基層１８
ａを貫通しない限り該基層１８ａ内に達していても良
い。
【００３５】第１のエッチング穴部２０ａの形成後、例
えばフッ化水素のようなエッチング液を用いて露出され
た基層１８ａの表面がエッチングを受ける。
えばフッ化水素のようなエッチング液を用いて露出され
た基層１８ａの表面がエッチングを受ける。
【００３６】基層１８ａ、表層１８ｂおよび保護膜１５
（１５ａおよび１５ｂ）は、このエッチング液に対し
て、この記載順のエッチングレートを持つ。例えば、５
％濃度のフッ酸の基層１８ａ及び表層１８ｂに対するエ
ッチングレートは、それぞれ３０００Å〜４０００Å／
min及び３００Å〜３５０Å／minであり、同フッ酸の保
護膜１５に対するエッチングレートは、表層１８ｂのそ
れ以下である。
（１５ａおよび１５ｂ）は、このエッチング液に対し
て、この記載順のエッチングレートを持つ。例えば、５
％濃度のフッ酸の基層１８ａ及び表層１８ｂに対するエ
ッチングレートは、それぞれ３０００Å〜４０００Å／
min及び３００Å〜３５０Å／minであり、同フッ酸の保
護膜１５に対するエッチングレートは、表層１８ｂのそ
れ以下である。
【００３７】従って、第１のエッチング穴部２０ａから
延在する位置でありかつ基層１８ａの中の保護膜１５ａ
と保護膜１５ａとの間に、前記エッチング液を用いたウ
エットエッチング処理により、第２のエッチング穴部２
０ｂを形成することができる。
延在する位置でありかつ基層１８ａの中の保護膜１５ａ
と保護膜１５ａとの間に、前記エッチング液を用いたウ
エットエッチング処理により、第２のエッチング穴部２
０ｂを形成することができる。
【００３８】この時、表層１８ｂおよび保護膜１５ａ
は、大きな損傷が与えられることから守られる。しか
も、前記したようなエッチング液は、基層１８ａに対し
て等方性を示し、また保護膜１５ａ（両サイドウォール
部）が自己整合コンタクト技術で良く知られているよう
なマスク作用を果たすことから、基層１８ａのうち保護
膜１５ａ（両サイドウォール部）間の基層１８ａの部分
がほぼ正確に除去される。
は、大きな損傷が与えられることから守られる。しか
も、前記したようなエッチング液は、基層１８ａに対し
て等方性を示し、また保護膜１５ａ（両サイドウォール
部）が自己整合コンタクト技術で良く知られているよう
なマスク作用を果たすことから、基層１８ａのうち保護
膜１５ａ（両サイドウォール部）間の基層１８ａの部分
がほぼ正確に除去される。
【００３９】従って、たとえ開口部１９ａが開口させる
べき不純物拡散領域１６ａに関して水平方向にわずかに
ずれたとしても（例えば、図１（ｂ）では紙面の左方
向）、第２のエッチング穴部２０ｂにより、不純物拡散
領域１６ａの表面が所望の面積分露出される。第１のエ
ッチング穴部２０ａ及び該穴部に延在する第２のエッチ
ング穴部２０ｂにより、不純物拡散領域１６ａの所望の
面積を露出するエッチング穴２０を形成することができ
る。このエッチング穴２０は、コンタクトホールとも呼
ばれている。
べき不純物拡散領域１６ａに関して水平方向にわずかに
ずれたとしても（例えば、図１（ｂ）では紙面の左方
向）、第２のエッチング穴部２０ｂにより、不純物拡散
領域１６ａの表面が所望の面積分露出される。第１のエ
ッチング穴部２０ａ及び該穴部に延在する第２のエッチ
ング穴部２０ｂにより、不純物拡散領域１６ａの所望の
面積を露出するエッチング穴２０を形成することができ
る。このエッチング穴２０は、コンタクトホールとも呼
ばれている。
【００４０】次に、図１（ｃ）に示すように、従来良く
知られた導電部２１がエッチング穴２０内に形成され
る。このエッチング穴２０は、前記した通り、たとえレ
ジストパターン１９の開口部１９ａの位置と、不純物拡
散領域１６ａの位置とのずれが生じたとしても、不純物
拡散領域１６ａの所望の面積を露出することができる。
従って、このずれに関わらず、導電部２１と不純物拡散
領域１６ａとの接触面積が減少すること及びばらつくこ
とを抑制することが可能である。
知られた導電部２１がエッチング穴２０内に形成され
る。このエッチング穴２０は、前記した通り、たとえレ
ジストパターン１９の開口部１９ａの位置と、不純物拡
散領域１６ａの位置とのずれが生じたとしても、不純物
拡散領域１６ａの所望の面積を露出することができる。
従って、このずれに関わらず、導電部２１と不純物拡散
領域１６ａとの接触面積が減少すること及びばらつくこ
とを抑制することが可能である。
【００４１】前記ゲート電極１４ａ、１４ｂおよびその
側壁に形成される一対の不純物拡散領域１６ａ、１６ｂ
を備えるＭＯＳトランジスタは、ゲート電極１４ａ、１
４ｂに印加される電圧を制御することにより、ゲート電
極１４ａ、１４ｂ下で両不純物拡散領域１６ａ、１６ｂ
間に形成されるチャネルを制御することができる。これ
は従来技術として良く知られている。
側壁に形成される一対の不純物拡散領域１６ａ、１６ｂ
を備えるＭＯＳトランジスタは、ゲート電極１４ａ、１
４ｂに印加される電圧を制御することにより、ゲート電
極１４ａ、１４ｂ下で両不純物拡散領域１６ａ、１６ｂ
間に形成されるチャネルを制御することができる。これ
は従来技術として良く知られている。
【００４２】このようなＭＯＳトランジスタでは、ゲー
ト電圧によって制御されたチャネル電流は導電部２１に
流れる。この時、導電部２１と不純物拡散領域１６との
間の接触抵抗が、基板１０上全体で実質的に同一の値に
設定することができるため、不均一な接触抵抗によりＭ
ＯＳトランジスタの電気特性が不均一になることが改善
される。
ト電圧によって制御されたチャネル電流は導電部２１に
流れる。この時、導電部２１と不純物拡散領域１６との
間の接触抵抗が、基板１０上全体で実質的に同一の値に
設定することができるため、不均一な接触抵抗によりＭ
ＯＳトランジスタの電気特性が不均一になることが改善
される。
【００４３】（第２の実施形態）図２は本発明の第２の
実施の形態における半導体装置の断面図である。図２
は、本発明に係る前記積層構造をＤＲＡＭからなる半導
体メモリに適用した例を示す。
実施の形態における半導体装置の断面図である。図２
は、本発明に係る前記積層構造をＤＲＡＭからなる半導
体メモリに適用した例を示す。
【００４４】ゲート電極１４ａ、１４ｂ間の活性領域１
２に不純物拡散領域１６ａが形成され、それらの外側の
活性領域１２に不純物拡散領域１６ｂが形成されてい
る。スイッチング素子として機能するＭＯＳトランジス
タは、ゲート電極１４ａ、１４ｂおよび該各ゲート電極
１４ａ、１４ｂの両側に位置する一対の不純物拡散領域
１６ａ、１６ｂとで構成されている。図２では、２つの
ＭＯＳトランジスタが、一方の不純物拡散領域１６ａを
共用している。ゲート電極１４ａ（もしくは１４ｂ）、
不純物拡散領域１６ａ、不純物拡散領域１６ｂを持つＭ
ＯＳトランジスタと、不純物拡散領域１６ｂに結合され
るキャパシタとにより、１つのメモリセルが構成されて
いる。
２に不純物拡散領域１６ａが形成され、それらの外側の
活性領域１２に不純物拡散領域１６ｂが形成されてい
る。スイッチング素子として機能するＭＯＳトランジス
タは、ゲート電極１４ａ、１４ｂおよび該各ゲート電極
１４ａ、１４ｂの両側に位置する一対の不純物拡散領域
１６ａ、１６ｂとで構成されている。図２では、２つの
ＭＯＳトランジスタが、一方の不純物拡散領域１６ａを
共用している。ゲート電極１４ａ（もしくは１４ｂ）、
不純物拡散領域１６ａ、不純物拡散領域１６ｂを持つＭ
ＯＳトランジスタと、不純物拡散領域１６ｂに結合され
るキャパシタとにより、１つのメモリセルが構成されて
いる。
【００４５】ゲート電極１４ａ、１４ｂを覆うように、
第１の実施の形態における積層構造と同様の積層構造
（１８ａ、１８ｂ）を有するスピンオングラス膜１８が
ゲート電極１４ａ、１４ｂ上に形成されている。ビット
線としての導電部２１がゲート電極１４ａ、１４ｂ間に
形成されている。導電部２１は第１の実施の形態のそれ
と同様である。前記２つのメモリセルは導電部２１を共
用している。このビット線となる導電部２１は、図１
（ａ）〜図１（ｃ）に沿って説明したと同様な手順によ
り形成することができる。
第１の実施の形態における積層構造と同様の積層構造
（１８ａ、１８ｂ）を有するスピンオングラス膜１８が
ゲート電極１４ａ、１４ｂ上に形成されている。ビット
線としての導電部２１がゲート電極１４ａ、１４ｂ間に
形成されている。導電部２１は第１の実施の形態のそれ
と同様である。前記２つのメモリセルは導電部２１を共
用している。このビット線となる導電部２１は、図１
（ａ）〜図１（ｃ）に沿って説明したと同様な手順によ
り形成することができる。
【００４６】その後、図２に示されているように、ＣＶ
Ｄ酸化膜からなる層間絶縁膜２２が導電部２１およびス
ピンオングラス膜１８上に形成される。
Ｄ酸化膜からなる層間絶縁膜２２が導電部２１およびス
ピンオングラス膜１８上に形成される。
【００４７】この層間絶縁膜２２およびスピンオングラ
ス膜１８を貫通し、不純物拡散領域１６ｂを露出させる
エッチング穴２３が、層間絶縁膜２２とスピンオングラ
ス膜１８内に形成される。エッチング穴２３の形成で
は、層間絶縁膜２２および表層１８ｂが、第１の実施の
形態で説明したのと同様な異方性を示すドライエッチン
グ処理である選択エッチング処理を受ける。このドライ
エッチング処理により、図２には示されていないレジス
トパターンのエッチングマスクに対応した第１のエッチ
ング穴部２３ａが形成される。このプロセスは、第１の
実施の形態のプロセスと同様である。
ス膜１８を貫通し、不純物拡散領域１６ｂを露出させる
エッチング穴２３が、層間絶縁膜２２とスピンオングラ
ス膜１８内に形成される。エッチング穴２３の形成で
は、層間絶縁膜２２および表層１８ｂが、第１の実施の
形態で説明したのと同様な異方性を示すドライエッチン
グ処理である選択エッチング処理を受ける。このドライ
エッチング処理により、図２には示されていないレジス
トパターンのエッチングマスクに対応した第１のエッチ
ング穴部２３ａが形成される。このプロセスは、第１の
実施の形態のプロセスと同様である。
【００４８】第１のエッチング穴部２３ａの形成後、積
層構造のスピンオングラス膜１８の表層１８ｂ下部に位
置する基層１８ａにエッチング処理が施される。等方性
を示すウエットエッチングが、この基層１８ａのエッチ
ング処理に使用される。このエッチング処理は、実質的
に第１の実施の形態と同一の方法である。
層構造のスピンオングラス膜１８の表層１８ｂ下部に位
置する基層１８ａにエッチング処理が施される。等方性
を示すウエットエッチングが、この基層１８ａのエッチ
ング処理に使用される。このエッチング処理は、実質的
に第１の実施の形態と同一の方法である。
【００４９】この等方性エッチングでは、素子分離領域
１１を構成する熱酸化膜であるシリコン酸化膜は、表層
１８ｂのエッチングレートと同等もしくはこれよりも僅
かに大きなエッチングレートを示すに過ぎない。このこ
とから、前記した等方性エッチングにより、保護膜１５
ａ（サイドウォール部）と素子分離領域１１との間の不
純物拡散領域１６ｂを露出させる第２のエッチング穴部
２３ｂが基層１８ａ内に形成される。第２のエッチング
穴部２３ｂは比較的大きな容積を持つキャビティー部で
ある。
１１を構成する熱酸化膜であるシリコン酸化膜は、表層
１８ｂのエッチングレートと同等もしくはこれよりも僅
かに大きなエッチングレートを示すに過ぎない。このこ
とから、前記した等方性エッチングにより、保護膜１５
ａ（サイドウォール部）と素子分離領域１１との間の不
純物拡散領域１６ｂを露出させる第２のエッチング穴部
２３ｂが基層１８ａ内に形成される。第２のエッチング
穴部２３ｂは比較的大きな容積を持つキャビティー部で
ある。
【００５０】第１のエッチング穴部２３ａおよび第２の
エッチング穴部２３ｂで定義されるエッチング穴２３の
側面には、前記キャパシタの下部電極であるストレージ
電極を構成する導電部２４が形成される。この導電部２
４上には、さらに、図示しないが、従来良く知られた誘
電体膜および上部電極であるセル電極が形成される。
エッチング穴部２３ｂで定義されるエッチング穴２３の
側面には、前記キャパシタの下部電極であるストレージ
電極を構成する導電部２４が形成される。この導電部２
４上には、さらに、図示しないが、従来良く知られた誘
電体膜および上部電極であるセル電極が形成される。
【００５１】第２の実施の形態に示した例では、ビット
線たる導電部２１が形成されるエッチング穴２０および
キャパシタのストレージ電極たる導電部２４が形成され
るエッチング穴２３を設けるのに、表層１８ｂに対して
異方性を示すドライエッチング処理および基層１８ａに
対して等方性を示すウエットエッチング処理の両方が用
いられる。この２段階のエッチング処理により、たとえ
前記マスクずれが生じたとしても、また該マスクのパタ
ーン形状が円形であるか矩形であるとしても、活性領域
１２内の所望の面積（不純物拡散領域１６ａ、１６ｂ）
を露出する、導電部２１及び２４のためのエッチング穴
２０及び２３を形成することができる。
線たる導電部２１が形成されるエッチング穴２０および
キャパシタのストレージ電極たる導電部２４が形成され
るエッチング穴２３を設けるのに、表層１８ｂに対して
異方性を示すドライエッチング処理および基層１８ａに
対して等方性を示すウエットエッチング処理の両方が用
いられる。この２段階のエッチング処理により、たとえ
前記マスクずれが生じたとしても、また該マスクのパタ
ーン形状が円形であるか矩形であるとしても、活性領域
１２内の所望の面積（不純物拡散領域１６ａ、１６ｂ）
を露出する、導電部２１及び２４のためのエッチング穴
２０及び２３を形成することができる。
【００５２】本発明によれば、ビット線と不純物拡散領
域１６ａとの間の接触抵抗を全てのコンタクト部でほぼ
均一にたもつことができる。また、ストレージ電極と不
純物拡散領域１６ｂとの接触抵抗を全てのコンタクト部
でほぼ均一にすることができる。従って、電気特性に優
れたＤＲＡＭを容易に製造することができる。
域１６ａとの間の接触抵抗を全てのコンタクト部でほぼ
均一にたもつことができる。また、ストレージ電極と不
純物拡散領域１６ｂとの接触抵抗を全てのコンタクト部
でほぼ均一にすることができる。従って、電気特性に優
れたＤＲＡＭを容易に製造することができる。
【００５３】等方性を示すウエットエッチング処理にフ
ッ酸を使用すること、保護膜１５ａ、１５ｂがシリコン
窒化膜からなることを例として示した。しかしながら、
等方性を示すフッ酸以外のいかなる等方性エッチング液
を代りに使用することができ、基層１８ａのエッチング
レートよりも低いエッチングレートを持ついかなる材料
も保護膜１５ａ、１５ｂとして使用することができる。
これらのエッチングレートは、ウエットエッチング処理
で使用されるエッチング液に依存する。
ッ酸を使用すること、保護膜１５ａ、１５ｂがシリコン
窒化膜からなることを例として示した。しかしながら、
等方性を示すフッ酸以外のいかなる等方性エッチング液
を代りに使用することができ、基層１８ａのエッチング
レートよりも低いエッチングレートを持ついかなる材料
も保護膜１５ａ、１５ｂとして使用することができる。
これらのエッチングレートは、ウエットエッチング処理
で使用されるエッチング液に依存する。
【００５４】第１及び第２の実施形態では、スピンオン
グラス膜の基層の密度及びスピンオングラス膜の表層の
密度との違い（緻密性の違い）を利用することを例とし
て説明した。次の第３の実施の形態では、スピンオング
ラス膜中の基層の吸水度合い（吸水率）とスピンオング
ラス膜中の表層の吸水度合い（吸水率）の違いを利用す
ることを例として説明する。
グラス膜の基層の密度及びスピンオングラス膜の表層の
密度との違い（緻密性の違い）を利用することを例とし
て説明した。次の第３の実施の形態では、スピンオング
ラス膜中の基層の吸水度合い（吸水率）とスピンオング
ラス膜中の表層の吸水度合い（吸水率）の違いを利用す
ることを例として説明する。
【００５５】（第３の実施の形態）図３は、本発明に係
る積層構造を有するスピンオングラス膜が組み込まれた
例えば半導体メモリの様な半導体装置を示す。
る積層構造を有するスピンオングラス膜が組み込まれた
例えば半導体メモリの様な半導体装置を示す。
【００５６】前記したＤＲＡＭのような半導体装置に
は、欠陥メモリセルの代りに用いられる冗長メモリセル
を持つ冗長回路が設けられる。また、欠陥メモリセルの
代りに冗長メモリセルが用いられる冗長置換動作を実行
するための切換回路が半導体装置内に内蔵されている。
レーザブローヒューズがこの切換回路内に内蔵されてい
る。冗長置換動作はこのレーザブローヒューズを溶断す
ることによって達成される。
は、欠陥メモリセルの代りに用いられる冗長メモリセル
を持つ冗長回路が設けられる。また、欠陥メモリセルの
代りに冗長メモリセルが用いられる冗長置換動作を実行
するための切換回路が半導体装置内に内蔵されている。
レーザブローヒューズがこの切換回路内に内蔵されてい
る。冗長置換動作はこのレーザブローヒューズを溶断す
ることによって達成される。
【００５７】図３（ａ）〜図３（ｃ）は、このような冗
長回路のためのレーザブローヒューズが組み込まれた半
導体装置の製造工程を示す。
長回路のためのレーザブローヒューズが組み込まれた半
導体装置の製造工程を示す。
【００５８】半導体基板３０上には、絶縁膜３１を介し
て、切換回路のためのヒューズ３２が形成される。この
絶縁膜３１は例えばＣＶＤ法を使用して形成されたシリ
コン酸化膜で構成されている。このヒューズ３２は、例
えば１５０nｍの厚さを有するタングステンシリサイド
層で構成されている。
て、切換回路のためのヒューズ３２が形成される。この
絶縁膜３１は例えばＣＶＤ法を使用して形成されたシリ
コン酸化膜で構成されている。このヒューズ３２は、例
えば１５０nｍの厚さを有するタングステンシリサイド
層で構成されている。
【００５９】ヒューズ３２および絶縁膜３１上にはシリ
コン酸化膜からなる絶縁層３３がヒューズ３２を覆うよ
うに形成されている。絶縁層３３上には、ＣＶＤ法によ
り、５００nｍの厚さを有するタングステン層が堆積さ
れる。このタングステン層にはフォトリソグラフィおよ
びエッチングが施される。それによって、ダミー層３
４、切換回路のための配線、ビット線のための配線等が
形成される。
コン酸化膜からなる絶縁層３３がヒューズ３２を覆うよ
うに形成されている。絶縁層３３上には、ＣＶＤ法によ
り、５００nｍの厚さを有するタングステン層が堆積さ
れる。このタングステン層にはフォトリソグラフィおよ
びエッチングが施される。それによって、ダミー層３
４、切換回路のための配線、ビット線のための配線等が
形成される。
【００６０】図４に示されているように、ダミー層３４
は枠形状を有していて、ヒューズ３２が位置している領
域を取り囲むように絶縁層３３上に形成されている。こ
のダミー層３４は、水分が半導体装置の内部回路に伝達
するのを防止する。
は枠形状を有していて、ヒューズ３２が位置している領
域を取り囲むように絶縁層３３上に形成されている。こ
のダミー層３４は、水分が半導体装置の内部回路に伝達
するのを防止する。
【００６１】前記ヒューズ３２を含む前記配線上には、
本発明に係るスピンオングラス膜３５が形成される。こ
のスピンオングラス膜３５とダミー層３４との密着性を
高めるために、ダミー層３４を覆う絶縁膜３６が５００
nｍの厚さで形成される。この絶縁膜３６はプラズマＣ
ＶＤ法を用いて形成されている。
本発明に係るスピンオングラス膜３５が形成される。こ
のスピンオングラス膜３５とダミー層３４との密着性を
高めるために、ダミー層３４を覆う絶縁膜３６が５００
nｍの厚さで形成される。この絶縁膜３６はプラズマＣ
ＶＤ法を用いて形成されている。
【００６２】絶縁膜３６の形成後、以下の方法により絶
縁膜３６およびダミー層３４を覆うスピンオングラス膜
３５が形成される。
縁膜３６およびダミー層３４を覆うスピンオングラス膜
３５が形成される。
【００６３】まず、シリコン化合物を有機溶剤に溶かし
スピンオングラス溶液を得る。
スピンオングラス溶液を得る。
【００６４】次に、得られたスピンオングラス溶液を全
表面に塗布する。
表面に塗布する。
【００６５】その後、この塗布層に約３００℃の焼成
（ベーク）が施され、これにより最終的にスピンオング
ラス膜３５が得られる。このスピンオングラス膜３５
は、比較的高い吸水性を示す。
（ベーク）が施され、これにより最終的にスピンオング
ラス膜３５が得られる。このスピンオングラス膜３５
は、比較的高い吸水性を示す。
【００６６】その後、スピンオングラス膜３５の表面に
前記したイオン注入が施される。このイオン注入によ
り、ダミー層３４から上方のスピンオングラス膜３５の
表層が緻密化された層としての表層３５ｂに変換され
る。この表層３５ｂは、その下に位置する基層３５ａよ
りも緻密な膜である。その結果、図３（ｂ）に示されて
いるように、スピンオングラス膜３５は、緻密化された
表層３５ｂと、これに比較して高い吸収性を示す基層３
５ａとの積層構造に変換される。
前記したイオン注入が施される。このイオン注入によ
り、ダミー層３４から上方のスピンオングラス膜３５の
表層が緻密化された層としての表層３５ｂに変換され
る。この表層３５ｂは、その下に位置する基層３５ａよ
りも緻密な膜である。その結果、図３（ｂ）に示されて
いるように、スピンオングラス膜３５は、緻密化された
表層３５ｂと、これに比較して高い吸収性を示す基層３
５ａとの積層構造に変換される。
【００６７】ダミー層３４上に位置するスピンオングラ
ス膜３５の表層３５ｂとダミー層３４は、その低い吸収
性より、水分の通過を防止するための堰として機能す
る。
ス膜３５の表層３５ｂとダミー層３４は、その低い吸収
性より、水分の通過を防止するための堰として機能す
る。
【００６８】このスピンオングラス膜３５上には、後述
するように、スピンオングラス膜３５よりも低い吸水性
を示す絶縁膜３７およびカバー膜３８（絶縁膜で構成さ
れている）が形成される。もしダミー層３４の上部表面
と絶縁膜３７との間に、吸水性の高いスピンオングラス
膜３５が存在すると、このスピンオングラス膜３５が水
分の通路として働く可能性が考えられる。従来では、そ
の水分通過問題を解決するため、ダミー層３４の上部表
面と絶縁膜３７との間に位置するスピンオングラス膜３
５を、スピンオングラス膜３５全面をエッチングバック
することにより除去していた。その後、絶縁膜３７およ
びカバー膜３８をエッチングされたスピンオングラス膜
３５上に形成していた。
するように、スピンオングラス膜３５よりも低い吸水性
を示す絶縁膜３７およびカバー膜３８（絶縁膜で構成さ
れている）が形成される。もしダミー層３４の上部表面
と絶縁膜３７との間に、吸水性の高いスピンオングラス
膜３５が存在すると、このスピンオングラス膜３５が水
分の通路として働く可能性が考えられる。従来では、そ
の水分通過問題を解決するため、ダミー層３４の上部表
面と絶縁膜３７との間に位置するスピンオングラス膜３
５を、スピンオングラス膜３５全面をエッチングバック
することにより除去していた。その後、絶縁膜３７およ
びカバー膜３８をエッチングされたスピンオングラス膜
３５上に形成していた。
【００６９】本実施例においては、スピンオングラス膜
３５にエッチングバックを施すことなく、この表層３５
ｂ上に絶縁膜３７およびカバー膜３８を形成したもので
ある。
３５にエッチングバックを施すことなく、この表層３５
ｂ上に絶縁膜３７およびカバー膜３８を形成したもので
ある。
【００７０】絶縁膜３７は、例えばプラズマＣＶＤ法に
より、約４００nｍの厚さを有するプラズマ酸化膜で形
成することができる。カバー膜３８は、従来良く知られ
たＣＶＤ法により形成することができ、約１０００nｍ
の厚さを有している。
より、約４００nｍの厚さを有するプラズマ酸化膜で形
成することができる。カバー膜３８は、従来良く知られ
たＣＶＤ法により形成することができ、約１０００nｍ
の厚さを有している。
【００７１】この絶縁膜３７中には、図示しないが、配
線の表面を露出するコンタクトホールが形成されてい
る。このコンタクトホール内には導電部が形成されてい
る。
線の表面を露出するコンタクトホールが形成されてい
る。このコンタクトホール内には導電部が形成されてい
る。
【００７２】次に、図３（ｃ）に示されているように、
絶縁膜３７およびカバー膜３８の形成後、カバー膜３８
の表面からフューズ３２の近傍の位置に伸びる開口部３
９が選択エッチング処理により形成される。この開口部
３９は、フューズ３２をレーザブローするためのレーザ
ブローウインドウとして機能する。レーザー光によるフ
ューズ３２のブローが容易になる。
絶縁膜３７およびカバー膜３８の形成後、カバー膜３８
の表面からフューズ３２の近傍の位置に伸びる開口部３
９が選択エッチング処理により形成される。この開口部
３９は、フューズ３２をレーザブローするためのレーザ
ブローウインドウとして機能する。レーザー光によるフ
ューズ３２のブローが容易になる。
【００７３】前記した開口部３９の形成により、吸水性
の高いスピンオングラス膜３５が該開口部３９の縁部で
露出する。ダミー層３４の頂上部上に位置するスピンオ
ングラス膜の表層３５ｂは、前記したイオン注入により
吸水性が低められていることから、ダミー層３４と表層
３５ｂは開口３９の縁部から半導体装置内に侵入する水
分に対して堰として機能する。したがって、スピンオン
グラス膜にエッチングバックを施すことなく、確実に堰
として機能する吸水遮断構造を形成することができる。
の高いスピンオングラス膜３５が該開口部３９の縁部で
露出する。ダミー層３４の頂上部上に位置するスピンオ
ングラス膜の表層３５ｂは、前記したイオン注入により
吸水性が低められていることから、ダミー層３４と表層
３５ｂは開口３９の縁部から半導体装置内に侵入する水
分に対して堰として機能する。したがって、スピンオン
グラス膜にエッチングバックを施すことなく、確実に堰
として機能する吸水遮断構造を形成することができる。
【００７４】第３の実施の形態では、メモリの冗長回路
に積層構造およびダミー層からなる吸水遮断構造を適用
することを説明したが、本発明に係る前記吸水遮断構造
は、多層配線を有する半導体チップの縁部、あるいはグ
リッドラインに関連して設けられる開口部等、いかなる
吸水遮断構造にも適用することができる。
に積層構造およびダミー層からなる吸水遮断構造を適用
することを説明したが、本発明に係る前記吸水遮断構造
は、多層配線を有する半導体チップの縁部、あるいはグ
リッドラインに関連して設けられる開口部等、いかなる
吸水遮断構造にも適用することができる。
【００７５】
【発明の効果】本発明は、半導体基板上にスピンオング
ラス膜を形成した後、このスピンオングラス膜の表層部
をその下方の基層よりも緻密化した層に変換することに
よりスピンオングラス膜からなる積層構造を得る。そし
て、この積層構造を利用して、このスピンオングラス膜
にコンタクトホールを形成したものである。本発明によ
れば、半導体基板表面を所定の開口面積で開口するコン
タクトホールを容易に形成することができる。
ラス膜を形成した後、このスピンオングラス膜の表層部
をその下方の基層よりも緻密化した層に変換することに
よりスピンオングラス膜からなる積層構造を得る。そし
て、この積層構造を利用して、このスピンオングラス膜
にコンタクトホールを形成したものである。本発明によ
れば、半導体基板表面を所定の開口面積で開口するコン
タクトホールを容易に形成することができる。
【００７６】よって、前記開口面積がばらつくことによ
り、このコンタクトホール内に形成された導電部と前記
半導体基板表面との間の接触抵抗がばらつくことを防止
することができ、これにより、電気特性が安定した半導
体装置を得ることができる。
り、このコンタクトホール内に形成された導電部と前記
半導体基板表面との間の接触抵抗がばらつくことを防止
することができ、これにより、電気特性が安定した半導
体装置を得ることができる。
【００７７】また、本発明によれば、前記積層構造を有
するスピンオングラス膜とダミー層とにより外部から侵
入する水分に対する堰を構成したので、比較的容易に高
精度の吸水遮断構造を実現することができる。したがっ
て、吸水による電気特性のばらつきを防止し、これによ
り電気特性が安定した半導体装置を比較的容易に得るこ
とができる。
するスピンオングラス膜とダミー層とにより外部から侵
入する水分に対する堰を構成したので、比較的容易に高
精度の吸水遮断構造を実現することができる。したがっ
て、吸水による電気特性のばらつきを防止し、これによ
り電気特性が安定した半導体装置を比較的容易に得るこ
とができる。
【図１】本発明の第１の実施の形態における半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図２】本発明の第２の実施の形態における半導体装置
の断面図を示す図である。
の断面図を示す図である。
【図３】本発明の第３の実施の形態における半導体装置
の製造工程を示す図である。
の製造工程を示す図である。
【図４】本発明の第３の実施の形態における半導体装置
の上面図である。
の上面図である。
１０、３０・・・半導体基板 １８、３５・・・スピンオングラス膜 １８ａ、３５ａ・・・基層 １８ｂ、３５ｂ・・・表層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 27/08 １０２Ｄ ５Ｆ０８３ 21/8234 27/10 ６８１Ｂ 27/088 29/78 ３０１Ｙ 29/78 21/336 Ｆターム(参考） 4M104 BB28 CC01 DD08 DD09 DD10 EE02 EE15 FF06 GG09 GG16 5F033 JJ01 KK01 NN29 QQ18 QQ19 QQ25 QQ60 RR09 SS21 TT01 VV11 VV16 5F040 EH08 EK01 FA07 FC15 FC22 FC23 FC27 5F048 AB01 AC01 BF06 BF16 BG12 DA27 5F058 AA04 AC03 AF04 AG01 AG06 AH02 BA07 BA09 BD01 BD07 BF46 BH01 BH15 BJ01 BJ02 5F083 AD31 JA35 JA39 MA03 PR03 PR05 PR06 PR07 PR23 PR29 PR36 ZA10 ZA28
Claims (9)
- 【請求項１】 半導体基板の主表面近傍の第１ないし第
３の領域に第１ないし第３の不純物拡散領域を各々形成
する工程と、 前記第１の領域と前記第２の領域との間の、前記主表面
近傍の第４の領域上方に第１のゲート電極を形成する工
程と、 前記第２の領域と前記第３の領域との間の、前記主表面
近傍の第５の領域上方に第２のゲート電極を形成する工
程と、 前記第１及び前記２のゲート電極の側壁に保護膜を形成
する工程と、 前記半導体基板上全面にスピンオングラス層を形成する
工程と、 前記スピンオングラス層の表面部を前記スピンオングラ
ス層の下部よりも緻密な層に変換する工程と、 前記第２の領域上方に位置する前記緻密な層を第１のエ
ッチングで除去する工程と、 前記緻密な層をマスクとして前記スピンオングラス層の
下部を第２のエッチングで除去し、前記第２の不純物拡
散領域を露出する工程と、 前記第２の不純物拡散領域上に導電材料を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板に形成されたＭＯＳトランジ
スタ上にスピンオングラス層を形成する工程と、 前記スピンオングラス層の表面部を前記スピンオングラ
ス層の下部よりも緻密な層に変換する工程と、 前記緻密な層の第１の部分を第１のエッチングで除去
し、前記スピンオングラス層の下部表面を露出させる工
程と、 前記露出された下部表面に対応する前記スピンオングラ
ス層の第２の部分を第２のエッチングで除去し、前記Ｍ
ＯＳトランジスタの不純物拡散領域を露出する工程と、 前記不純物拡散領域上に導電材料を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項３】 主表面を有する半導体基板と、 ゲート、ソース及びドレインとを有し、前記主表面に形
成されたＭＯＳトランジスタと、 前記ＭＯＳトランジスタ上に形成されたスピンオングラ
ス層からなる積層構造であって、基層と、前記基層上に
形成され前記基層よりも緻密化された表面層とから構成
された積層構造とを有することを特徴とする半導体装
置。 - 【請求項４】 主表面上に第１及び第２の領域を有する
半導体基板と、 前記第１の領域上に形成された第１の絶縁層と、 前記第１の絶縁層上に形成され、所定の形状を有するダ
ミーパターンと、 前記ダミーパターンの側面及び前記第１の絶縁層上に形
成された第１のスピンオングラス層と、 前記ダミーパターンの上部表面及び前記第１のスピンオ
ングラス層上に形成された第２のスピンオングラス層で
あり、前記第１のスピンオングラス層よりも緻密化され
た第２のスピンオングラス層と、 前記第２のスピンオングラス層上に形成された第２の絶
縁層とを備え、 前記第１及び第２の絶縁層と前記第１及び第２のスピン
オングラス層は前記第１の領域と前記第２の領域との間
の境界領域において露出していることを特徴とする半導
体装置。 - 【請求項５】 前記第２の領域上にはフューズ素子が形
成されていることを特徴とする請求項４記載の半導体装
置。 - 【請求項６】 前記第２の領域はグリッドラインである
ことを特徴とする請求項４記載の半導体装置。 - 【請求項７】 主表面上に、第１の領域と前記第１の領
域を囲む第２の領域とを有する半導体基板と、 前記第２の領域上に形成された第１の絶縁層と、 前記第１の絶縁層上に形成され、前記第１の領域を実質
的に囲む形状を有するダミーパターンと、 前記ダミーパターンの側面及び前記第１の絶縁層上に形
成された第１のスピンオングラス層と、 前記ダミーパターンの上部表面及び前記第１のスピンオ
ングラス層上に形成された第２のスピンオングラス層で
あり、前記第１のスピンオングラス層よりも緻密化され
た第２のスピンオングラス層と、 前記第２のスピンオングラス層上に形成された第２の絶
縁層とを備え、 前記第１及び第２の絶縁層と前記第１及び第２のスピン
オングラス層は前記第１の領域と前記第２の領域との間
の境界領域において露出していることを特徴とする半導
体装置。 - 【請求項８】 前記第１の領域上にはフューズ素子が形
成されていることを特徴とする請求項７記載の半導体装
置。 - 【請求項９】 前記第１の領域はグリッドラインである
ことを特徴とする請求項７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031952A JP3931016B2 (ja) | 1999-07-07 | 2000-02-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-192584 | 1999-07-07 | ||
| JP19258499 | 1999-07-07 | ||
| JP2000031952A JP3931016B2 (ja) | 1999-07-07 | 2000-02-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077329A true JP2001077329A (ja) | 2001-03-23 |
| JP3931016B2 JP3931016B2 (ja) | 2007-06-13 |
Family
ID=26507406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000031952A Expired - Fee Related JP3931016B2 (ja) | 1999-07-07 | 2000-02-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931016B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005156576A (ja) * | 2003-09-16 | 2005-06-16 | Macronix Internatl Co Ltd | 集積回路の製造における位置合わせ精度条件を緩和する方法 |
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2013084908A (ja) * | 2011-09-30 | 2013-05-09 | Seiko Instruments Inc | 半導体装置 |
| JP2017537455A (ja) * | 2014-09-12 | 2017-12-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 注入を用いた流動性膜特性のチューニング |
-
2000
- 2000-02-09 JP JP2000031952A patent/JP3931016B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005156576A (ja) * | 2003-09-16 | 2005-06-16 | Macronix Internatl Co Ltd | 集積回路の製造における位置合わせ精度条件を緩和する方法 |
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
| JP4710224B2 (ja) * | 2003-12-24 | 2011-06-29 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP2013084908A (ja) * | 2011-09-30 | 2013-05-09 | Seiko Instruments Inc | 半導体装置 |
| JP2017537455A (ja) * | 2014-09-12 | 2017-12-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 注入を用いた流動性膜特性のチューニング |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3931016B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| US6103574A (en) | Method of manufacturing non-volatile semiconductor memory device having reduced electrical resistance of a source diffusion layer | |
| US20060270249A1 (en) | Semiconductor device and method of fabricating the same | |
| JP3931016B2 (ja) | 半導体装置及びその製造方法 | |
| US6946381B2 (en) | Method of forming insulating film in semiconductor device | |
| KR20010065285A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US20100258859A1 (en) | Method for fabricating semiconductor device having low contact resistance | |
| KR101001152B1 (ko) | 반도체소자 제조 방법 | |
| KR100641934B1 (ko) | 금속 비트 라인 컨택트 제조 방법 및 메모리 셀 | |
| KR100691484B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| KR20020053538A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100668723B1 (ko) | 반도체 메모리 소자 형성방법 | |
| KR100840791B1 (ko) | 불휘발성 메모리 장치의 게이트 전극 형성 방법 | |
| KR100596493B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR19990076226A (ko) | 디램 셀 커패시터의 제조 방법 | |
| KR100480232B1 (ko) | 반도체 소자의 비트라인 콘택홀 형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR20010004602A (ko) | 이중 실리콘 모스펫 및 그 제조방법 | |
| KR100452274B1 (ko) | 불 휘발성 메모리 셀의 게이트 전극 형성 방법 | |
| KR100855283B1 (ko) | 캐패시터 형성 방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100483204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100331285B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR20030003307A (ko) | 반도체장치의 랜딩 플러그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |