JP2013084908A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013084908A JP2013084908A JP2012171416A JP2012171416A JP2013084908A JP 2013084908 A JP2013084908 A JP 2013084908A JP 2012171416 A JP2012171416 A JP 2012171416A JP 2012171416 A JP2012171416 A JP 2012171416A JP 2013084908 A JP2013084908 A JP 2013084908A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- insulating film
- semiconductor device
- seal ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ヒューズ開口部からの水分侵入を防ぐためのメタル1層目のガードリングの下部まで多結晶シリコンが伸びているヒューズ形状にする。これによりヒューズの電極をとるためのメタル配線とガードリングのメタル配線の高さがそろい、SOG層がIC内部に到達することを防ぐことが可能となる。
【選択図】図1
Description
図1に本発明の半導体装置のヒューズ部の平面図を、図2および図3に本発明の半導体装置の模式断面図を示す。
まず、図7に示すように、P型シリコン半導体基板101上のPMOS領域に形成されたN型ウエル拡散層102と、特に記載はしないがNMOS領域にP型ウエル拡散層を形成し、LOCOS法により形成された酸化膜のフィールド絶縁膜103を例えば4000〜8000Å程形成する。
102 N型ウエル拡散層
103、303 フィールド絶縁膜
104 ゲート絶縁膜
105 ゲート電極
106、306 ヒューズ
107 高抵抗抵抗体
108 P型高濃度不純物領域
109 抵抗体の低濃度領域
110 抵抗体の高濃度領域
111、311 中間絶縁膜
112、312 第1の金属配線
113、313 第1のTEOS層
114、314 SOG層
115、315 第2のTEOS層
116 第2の金属配線
117、317 保護膜
118、318 ヒューズ開口部
119、319 シールリング
120、320 ヒューズトリムレーザー照射部
121、321 ヒューズ端子部
Claims (3)
- 半導体基板と、
前記半導体基板上に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜上に設けられた、レーザートリミングされるヒューズトリムレーザー照射部およびその両端に設けられたヒューズ端子を有する、多結晶シリコンからなるヒューズと、
前記ヒューズを覆っている中間絶縁膜と、
前記中間絶縁膜の上に設けられた第1のTEOS層と、
前記第1のTEOS層を平坦化しているSOG層と、
前記SOG層および前記SOG層に覆われていない前記第1のTEOS層の上に設けられた第2のTEOS層と、
前記第2のTEOS層の上に設けられた保護膜と、
前記保護膜から前記第1のTEOS層にかけて前記ヒューズトリムレーザー照射部の上部に設けられた開口部と、
前記開口部を取り囲んで前記中間絶縁膜の上に設けられた第1層の金属配線層からなるシールリングと、から成り、
前記ヒューズ端子は前記ヒューズトリムレーザー照射部より幅が大きく、前記シールリングの下部にまで延伸されている半導体装置。 - 前記ヒューズ端子の一部が前記シールリングにより規定される領域の内部にまで延伸されている請求項1記載の半導体装置。
- 前記シールリングに含まれる前記ヒューズトリムレーザー照射部を有する前記ヒューズの本数をN、前記ヒューズの前記ヒューズトリムレーザー照射部の幅をそれぞれW1からWNとした場合に、前記ヒューズ端子の上を通過している前記シールリングの長さの総和Lは、L>2×(W1+・・・WN)なる不等式を満たしている請求項1記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171416A JP5981260B2 (ja) | 2011-09-30 | 2012-08-01 | 半導体装置 |
TW101134940A TWI573241B (zh) | 2011-09-30 | 2012-09-24 | Semiconductor device |
KR1020120107806A KR101886444B1 (ko) | 2011-09-30 | 2012-09-27 | 반도체 장치 |
US13/628,137 US8803281B2 (en) | 2011-09-30 | 2012-09-27 | Semiconductor device |
CN201210367098.5A CN103035613B (zh) | 2011-09-30 | 2012-09-28 | 半导体器件 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011218242 | 2011-09-30 | ||
JP2011218242 | 2011-09-30 | ||
JP2012171416A JP5981260B2 (ja) | 2011-09-30 | 2012-08-01 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013084908A true JP2013084908A (ja) | 2013-05-09 |
JP2013084908A5 JP2013084908A5 (ja) | 2015-07-23 |
JP5981260B2 JP5981260B2 (ja) | 2016-08-31 |
Family
ID=47991779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171416A Active JP5981260B2 (ja) | 2011-09-30 | 2012-08-01 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8803281B2 (ja) |
JP (1) | JP5981260B2 (ja) |
KR (1) | KR101886444B1 (ja) |
CN (1) | CN103035613B (ja) |
TW (1) | TWI573241B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9478359B2 (en) * | 2013-12-10 | 2016-10-25 | Analog Devices Global | Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit |
JP6620024B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
CN107195619B (zh) * | 2017-05-10 | 2019-06-28 | 南京中感微电子有限公司 | 一种修调电路 |
CN113410209B (zh) * | 2021-06-09 | 2023-07-18 | 合肥中感微电子有限公司 | 一种修调电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
JPH09139431A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置とその製造方法 |
JP2001077329A (ja) * | 1999-07-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001156173A (ja) * | 1999-11-24 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置およびその製造方法 |
JP2002009157A (ja) * | 2000-06-21 | 2002-01-11 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003264230A (ja) * | 2002-03-11 | 2003-09-19 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2011071324A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体集積回路装置およびその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
JP2695548B2 (ja) * | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
JPH0722508A (ja) | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
KR100194676B1 (ko) | 1996-04-24 | 1999-07-01 | 윤종용 | 전송 게이트 장치 |
KR100483226B1 (ko) * | 1997-10-13 | 2005-04-15 | 후지쯔 가부시끼가이샤 | 퓨즈를 갖는 반도체 장치 및 그 제조 방법 |
US6423582B1 (en) * | 1999-02-25 | 2002-07-23 | Micron Technology, Inc. | Use of DAR coating to modulate the efficiency of laser fuse blows |
JP2000269342A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路および半導体集積回路の製造方法 |
JP2002110799A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002313924A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Instruments Inc | 半導体装置 |
KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
KR100534096B1 (ko) * | 2003-06-24 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 |
JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2005209903A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR100519799B1 (ko) * | 2004-03-25 | 2005-10-10 | 삼성전자주식회사 | 반도체 소자의 퓨즈영역 및 그 제조방법 |
KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
JP2006156960A (ja) * | 2004-10-26 | 2006-06-15 | Nec Electronics Corp | 半導体装置 |
JP4830455B2 (ja) * | 2005-11-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5133569B2 (ja) * | 2006-02-22 | 2013-01-30 | セイコーインスツル株式会社 | 半導体装置とその製造方法 |
JP5139689B2 (ja) * | 2007-02-07 | 2013-02-06 | セイコーインスツル株式会社 | 半導体装置とその製造方法 |
-
2012
- 2012-08-01 JP JP2012171416A patent/JP5981260B2/ja active Active
- 2012-09-24 TW TW101134940A patent/TWI573241B/zh active
- 2012-09-27 US US13/628,137 patent/US8803281B2/en active Active
- 2012-09-27 KR KR1020120107806A patent/KR101886444B1/ko active IP Right Grant
- 2012-09-28 CN CN201210367098.5A patent/CN103035613B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
JPH09139431A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置とその製造方法 |
JP2001077329A (ja) * | 1999-07-07 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001156173A (ja) * | 1999-11-24 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置およびその製造方法 |
JP2002009157A (ja) * | 2000-06-21 | 2002-01-11 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003264230A (ja) * | 2002-03-11 | 2003-09-19 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2011071324A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体集積回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI573241B (zh) | 2017-03-01 |
KR20130035926A (ko) | 2013-04-09 |
JP5981260B2 (ja) | 2016-08-31 |
KR101886444B1 (ko) | 2018-08-07 |
CN103035613A (zh) | 2013-04-10 |
TW201334148A (zh) | 2013-08-16 |
US20130082349A1 (en) | 2013-04-04 |
CN103035613B (zh) | 2016-12-21 |
US8803281B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102156820B1 (ko) | 반도체 장치 | |
JP5139689B2 (ja) | 半導体装置とその製造方法 | |
JP6115277B2 (ja) | 半導体装置 | |
JP5981260B2 (ja) | 半導体装置 | |
JP5010151B2 (ja) | 半導体装置の製造方法 | |
US20090267160A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006222410A (ja) | 半導体装置及びその製造方法 | |
KR102095507B1 (ko) | 반도체 집적회로 장치 | |
JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
JP2012004499A (ja) | 半導体装置およびその製造方法 | |
JP4646891B2 (ja) | 半導体装置及びその製造方法 | |
JP4849504B2 (ja) | 半導体装置、その製造方法、出力回路および電子機器 | |
JP6930615B2 (ja) | 半導体装置 | |
JP5666410B2 (ja) | 半導体装置 | |
JP5666411B2 (ja) | 半導体装置 | |
JP2008235749A (ja) | 半導体装置 | |
JP2008071990A (ja) | 半導体装置 | |
JP2006005132A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012195607A (ja) | 高耐圧電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150603 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150603 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5981260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |