JP4849504B2 - 半導体装置、その製造方法、出力回路および電子機器 - Google Patents

半導体装置、その製造方法、出力回路および電子機器 Download PDF

Info

Publication number
JP4849504B2
JP4849504B2 JP2005095446A JP2005095446A JP4849504B2 JP 4849504 B2 JP4849504 B2 JP 4849504B2 JP 2005095446 A JP2005095446 A JP 2005095446A JP 2005095446 A JP2005095446 A JP 2005095446A JP 4849504 B2 JP4849504 B2 JP 4849504B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
semiconductor substrate
gate electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005095446A
Other languages
English (en)
Other versions
JP2006278716A (ja
Inventor
建一 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005095446A priority Critical patent/JP4849504B2/ja
Priority to US11/276,822 priority patent/US20060220155A1/en
Publication of JP2006278716A publication Critical patent/JP2006278716A/ja
Application granted granted Critical
Publication of JP4849504B2 publication Critical patent/JP4849504B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置、その製造方法、出力回路および電子機器に関し、特に比較的高い耐圧特性が要求される出力トランジスタに適用して好適な半導体装置およびその製造方法、ならびにその半導体装置を有する出力回路および電子機器に関する。
従来、電子機器などには、出力線の電位を駆動するための出力回路が設けられている。この出力回路は、出力段に設けられたトランジスタを含んで構成されることが一般的である。以下、出力段に設けられたトランジスタを出力トランジスタと言う。
通常、出力トランジスタには、例えば内部回路などに組み込まれる通常のトランジスタと比較して、高い耐圧特性を持つ構造が適用される。このようなトランジスタを、以下、高耐圧トランジスタと言う。従来技術による高耐圧トランジスタの構成は、例えば以下に示す特許文献１および２に開示されている。
ここで、図１および図２を用いて、高耐圧トランジスタ９００の構成を説明する。図１は、高耐圧トランジスタ９００の構成を示す上視図である。また、図２は、図１におけるｉ−ｉ’断面の構造を示す図である。
図１および図２に示すように、従来技術による高耐圧トランジスタ９００は、素子分離絶縁膜９１２によりアクティブ領域（素子形成領域とも言う）ＡＲとフィールド領域（素子分離領域とも言う）ＦＲとが定義された半導体基板９１１を有する。半導体基板９１１におけるアクティブ領域ＡＲには、所定の不純物が拡散されることで、一対のソース領域９１７ｓおよびドレイン領域９１７ｄが形成されている。ソース領域９１７ｓおよびドレイン領域９１７ｄに挟まれた領域上には、ゲート絶縁膜９１３が形成され、さらにゲート絶縁膜９１３の上にはゲート電極９１５が形成されている。したがって、ソース領域９１７ｓおよびドレイン領域９１７ｄで挟まれた領域は、チャネルが形成される領域（以下、チャネル形成領域９１６と言う）として機能する。
また、ソース領域９１７ｓおよびドレイン領域９１７ｄは、それぞれゲート電極９１５と重畳する領域を持つ。本説明では、この重畳する領域をオーバラップ領域という。このようなオーバラップ領域を持つことで、駆動時に出力トランジスタ９００を確実にオンまたはオフさせることができる。
また、以上のような構成が作り込まれた半導体基板９１１上には、層間絶縁膜９２１が形成される。層間絶縁膜９２１は、ソース領域９１７ｓおよびドレイン領域９１７ｄ上面の一部をそれぞれ露出するコンタクト孔を有する。また、層間絶縁膜９２１上には、他の素子との電気的な接続を構成する配線層であるソース電極９２３ｓおよびドレイン電極９２３ｄがそれぞれ形成される。ソース電極９２３ｓおよびドレイン電極９２３ｄは、コンタクト孔内に充電されたコンタクト内配線９２２ｓおよび９２２ｄを介してソース領域９１７ｓおよびドレイン領域９１７ｄにそれぞれ電気的に接続される。
特開２００３−１００７７１号公報 特開２００３−２０４０６２号公報
しかしながら、上記のような構成では、ドレイン・ソース間に流れ込んだ電流が、図１および図２中、丸線で囲んだ領域、すなわちゲート電極９１５下におけるアクティブ領域ＡＲとフィールド領域ＦＲとの境界部分ａに集中して流れる。このため、例えばＥＳＤ（Electro Static Discharge）などにより非常に大きな電流がドレイン・ソース間に流れ込んだ場合、境界部分ａに非常に大きな電界が発生し、これにより、境界部分ａにおける劣化や破損などの不具合が生じ易い。
このように、従来技術による高耐圧トランジスタは、ＥＳＤなどに対する耐圧特性が不十分であるという問題が存在する。
そこで本発明は、上記の問題に鑑みてなされたものであり、耐圧特性に優れ且つ製造が容易な半導体装置およびその製造方法、ならびにその半導体装置を有する出力回路および電子機器を提供することを目的とする。
かかる目的を達成するために、本発明による半導体装置は、半導体基板と、半導体基板よりも高い第１面を持つ１つ以上の絶縁膜と、半導体基板および絶縁膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第１の底面と半導体基板表面からの距離が第１の底面と異なる第２の底面とをゲート幅方向に沿って交互に持つゲート電極と、半導体基板にゲート電極下の領域以外に形成された一対の拡散領域と、を有し、ゲート絶縁膜が、ゲート電極と絶縁膜とに挟まれる領域と、ゲート電極と拡散領域とに挟まれる領域を含んでいる。
本発明のように、半導体基板に対して近い部分（例えば第１の底面とする）と遠い部分（例えば第２の底面とする）とを有するようにゲート電極を形成することで、ゲート電極下におけるアクティブ領域とフィールド領域との境界部分の他に、近い部分から遠い部分へ切り替わる境界部分にも、ソース・ドレイン間に流れ込んだ電流が流れる経路を形成させることができる。すなわち、電流パスを従来から比べて多くすることができる。これにより、耐圧特性に優れた半導体装置を実現することができる。また、本発明では絶縁膜を例えば素子分離絶縁膜と共にＬＯＣＯＳ法にて形成することが可能であるため、一般的な半導体装置の製造方法を、素子形成領域を形成する際のマスクの一部を変形するのみで利用することが可能であると共に、製造方法における工程数を増やす必要がない。すなわち、本発明による半導体装置は、容易且つ安価に製造することができる。さらに、このような効果を奏する半導体装置を出力回路や電子機器などに適用することで、これらのＥＳＤなどに対する耐性を向上させることができる。
本発明によれば、耐圧特性に優れ且つ製造が容易な半導体装置およびその製造方法、ならびにその半導体装置を有する出力回路および電子機器を実現することができる。
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
まず、本発明による実施例１について図面を用いて詳細に説明する。なお、以下の説明では、比較的高い耐圧を要求される出力トランジスタとして好適な半導体装置１を例に挙げる。
〔構成〕
図３は、本実施例による半導体装置１の構成を示す上視図である。また、図４は図３におけるＩ−Ｉ’断面の構造を示す図であり、図５は図３におけるＩＩ−ＩＩ’断面の構造を示す図であり、図６は図３におけるＩＩＩ−ＩＩＩ’断面の構造を示す図であり、図７は図３におけるＩＶ−ＩＶ’断面の構造を示す図である。
図３から図７に示すように、半導体装置１は、半導体基板１１と、半導体基板１１に形成された素子分離絶縁膜１２と、半導体基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたゲート電極１５と、半導体基板１１におけるゲート電極１５下の領域を挟む一対の低濃度拡散領域１７ｓおよび１７ｄと、低濃度拡散領域１７ｓおよび１７ｄの表面にそれぞれ形成された高濃度拡散領域１８ｓおよび１８ｄとを有する。低濃度拡散領域１７ｓおよび１７ｄで挟まれた領域、すなわち半導体基板１１におけるゲート電極１５下の領域は、チャネルが形成される領域（チャネル形成領域１６）として機能する。また、半導体装置１は、半導体基板１１に形成された１つ以上の絶縁膜１４を有する。
さらに、上記のような構成が作り込まれた半導体基板１１上には、高濃度拡散領域１８ｓおよび１８ｄ表面を露出させるコンタクト孔を有する層間絶縁膜２１と、コンタクト孔内部にそれぞれ充填されたコンタクト内配線２２ｓおよび２２ｄと、層間絶縁膜２１上に形成されたソース電極２３ｓおよびドレイン電極２３ｄとを有する。ただし、図３では、半導体装置１の構成を明確にするため、層間絶縁膜２１とコンタクト内配線２２ｓおよび２２ｄとソース電極２３ｓおよびドレイン電極２３ｄとの構成を省略する。
上記構成において、半導体基板１１には、例えばｎ型の不純物がドープされたシリコン基板（以下、ｎ型シリコン基板と言う）を使用する。ただし、これに限らず、ｐ型の不純物がドープされたシリコン基板（ｐ型シリコン基板）など、必要に応じて種々変形することができる。
素子分離絶縁膜１２は、例えばＬＯＣＯＳ（LocalOxidation of Silicon）法により形成された膜（ＬＯＣＯＳ膜）である。これは、例えばシリコン酸化膜（ＳｉＯ2）とすることができる。ただし、これに限定されず、例えばＳＴＩ（Shallow Trench Isolation）法など、他の方法により形成された絶縁膜であってもよい。素子分離絶縁膜１２は、半導体基板１１におけるアクティブ領域ＡＲとフィールド領域ＦＲとを規定する。
ゲート絶縁膜１３は、図３から図７に示すように、半導体基板１１におけるアクティブ領域ＡＲを２つに分割する領域上に形成され、後述するゲート電極１５を半導体基板１１に対して電気的に浮遊させる。このゲート絶縁膜１３は、例えば半導体基板１１表面を熱酸化することでアクティブ領域ＡＲ上に形成されたシリコン酸化膜（ＳｉＯ2）である。その膜厚は、例えば１００Å（オングストローム）とすることができる。
ゲート絶縁膜１３上に形成されたゲート電極１５は、例えば所定の不純物を含むポリシリコン（poly-silicon）膜である。その膜厚は、例えば５０００Åとすることができる。
低濃度拡散領域１７ｓおよび１７ｄは、図３から図７および上述に示すように、半導体基板１１におけるゲート電極１５下の領域を挟む一対の領域に形成された不純物拡散領域である。この低濃度拡散領域１７ｓおよび１７ｄは、それぞれソース（１７ｓ）およびドレイン（１７ｄ）として機能する。例えば、半導体装置１がｐ型のチャネルを形成するトランジスタである場合、低濃度拡散領域１７ｓおよび１７ｄは、ｐ型の不純物、例えばボロン（Ｂ）イオンを注入することで形成することができる。そのドーズ量は例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。また、半導体装置１がｎ型のチャネルを形成するトランジスタである場合、低濃度拡散領域１７ｓおよび１７ｄは、ｎ型の不純物、例えばリン（Ｐ）イオンを注入することで形成することができる。そのドーズ量は例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。
また、ソース・ドレイン領域として機能する低濃度拡散領域１７ｓおよび１７ｄは、図３から図７に示すように、それぞれゲート電極１５と重畳する領域、すなわちオーバラップ領域を持つ。これにより、駆動時に半導体装置１が確実にオンまたはオフする構造とされている。
低濃度拡散領域１７ｓおよび１７ｄに挟まれた領域、すなわちアクティブ領域ＡＲにおけるゲート電極１５下の領域は、図３から図５および上述に示すようにチャネル形成領域１６として機能する。なお、例えば半導体基板１１がウェル構造を有する場合、この領域には所定の不純物がドープされている。
図３から図５に示すように低濃度拡散領域１７ｓおよび１７ｄ表面を含む領域に形成された高濃度拡散領域１８ｓおよび１８ｄは、後述するコンタクト内配線２２ｓおよび２２ｄそれぞれとオーミック接触するための導電領域である。例えば、半導体装置１がｐ型のチャネルを形成するトランジスタである場合、高濃度拡散領域１８ｓおよび１８ｄは、ｐ型の不純物、例えばボロン（Ｂ）イオンを注入することで形成することができる。そのドーズ量は例えば１×１０15／ｃｍ2程度とすることができる。また、半導体装置１がｎ型のチャネルを形成するトランジスタである場合、高濃度拡散領域１８ｓおよび１８ｄは、ｎ型の不純物、例えばリン（Ｐ）イオンを注入することで形成することができる。そのドーズ量は例えば１×１０15／ｃｍ2程度とすることができる。
また、本実施例による半導体装置１は、図３から図７および上述に示すように、半導体基板１１に形成された１つ以上の絶縁膜１４を有する。絶縁膜１４は、アクティブ領域ＡＲにおけるゲート電極１５下の領域に、チャネル幅方向に沿って周期的に配置されている（図３、図６および図７参照）。この絶縁膜１４は、ゲート電極１５を半導体基板１１から部分的に遠ざけるための構成である。すなわち、絶縁膜１４が形成された領域では、上記のゲート絶縁膜１３とゲート電極１５とが絶縁膜１４上に形成されるため、図６および図７に示すように、絶縁膜１４上面の半導体基板１１表面からの高さ分、ゲート電極１５が半導体基板１１から遠ざけられる。これにより、ゲート電極１５が、第１の底面と、半導体基板１１表面からの距離が第１の底面と異なる第２の底面とが、ゲート幅方向に沿って交互に配列された構造を持つように形成される。
このように、半導体基板１１の特にオーバラップ領域における低濃度拡散領域１７ｓおよび１７ｄに対して近い部分と遠い部分とを有するようにゲート電極１５を形成することで、ゲート電極１５下におけるアクティブ領域ＡＲとフィールド領域ＦＲとの境界部分ａ（図３および図６参照）の他に、近い部分から遠い部分へ切り替わる部分、すなわち図３、図４および図６中、丸線で囲まれた境界部分Ａにも、ソース・ドレイン間に流れ込んだ電流が流れる経路を形成することができる。すなわち、電流パスを従来から比べて多くすることができる。
また、上述および図３、図６および図７に示すように、絶縁膜１４をチャネル幅方向に沿って所定間隔ごとに周期的に配置させることで、絶縁膜１４を形成する際のマスク形状を簡略化することが可能となると共に、チャネル幅に応じて電流パスの数を多くすることができる。これにより、半導体装置１にチャネル幅に依存した耐圧特性を持たせることが可能となる。換言すれば、半導体装置１の耐圧特性にＷ依存性を持たせることが可能となる。なお、Ｗとは、チャネル幅のことである。
さらに、本実施例では、絶縁膜１４を、ＬＯＣＯＳ法にて形成された膜（ＬＯＣＯＳ膜）とする。これは、例えばシリコン酸化膜とすることができる。これにより、素子分離絶縁膜１２と同じ工程で絶縁膜１４を形成することが可能となると共に、境界部分ａ（図３および図６参照）における構造と境界部分Ａ（同じく図３および図６参照）における構造とを同一とすることが可能となる。このように境界部分ａにおける構造と境界部分Ａにおける構造とを同一とすることで、境界部分ａと境界部分Ａとで均等に電流を流すことが可能となり、より耐圧特性を向上させることができる。
この他、以上のような構成が作り込まれた半導体基板１１上には、層間絶縁膜２１が形成される。層間絶縁膜２１は、高濃度拡散領域１８ｓおよび１８ｄ上面の一部をそれぞれ露出するコンタクト孔を有する。また、層間絶縁膜２１上には、他の素子との電気的な接続を構成する配線層であるソース電極２３ｓおよびドレイン電極２３ｄがそれぞれ形成される。ソース電極２３ｓおよびドレイン電極２３ｄは、コンタクト孔内に充電されたコンタクト内配線２２ｓおよび２２ｄを介して高濃度拡散領域１８ｓおよび１８ｄにそれぞれ電気的に接続される。
〔製造方法〕
次に、本実施例による半導体装置１の製造方法を図面と共に説明する。図８から図１１は、半導体装置１の製造方法を示すプロセス図である。なお、図８（ａ）および図９（ａ）では、半導体基板１１の上視図を示し、図８（ｂ）、図９（ｂ）および図１０（ａ）から図１１（ｂ）では、図３におけるＩＩ−ＩＩ’断面に相当する断面構造を示す。
半導体装置１の製造方法では、まず、例えば熱酸化にて、半導体基板１１上にバッファ膜であるシリコン酸化膜１２ａを形成し、次に、例えばＣＶＤ（Chemical Vapor Deposition）法にて、シリコン酸化膜１２ａ上に熱酸化に対する保護膜であるシリコン窒化膜１２ｂを形成する。次に、既存のフォトリソグラフィ法およびエッチング法を用いて、シリコン窒化膜１２ｂをパターニングする。この際、フォトリソグラフィにおいて使用されるマスクは、フィールド領域（すなわち素子分離絶縁膜１２）のパターンと共に絶縁膜１４のパターンを含む形状のマスクが使用される。このようにシリコン窒化膜１２ｂをパターニングすると、このパターニングされたシリコン窒化膜１２ｂをマスクとして半導体基板１１表面を熱酸化することで、図８（ａ）および（ｂ）に示すように、ＬＯＣＯＳ膜である素子分離絶縁膜１２と絶縁膜１４とを半導体基板１１に同時に形成する。なお、この際の熱酸化の条件は、例えばオーブン内雰囲気を酸素／水素雰囲気とし、加熱温度を１０００℃とし、加熱時間を１００分とすることができる。これにより、例えば膜厚５０００Åの素子分離絶縁膜１２および絶縁膜１４を形成することができる。また、素子分離絶縁膜１２および絶縁膜１４を形成後、シリコン窒化膜１２ｂは所定のエッチング条件にて除去される。
次に、既存のフォトリソグラフィ法を用いることで、後工程において形成されるゲート電極１５下に対応する領域上にレジストＲ１を形成する。続いて、半導体基板１１におけるアクティブ領域ＡＲに、レジストＲ１および素子分離絶縁膜１２をマスクとして所定の不純物を注入する。その後、注入した所定の不純物を熱拡散させることで、図９（ａ）および（ｂ）に示すように、低濃度拡散領域１７ｓおよび１７ｄを形成する。この際の条件としては、例えば半導体装置１がｐ型のチャネルが形成される半導体装置１を製造する場合、所定の不純物として例えばボロン（Ｂ）イオンを用い、その加速度を例えば５００ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とし、熱拡散時の加熱温度を１０００℃とすることができる。また、例えばｎ型のチャネルが形成される半導体装置１を製造する場合、所定の不純物として例えばリン（Ｐ）イオンを用い、その加速度を例えば５００ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。また、低濃度拡散領域１７ｓおよび１７ｄを形成後、レジストＲ１は除去される。
次に、例えば熱酸化にて、低濃度拡散領域１７ｓおよび１７ｄが形成された半導体基板１１表面および絶縁膜１４上に、例えば膜厚が１００Åのシリコン酸化膜１３Ａを、図１０（ａ）に示すように形成する。この際の熱酸化の条件は、例えばオーブン内雰囲気を酸素／水素雰囲気とし、加熱温度を８５０℃とし、加熱時間を２０分とすることができる。
次に、例えばＣＶＤ法またはスパッタリング法にて、シリコン酸化膜１３Ａ上に、所定の不純物を含み、膜厚が５０００Åのポリシリコン膜１５Ａを形成する。これにより、図１０（ｂ）に示すような断面構造を得る。
次に、既存のフォトリソグラフィ法を用いることで、ポリシリコン膜１５Ａ上にゲート電極１５のパターンを有するレジストＲ２を形成する。続いて、既存のエッチング法にて、レジストＲ２をマスクとしてポリシリコン膜１５Ａおよびシリコン酸化膜１３Ａをエッチング加工することで、図１１（ａ）に示すように、半導体基板１１および絶縁膜１４上にゲート電極１５およびゲート絶縁膜１３を順次形成する。この際のエッチングは、ドライエッチングでもウェットエッチングでもよい。例えばポリシリコン膜１５Ａのエッチングにドライエッチングを用いた場合、その条件は、エッチングガスに混合比がＣｌ2：ＨＢｒ3：Ｏ2＝１００：１００：２〜４程度の混合ガスを用いることとすることができる。また、例えばシリコン酸化膜１３Ａのエッチングにドライエッチングを用いた場合、その条件は、例えばエッチングガスに混合比がＣＦ4／ＣＨＦ3＝１：１０程度の混合ガスを用いることとすることができる。
次に、既存のフォトリソグラフィ方を用いることで、低濃度拡散領域１７ｓおよび１７ｄ表面の一部を露出する開口を有するレジストＲ３を形成し、これをマスクとして所定の不純物を注入することで、図１１（ｂ）に示すように、低濃度拡散領域１７ｓおよび１７ｄの少なくとも上部に高濃度拡散領域１８ｓおよび１８ｄを形成する。この際の条件としては、例えば半導体装置１がｐ型のチャネルが形成される半導体装置１を製造する場合、所定の不純物として例えばボロン（Ｂ）イオンを用い、その加速度を例えば５０ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０15／ｃｍ2程度とすることができる。また、例えばｎ型のチャネルが形成される半導体装置１を製造する場合、所定の不純物として例えばリン（Ｐ）イオンを用い、その加速度を例えば５０ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。また、高濃度拡散領域１８ｓおよび１８ｄを形成後、レジストＲ３は除去される。
その後、以上のような構成が作り込まれた半導体基板１１上に、これを埋没させる程度に酸化シリコンを堆積させることで、層間絶縁膜２１を形成する。次に、既存のフォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜２１に高濃度拡散領域１８ｓおよび１８ｄ上面を露出させる開口を形成し、これにタングステン（Ｗ）などの導電体を充填することで、コンタクト内配線２２ｓおよび２２ｄを形成する。次に、層間絶縁膜２１上に導電体を堆積し、これをパターニングすることで、ソース電極２３ｓおよびドレイン電極２３ｄを形成する。これにより、図３から図７に示すような断面構造を有する半導体装置１が製造される。
〔作用効果〕
以上のように、本実施例による半導体装置１は、半導体基板１１と、半導体基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、第１の底面と半導体基板１１表面からの距離が第１の底面と異なる第２の底面とをゲート幅方向に沿って交互に持つゲート電極１５と、半導体基板１１におけるゲート電極１５下の領域以外に形成された一対の拡散領域１７ｓおよび１７ｄとを有する。
このように、半導体基板１１に対して近い部分（例えば第１の底面とする）と遠い部分（例えば第２の底面とする）とを有するゲート電極１５を形成することで、ゲート電極１５下におけるアクティブ領域ＡＲとフィールド領域ＦＲとの境界部分ａの他に、近い部分から遠い部分へ切り替わる境界部分Ａにも、ソース・ドレイン間に流れ込んだ電流が流れる経路を形成させることができる。すなわち、電流パスを従来から比べて多くすることができる。これにより、耐圧特性に優れた半導体装置１を実現することができる。また、本実施例では絶縁膜を例えば素子分離絶縁膜と共にＬＯＣＯＳ法にて形成することが可能であるため、一般的な半導体装置の製造方法を、素子形成領域１２を形成する際のマスクの一部を変形するのみで利用することが可能であると共に、製造方法における工程数を増やす必要がない。すなわち、本実施例による半導体装置１は、容易且つ安価に製造することができる。
〔応用形態〕
また、本実施例による半導体装置１を用いて構成した電子回路１００の構成を図１に示す。図１２に示すように、電子回路１００は、出力回路１０１と内部回路１０２とからなる。出力回路１０１は、出力用の電源電圧が印加される端子（出力用ＶＤＤ）と出力端子との間に接続されたｐ型の出力トランジスタＰ１と、出力端子と接地された端子（出力用ＧＮＤ）との間に設けられたｎ型の出力トランジスタＮ１とを有する。出力トランジスタＰ１およびＮ１はそれぞれ本実施例による半導体装置１の構造を用いて、所定の半導体基板上に形成されている。
以上のような構成を有することでさらに、ＥＳＤなどに対する耐性が向上された出力回路およびこれを有する電子機器を実現することができる。
次に、本発明の実施例２について図面を用いて詳細に説明する。尚、以下の説明において、実施例１と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１と同様である。
〔構成〕
図１３は、本実施例による半導体装置２の構成を示す上視図である。また、図１４は図１３におけるＶ−Ｖ’断面の構造を示す図であり、図１５は図１３におけるＶＩ−ＶＩ’断面の構造を示す図であり、図１６は図１３におけるＶＩＩ−ＶＩＩ’断面の構造を示す図である。なお、実施例１におけるＩ−Ｉ’断面に対応する半導体装置２の断面構造は、図４に示す構造と同様であるため、以下では、これを引用して説明する。
図１３から図１７および図４に示すように、半導体装置２は、実施例１による半導体装置１の構成と同様の構成において、絶縁膜１４が絶縁膜２４に置き換えられた構成を有する。
絶縁膜２４は、例えばＣＶＤ法にて形成されたシリコン酸化膜とすることができる。ただし、この他にもシリコン窒化膜など、材質および製造工程などの点から鑑みて他の構成に悪影響を及ぼさない絶縁膜であれば如何なるものも適用することができる。
このような絶縁膜２４を、上述および図１３、図１５および図１６に示すように、チャネル幅方向に沿って所定間隔ごとに周期的に配置させることで、実施例１と同様に、ゲート電極１５を半導体基板１１から部分的に遠ざけることが可能となる。すなわち、絶縁膜２４が形成された領域では、上記のゲート絶縁膜１３とゲート電極１５とが絶縁膜２４上に形成されるため、図１５および図１６に示すように、絶縁膜２４上面の半導体基板１１表面からの高さ分、ゲート電極１５が半導体基板１１から遠ざけられる。すなわち、実施例１と同様に、ゲート電極１５が、第１の底面と、半導体基板１１表面からの距離が第１の底面と異なる第２の底面とが、ゲート幅方向に沿って交互に配列された構造を持つように形成される。これにより、ゲート電極１５下におけるアクティブ領域ＡＲとフィールド領域ＦＲとの境界部分ａ（図１３および図１５参照）の他に、近い部分から遠い部分へ切り替わる部分、すなわち図１３、図１５および図４中、丸線で囲まれた境界部分Ａにも、ソース・ドレイン間に流れ込んだ電流が流れる経路を形成することができる。すなわち、電流パスを従来から比べて多くすることができる。
また、上述および図１３、図１５および図１６に示すように、絶縁膜２４をチャネル幅方向に沿って所定間隔ごとに周期的に配置させることで、チャネル幅に応じて電流パスの数を多くすることができる。これにより、半導体装置２にチャネル幅に依存した耐圧特性を持たせることが可能となる。換言すれば、半導体装置２の耐圧特性にＷ依存性を持たせることが可能となる。
この他の構成は、上述したように実施例１による半導体装置１と同様であるため、ここでは詳細な説明を省略する。
〔製造方法〕
次に、本実施例による半導体装置２の製造方法を図面と共に説明する。図１７から図１９は、半導体装置２の製造方法を示すプロセス図である。なお、図１７（ａ）から図１９（ｂ）では、図１３におけるＶ−Ｖ’断面に相当する断面構造を示す。
半導体装置２の製造方法では、まず、例えば既知のＬＯＣＯＳ法にて、図１７（ａ）に示すように、半導体基板１１に素子分離絶縁膜１２を形成する。なお、この際の熱酸化の条件は、例えばオーブン内雰囲気を酸素／水素雰囲気とし、加熱温度を１０００℃とし、加熱時間を１００分とすることができる。これにより、例えば膜厚５０００Åの素子分離絶縁膜１２を形成することができる。
次に、既存のフォトリソグラフィ法を用いることで、後工程において形成されるゲート電極１５下に対応する領域上にレジストＲ４を形成する。続いて、半導体基板１１におけるアクティブ領域ＡＲに、レジストＲ４および素子分離絶縁膜１２をマスクとして所定の不純物を注入する。その後、注入した所定の不純物を熱拡散させることで、図１７（ｂ）に示すように、低濃度拡散領域１７ｓおよび１７ｄを形成する。この際の条件としては、例えば半導体装置２がｐ型のチャネルが形成される半導体装置２を製造する場合、所定の不純物として例えばボロン（Ｂ）イオンを用い、その加速度を例えば５００ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とし、熱拡散時の加熱温度を１０００℃とすることができる。また、例えばｎ型のチャネルが形成される半導体装置２を製造する場合、所定の不純物として例えばリン（Ｐ）イオンを用い、その加速度を例えば５００ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。また、低濃度拡散領域１７ｓおよび１７ｄを形成後、レジストＲ４は除去される。
次に、例えばＣＶＤ法にて、低濃度拡散領域１７ｓおよび１７ｄが形成された半導体基板１１上にシリコン酸化膜２４Ａを、図１７（ｃ）に示すように形成する。このシリコン酸化膜２４Ａは後工程において絶縁膜２４に加工される膜であり、いわゆるＣＶＤ膜である。このシリコン酸化膜２４Ａの膜厚は、素子分離絶縁膜１２の同じ膜厚、例えば５０００Åとすることができる。このように、素子分離絶縁膜１２と絶縁膜１４との膜厚を揃えることで、境界部分Ａにおける構造（図１３および図１５参照）を境界部分ａにおける構造（図１３および図１５参照）と同じような構造にすることができるため、静電気などの比較的大きな電流がソース・ドレイン間に流れ込んだ際に境界部分ａに流れる電流と境界部分Ａに流れる電流とを同程度とすることが可能となる。すなわち、各境界部分ａおよびＡでの電気特性を同程度とすることができる。これにより、半導体装置２の耐圧特性を向上させることができる。
次に、既存のフォトリソグラフィ法を用いることで、シリコン酸化膜２４Ａ上に絶縁膜２４のパターンを有するレジストＲ５を形成する。続いて、既存のエッチング法にて、レジストＲ５をマスクとしてシリコン酸化膜２４Ａをエッチング加工することで、図１８（ａ）に示すように、半導体基板１１上に絶縁膜２４を形成する。この際のエッチングは、ドライエッチングでもウェットエッチングでもよい。例えばドライエッチングを用いた場合、その条件は、例えばエッチングガスに混合比がＣＦ4／ＣＨＦ3＝１：１０程度の混合ガスを用いることとすることができる。なお、ＣＶＤ膜であるシリコン酸化膜２４Ａをエッチングすることで形成された絶縁膜２４もＣＶＤ膜である。また、絶縁膜２４を形成後、レジストＲ５は除去される。
次に、例えば熱酸化にて、半導体基板１１表面および絶縁膜１４上に、例えば膜厚が１００Åのシリコン酸化膜１３Ａを、図１８（ｂ）に示すように形成する。この際の熱酸化の条件は、例えばオーブン内雰囲気を酸素／水素雰囲気とし、加熱温度を８５０℃とし、加熱時間を２０分とすることができる。
次に、例えばＣＶＤ法またはスパッタリング法にて、シリコン酸化膜１３Ａ上に、所定の不純物を含み、膜厚が５０００Åのポリシリコン膜１５Ａを形成する。これにより、図１８（ｃ）に示すような断面構造を得る。
次に、既存のフォトリソグラフィ法を用いることで、ポリシリコン膜１５Ａ上にゲート電極１５のパターンを有するレジストＲ６を形成する。続いて、既存のエッチング法にて、レジストＲ６をマスクとしてポリシリコン膜１５Ａおよびシリコン酸化膜１３Ａをエッチング加工することで、図１９（ａ）に示すように、半導体基板１１および絶縁膜２４上にゲート電極１５およびゲート絶縁膜１３を順次形成する。この際のエッチングは、ドライエッチングでもウェットエッチングでもよい。例えばポリシリコン膜１５Ａのエッチングにドライエッチングを用いた場合、その条件は、エッチングガスに混合比がＣｌ2：ＨＢｒ3：Ｏ2＝１００：１００：２〜４程度の混合ガスを用いることとすることができる。また、例えばシリコン酸化膜１３Ａのエッチングにドライエッチングを用いた場合、その条件は、例えばエッチングガスに混合比がＣＦ4／ＣＨＦ3＝１：１０程度の混合ガスを用いることとすることができる。
次に、既存のフォトリソグラフィ方を用いることで、低濃度拡散領域１７ｓおよび１７ｄ表面の一部を露出する開口を有するレジストＲ７を形成し、これをマスクとして所定の不純物を注入することで、図１９（ｂ）に示すように、低濃度拡散領域１７ｓおよび１７ｄの少なくとも上部に高濃度拡散領域１８ｓおよび１８ｄを形成する。この際の条件としては、例えば半導体装置２がｐ型のチャネルが形成される半導体装置２を製造する場合、所定の不純物として例えばボロン（Ｂ）イオンを用い、その加速度を例えば５０ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０15／ｃｍ2程度とすることができる。また、例えばｎ型のチャネルが形成される半導体装置２を製造する場合、所定の不純物として例えばリン（Ｐ）イオンを用い、その加速度を例えば５０ｋｅＶ（キロエレクトロンボルト）程度とし、そのドーズ量を例えば１×１０12〜１×１０13／ｃｍ2程度とすることができる。また、高濃度拡散領域１８ｓおよび１８ｄを形成後、レジストＲ３は除去される。
その後、実施例１と同様に、以上のような構成が作り込まれた半導体基板１１上に、これを埋没させる程度に酸化シリコンを堆積させることで、層間絶縁膜２１を形成する。次に、既存のフォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜２１に高濃度拡散領域１８ｓおよび１８ｄ上面を露出させる開口を形成し、これにタングステン（Ｗ）などの導電体を充填することで、コンタクト内配線２２ｓおよび２２ｄを形成する。次に、層間絶縁膜２１上に導電体を堆積し、これをパターニングすることで、ソース電極２３ｓおよびドレイン電極２３ｄを形成する。これにより、図１３から図１６に示すような断面構造を有する半導体装置２が製造される。
〔作用効果〕
以上のように、本実施例による半導体装置２は、半導体基板１１と、半導体基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、第１の底面と半導体基板１１表面からの距離が第１の底面と異なる第２の底面とをゲート幅方向に沿って交互に持つゲート電極１５と、半導体基板１１におけるゲート電極１５下の領域以外に形成された一対の拡散領域１７ｓおよび１７ｄとを有する。
このように、半導体基板１１に対して近い部分（例えば第１の底面とする）と遠い部分（例えば第２の底面とする）とを有するゲート電極１５を形成することで、ゲート電極１５下におけるアクティブ領域ＡＲとフィールド領域ＦＲとの境界部分ａの他に、近い部分から遠い部分へ切り替わる境界部分Ａにも、ソース・ドレイン間に流れ込んだ電流が流れる経路を形成させることができる。すなわち、電流パスを従来から比べて多くすることができる。これにより、耐圧特性に優れた半導体装置２を実現することができる。
なお、本実施例では、半導体基板１１上であってゲート絶縁膜１３下に絶縁膜２４を設けた構成としたが、本発明はこれに限定されず、例えば図２０に示す半導体装置２’ように、ゲート絶縁膜１３上に絶縁膜２４が形成された構成であってもよい。さらに、例えば図２１に示す半導体装置２”ように、絶縁膜２４を用いる代わりに、ゲート絶縁膜１３’を部分的に厚膜化した構成としてもよい。このように、本発明は、ゲート電極１５を部分的に半導体基板１１から遠ざけた構成であれば如何なる構成も適用することができる。なお、図２０は、上記における図１４に対応する図面である。また、図２１は、上述における図１５に対応する構成である。
〔応用形態〕
また、本実施例による半導体装置２を用いて構成した電子回路の構成は、実施例１において図１２を用いて説明したものと同様であるため、ここでは詳細な説明を省略する。
また、上記実施例１および実施例２は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
従来技術による高耐圧トランジスタ９００の構成を示す上視図である。 図１におけるｉ−ｉ’断面の構造を示す図である。 本発明の実施例１による半導体装置１の構成を示す上視図である。 図３におけるＩ−Ｉ’断面の構造を示す図である。 図３におけるＩＩ−ＩＩ’断面の構造を示す図である。 図３におけるＩＩＩ−ＩＩＩ’断面の構造を示す図である。 図３におけるＩＶ−ＩＶ’断面の構造を示す図である。 本発明の実施例１による半導体装置１の製造方法を示すプロセス図である（１）。 本発明の実施例１による半導体装置１の製造方法を示すプロセス図である（２）。 本発明の実施例１による半導体装置１の製造方法を示すプロセス図である（３）。 本発明の実施例１による半導体装置１の製造方法を示すプロセス図である（４）。 本発明の実施例１による半導体装置１の構造を用いて作製した出力トランジスタＰ１およびＮ１を有する電子回路の回路構成を示す図である。 本発明の実施例２による半導体装置２の構成を示す上視図である。 図１３におけるＶ−Ｖ’断面の構造を示す図である。 図１３におけるＶＩ−ＶＩ’断面の構造を示す図である。 図１３におけるＶＩＩ−ＶＩＩ’断面の構造を示す図である。 本発明の実施例２による半導体装置２の製造方法を示すプロセス図である（１）。 本発明の実施例２による半導体装置２の製造方法を示すプロセス図である（２）。 本発明の実施例２による半導体装置２の製造方法を示すプロセス図である（３）。 本発明の実施例２による他の半導体装置２’の構成を示す上視図である。 本発明の実施例２による他の半導体装置２”の構成を示す上視図である。
符号の説明
１、２、２’、２” 半導体装置
１１ 半導体基板
１２ 素子分離絶縁膜
１２ａ シリコン酸化膜
１２ｂ シリコン窒化膜
１３、１３” ゲート絶縁膜
１３Ａ、２４Ａ シリコン酸化膜
１４、２４ 絶縁膜
１５ ゲート電極
１５Ａ ポリシリコン膜
１６ チャネル形成領域
１７ｓ、１７ｄ 低濃度拡散領域
１８ｓ、１８ｄ 高濃度拡散領域
２１ 層間絶縁膜
２２ｓ、２２ｄ コンタクト内配線
２３ｓ ソース電極
２３ｄ ドレイン電極
１００ 電子回路
１０１ 出力回路
１０２ 内部回路
Ａ、ａ 境界部分
ＡＲ アクティブ領域
ＦＲ フィールド領域
Ｐ１、Ｎ１ 出力トランジスタ
Ｒ１〜Ｒ７ レジスト

Claims (17)

  1. 半導体基板と、
    前記半導体基板よりも高い第１面を持つ１つ以上の絶縁膜と、
    前記半導体基板および前記絶縁膜上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、第１の底面と前記半導体基板表面からの距離が前記第１の底面と異なる第２の底面とをゲート幅方向に沿って交互に持つゲート電極と、
    前記半導体基板に前記ゲート電極下の領域以外に形成された一対の拡散領域と、を有し、
    前記ゲート絶縁膜が、前記ゲート電極と前記絶縁膜とに挟まれる領域と、前記ゲート電極と前記拡散領域とに挟まれる領域を含んでいる、
    ことを特徴とする半導体装置。
  2. 前記半導体基板表面に形成された素子分離絶縁膜をさらに有し、
    前記絶縁膜のエッジ部分と前記素子分離絶縁膜のエッジ部分とが同じ形状であることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体基板はシリコン基板であり、
    前記１つ以上の絶縁膜はシリコン酸化膜であることを特徴とする請求項１記載の半導体装置。
  4. 前記１つ以上の絶縁膜はＬＯＣＯＳ（Local Oxidation of Silicon）膜またはＣＶＤ（Chemical Vapor Deposition）膜であることを特徴とする請求項１記載の半導体装置。
  5. 前記絶縁膜は所定間隔ごとに配列されていることを特徴とする請求項１記載の半導体装置。
  6. 前記一対の拡散領域は、前記半導体基板に前記ゲート電極下を挟んで形成されていることを特徴とする請求項１〜５のいずれか１項記載の半導体装置。
  7. 請求項１〜６のいずれか１項記載の半導体装置はトランジスタであって、前記トランジスタを出力段に有していることを特徴とする出力回路。
  8. 請求項１〜６のいずれか１項記載の半導体装置はトランジスタであって、前記トランジスタを出力段に有していることを特徴とする電子機器。
  9. 半導体基板を準備する工程と、
    前記半導体基板に当該半導体基板よりも高い第１面を持つ１つ以上の絶縁膜を形成する工程と、
    前記半導体基板および前記絶縁膜上にゲート絶縁膜を形成する工程と、
    第１の底面と前記半導体基板表面からの距離が前記第１の底面と異なる第２の底面とをゲート幅方向に沿って交互に持つゲート電極を前記ゲート絶縁膜上に形成する工程と、
    前記半導体基板に前記ゲート電極下以外の領域に一対の拡散領域を形成する工程と、を有し、
    前記ゲート絶縁膜が、前記ゲート電極と前記絶縁膜とに挟まれる領域と、前記ゲート電極と前記拡散領域とに挟まれる領域を含んでいる、
    ことを特徴とする半導体装置の製造方法。
  10. 前記半導体基板に素子分離絶縁膜を形成する工程をさらに有し、
    前記素子分離絶縁膜と前記１つ以上の絶縁膜とは同一の工程で形成されることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記素子形分離絶縁膜および前記１つ以上の絶縁膜は前記半導体基板表面を熱酸化することで形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記素子分離絶縁膜および前記１つ以上の絶縁膜はＬＯＣＯＳ法を用いた同一の工程で形成されることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記１つ以上の絶縁膜は、前記半導体基板上に第１絶縁膜を堆積させ、当該第１絶縁膜をエッチングによりパターニングすることで形成されることを特徴とする請求項９記載の半導体装置の製造方法。
  14. 前記第１絶縁膜はＣＶＤ法にて形成されることを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記半導体基板はシリコン基板であり、
    前記１つ以上の絶縁膜はシリコン酸化膜であることを特徴とする請求項９記載の半導体装置の製造方法。
  16. 前記絶縁膜は所定間隔ごとに配列されていることを特徴とする請求項９記載の半導体装置の製造方法。
  17. 前記一対の拡散領域は、前記半導体基板に前記ゲート電極下を挟んで形成されていることを特徴とする請求項９〜１６のいずれか１項記載の半導体装置の製造方法。
JP2005095446A 2005-03-29 2005-03-29 半導体装置、その製造方法、出力回路および電子機器 Expired - Fee Related JP4849504B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005095446A JP4849504B2 (ja) 2005-03-29 2005-03-29 半導体装置、その製造方法、出力回路および電子機器
US11/276,822 US20060220155A1 (en) 2005-03-29 2006-03-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005095446A JP4849504B2 (ja) 2005-03-29 2005-03-29 半導体装置、その製造方法、出力回路および電子機器

Publications (2)

Publication Number Publication Date
JP2006278716A JP2006278716A (ja) 2006-10-12
JP4849504B2 true JP4849504B2 (ja) 2012-01-11

Family

ID=37069313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005095446A Expired - Fee Related JP4849504B2 (ja) 2005-03-29 2005-03-29 半導体装置、その製造方法、出力回路および電子機器

Country Status (2)

Country Link
US (1) US20060220155A1 (ja)
JP (1) JP4849504B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
TWI694580B (zh) * 2016-11-18 2020-05-21 聯華電子股份有限公司 電晶體堆疊結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268767A (ja) * 1991-02-25 1992-09-24 Fujitsu Ltd 半導体装置
KR920022546A (ko) * 1991-05-31 1992-12-19 김광호 모오스 트랜지스터의 구조 및 그 제조방법
JP2757793B2 (ja) * 1994-10-31 1998-05-25 日本電気株式会社 半導体集積回路装置及びその製造方法
JPH1092845A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 電界効果トランジスタ
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6630712B2 (en) * 1999-08-11 2003-10-07 Advanced Micro Devices, Inc. Transistor with dynamic source/drain extensions
JP2003060197A (ja) * 2001-08-09 2003-02-28 Sanyo Electric Co Ltd 半導体装置
JP2003100771A (ja) * 2001-09-21 2003-04-04 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジタ
KR100673108B1 (ko) * 2004-08-11 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20060255412A1 (en) * 2005-05-13 2006-11-16 Nirmal Ramaswamy Enhanced access devices using selective epitaxial silicon over the channel region during the formation of a semiconductor device and systems including same

Also Published As

Publication number Publication date
JP2006278716A (ja) 2006-10-12
US20060220155A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
US6207484B1 (en) Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same
JP4241856B2 (ja) 半導体装置および半導体装置の製造方法
JP2006278633A (ja) 半導体装置の製造方法
KR100214708B1 (ko) 저접촉저항을 갖는 반도체장치 및 그의 제조방법
US8362558B2 (en) Low on-resistance lateral double-diffused MOS device
JP5164333B2 (ja) 半導体装置
TWI384621B (zh) 高耐壓電晶體、及使用其之半導體裝置、以及高耐壓電晶體之製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
KR20010014742A (ko) 반도체장치 및 그 제조방법
JP4849504B2 (ja) 半導体装置、その製造方法、出力回路および電子機器
US5493139A (en) Electrically erasable PROM (E2 PROM) with thin film peripheral transistor
JP5133510B2 (ja) 半導体装置およびその製造方法
JP2001044393A (ja) 半導体装置の製造方法及び半導体装置
JP4266089B2 (ja) 半導体記憶装置の製造方法
JP3502509B2 (ja) Ｃｍｏｓ構造を備えた集積回路及びその製造方法
JP2005093458A (ja) 半導体装置およびその製造方法
US7557429B2 (en) Semiconductor device with resistor element and dummy active region
JP2008060537A (ja) 半導体装置及びその製造方法
JP4887662B2 (ja) 半導体装置およびその製造方法
JP3731643B2 (ja) 半導体装置およびその製造方法
JP2008034660A (ja) 半導体装置およびその製造方法
JP2007053399A (ja) 半導体装置
JPS61183967A (ja) 半導体装置の製造方法
JPH0870122A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2006120900A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

R150 Certificate of patent or registration of utility model

Ref document number: 4849504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees