JP2003060197A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003060197A JP2003060197A JP2001241900A JP2001241900A JP2003060197A JP 2003060197 A JP2003060197 A JP 2003060197A JP 2001241900 A JP2001241900 A JP 2001241900A JP 2001241900 A JP2001241900 A JP 2001241900A JP 2003060197 A JP2003060197 A JP 2003060197A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- drain regions
- source
- gate electrode
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップサイズを縮小する。
【解決手段】 本発明の半導体装置は、P型の半導体基
板1上に第1のゲート絶縁膜3と第2のゲート絶縁膜4
を介して形成されたゲート電極5と、当該ゲート電極5
に隣接するように形成されたN型のソース・ドレイン領
域(N−層6,7及びN+層8,9)と、当該ソース・
ドレイン領域間に形成されたチャネル領域10とを有
し、少なくとも前記ゲート電極5、チャネル領域10及
びソース・ドレイン領域6,7の各形状がそれぞれ多角
形を成していることを特徴とする。
板1上に第1のゲート絶縁膜3と第2のゲート絶縁膜4
を介して形成されたゲート電極5と、当該ゲート電極5
に隣接するように形成されたN型のソース・ドレイン領
域(N−層6,7及びN+層8,9)と、当該ソース・
ドレイン領域間に形成されたチャネル領域10とを有
し、少なくとも前記ゲート電極5、チャネル領域10及
びソース・ドレイン領域6,7の各形状がそれぞれ多角
形を成していることを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、更に言えば、トランジスタ構造の多角形化により弱
反転リークを防止すると共に微細化を可能にする技術に
関する。
し、更に言えば、トランジスタ構造の多角形化により弱
反転リークを防止すると共に微細化を可能にする技術に
関する。
【0002】
【従来の技術】図3及び図4は従来の半導体装置を説明
するための断面図及び平面図である。
するための断面図及び平面図である。
【0003】図において、51は一導電型、例えばP型
の半導体基板で、当該基板51上の素子分離膜52以外
の領域に形成された第1のゲート絶縁膜53及び当該第
1のゲート絶縁膜53よりも厚い第2のゲート絶縁膜5
4を介してゲート電極55が形成されている。
の半導体基板で、当該基板51上の素子分離膜52以外
の領域に形成された第1のゲート絶縁膜53及び当該第
1のゲート絶縁膜53よりも厚い第2のゲート絶縁膜5
4を介してゲート電極55が形成されている。
【0004】また、前記ゲート電極55に前記第2のゲ
ート絶縁膜54を介して隣接するように低濃度のN型の
ソース・ドレイン領域(N−層、ドリフト領域)56,
57が形成されている。
ート絶縁膜54を介して隣接するように低濃度のN型の
ソース・ドレイン領域(N−層、ドリフト領域)56,
57が形成されている。
【0005】更に、前記第2のゲート絶縁膜54から前
記素子分離膜52にかけて高濃度のN型のソース・ドレ
イン領域(N+層)58,59が形成されている。
記素子分離膜52にかけて高濃度のN型のソース・ドレ
イン領域(N+層)58,59が形成されている。
【0006】そして、60がチャネル領域である。尚、
上記構造の半導体装置は、いわゆるLOCOSオフセッ
ト型の半導体装置である。
上記構造の半導体装置は、いわゆるLOCOSオフセッ
ト型の半導体装置である。
【0007】このように従来のトランジスタ形状は、長
方形が基本であった。そして、弱反転リークの発生を抑
止するために、図4に示すようにN−層56,57から
凸状に突出する凸部分(図4に示すハッチング領域参
照)が必要であった。
方形が基本であった。そして、弱反転リークの発生を抑
止するために、図4に示すようにN−層56,57から
凸状に突出する凸部分(図4に示すハッチング領域参
照)が必要であった。
【0008】
【発明が解決しようとする課題】上述したように従来の
半導体装置では、弱反転リークの発生を抑止するため
に、図4に示す凸部分が必要であり、実現可能な最小ト
ランジスタサイズS2がその分だけ大きくなってしまう
という問題があった。
半導体装置では、弱反転リークの発生を抑止するため
に、図4に示す凸部分が必要であり、実現可能な最小ト
ランジスタサイズS2がその分だけ大きくなってしまう
という問題があった。
【0009】そのため、高耐圧ロジック部分において、
駆動能力的に必要以上なトランジスタサイズとなってし
まい、チップサイズが大きくなるといった弊害があっ
た。
駆動能力的に必要以上なトランジスタサイズとなってし
まい、チップサイズが大きくなるといった弊害があっ
た。
【0010】
【課題を解決するための手段】そこで、上記課題に鑑み
て本発明の半導体装置は、一導電型の半導体基板上にゲ
ート絶縁膜を介して形成されたゲート電極と、当該ゲー
ト電極に隣接するように形成された逆導電型のソース・
ドレイン領域とを有するものにおいて、前記ゲート電極
並びにソース・ドレイン領域が多角形形状を成している
ことを特徴とする。
て本発明の半導体装置は、一導電型の半導体基板上にゲ
ート絶縁膜を介して形成されたゲート電極と、当該ゲー
ト電極に隣接するように形成された逆導電型のソース・
ドレイン領域とを有するものにおいて、前記ゲート電極
並びにソース・ドレイン領域が多角形形状を成している
ことを特徴とする。
【0011】また、前記ゲート電極並びにソース・ドレ
イン領域が8角形形状を成していることを特徴とする。
イン領域が8角形形状を成していることを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の半導体装置に係る
一実施形態について図面を参照しながら説明する。
一実施形態について図面を参照しながら説明する。
【0013】図1及び図2は本発明の半導体装置を説明
する断面図及び平面図である。
する断面図及び平面図である。
【0014】図において、1は一導電型、例えばP型の
半導体基板で、当該基板1上の素子分離膜2以外の領域
に形成された第1のゲート絶縁膜3及び当該第1のゲー
ト絶縁膜3よりも厚い第2のゲート絶縁膜4を介してゲ
ート電極5が形成されている。
半導体基板で、当該基板1上の素子分離膜2以外の領域
に形成された第1のゲート絶縁膜3及び当該第1のゲー
ト絶縁膜3よりも厚い第2のゲート絶縁膜4を介してゲ
ート電極5が形成されている。
【0015】また、前記ゲート電極5に前記第2のゲー
ト絶縁膜4を介して隣接するように低濃度のN型のソー
ス・ドレイン領域(N−層、ドリフト領域)6,7が形
成されている。
ト絶縁膜4を介して隣接するように低濃度のN型のソー
ス・ドレイン領域(N−層、ドリフト領域)6,7が形
成されている。
【0016】更に、前記第2のゲート絶縁膜4から前記
素子分離膜2にかけて高濃度のN型のソース・ドレイン
領域(N+層)8,9が形成されている。
素子分離膜2にかけて高濃度のN型のソース・ドレイン
領域(N+層)8,9が形成されている。
【0017】そして、10がチャネル領域である。尚、
上記構造の半導体装置は、いわゆるLOCOSオフセッ
ト型の半導体装置である。
上記構造の半導体装置は、いわゆるLOCOSオフセッ
ト型の半導体装置である。
【0018】ここで、本発明の特徴は、図2に示すよう
にトランジスタ形状が多角形(本実施形態では、8角
形)形状となるように構成していることである。
にトランジスタ形状が多角形(本実施形態では、8角
形)形状となるように構成していることである。
【0019】このように本発明では、トランジスタを構
成するゲート電極5、チャネル領域10、ソース・ドレ
イン領域(N−層)6,7の各構成要素の形状を多角形
(8角形)で形成することで、従来のようなトランジス
タサイズを増大させることなしに、従来構造の凸部分に
相当する弱反転リーク防止領域(図2に示すハッチング
領域)を設けることができる。尚、前記ソース・ドレイ
ン領域(N+層)8,9の形状も多角形(8角形)形状
となるように構成しても良い。
成するゲート電極5、チャネル領域10、ソース・ドレ
イン領域(N−層)6,7の各構成要素の形状を多角形
(8角形)で形成することで、従来のようなトランジス
タサイズを増大させることなしに、従来構造の凸部分に
相当する弱反転リーク防止領域(図2に示すハッチング
領域)を設けることができる。尚、前記ソース・ドレイ
ン領域(N+層)8,9の形状も多角形(8角形)形状
となるように構成しても良い。
【0020】これによって、トランジスタ単体における
最小トランジスタサイズS1が、従来構造の最小トラン
ジスタサイズS2に比して小さくなり、高耐圧ロジック
部分を必要駆動能力に合わせた最小サイズで設計するこ
とができる。
最小トランジスタサイズS1が、従来構造の最小トラン
ジスタサイズS2に比して小さくなり、高耐圧ロジック
部分を必要駆動能力に合わせた最小サイズで設計するこ
とができる。
【0021】また、各トランジスタ間の密集度について
も増大させることができ、チップ全体の面積を小さくす
ることができる。
も増大させることができ、チップ全体の面積を小さくす
ることができる。
【0022】更に、トランジスタの各辺の端部が、従来
の90度からそれ以上(例えば、135度)に緩和され
るため、電界集中が緩和され、高耐圧化が図れる。
の90度からそれ以上(例えば、135度)に緩和され
るため、電界集中が緩和され、高耐圧化が図れる。
【0023】尚、本実施形態では、LOCOSオフセッ
ト型の半導体装置について説明したが、本発明はこれに
限定されるものではなく、各種の構造を有する半導体装
置に適用可能なものである。
ト型の半導体装置について説明したが、本発明はこれに
限定されるものではなく、各種の構造を有する半導体装
置に適用可能なものである。
【0024】
【発明の効果】本発明によれば、トランジスタ単体にお
ける最小トランジスタサイズを小さくすることができ、
高耐圧ロジック部分を必要駆動能力に合わせた最小サイ
ズで設計することができる。
ける最小トランジスタサイズを小さくすることができ、
高耐圧ロジック部分を必要駆動能力に合わせた最小サイ
ズで設計することができる。
【0025】また、各トランジスタ間の密集度について
も増大させることができ、チップ全体の面積を小さくす
ることができる。
も増大させることができ、チップ全体の面積を小さくす
ることができる。
【0026】更に、トランジスタの各辺の端部が、従来
の90度からそれ以上(例えば、135度)に緩和され
るため、電界集中が緩和され、高耐圧化が図れる。
の90度からそれ以上(例えば、135度)に緩和され
るため、電界集中が緩和され、高耐圧化が図れる。
【図1】本発明の一実施形態の半導体装置を示す断面図
である。
である。
【図2】本発明の一実施形態の半導体装置を示す平面図
である。
である。
【図3】従来の半導体装置を示す断面図である。
【図4】従来の半導体装置を示す平面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 木綿 正明
新潟県小千谷市千谷甲3000番地 新潟三洋
電子株式会社内
Fターム(参考) 5F140 AA24 AA25 AA39 BD19 BF51
BH02 BH17
Claims (2)
- 【請求項1】 一導電型の半導体基板上にゲート絶縁膜
を介して形成されたゲート電極と、当該ゲート電極に隣
接するように形成された逆導電型のソース・ドレイン領
域とを有する半導体装置において、 前記ゲート電極並びにソース・ドレイン領域が多角形形
状を成していることを特徴とする半導体装置。 - 【請求項2】 前記ゲート電極並びにソース・ドレイン
領域が8角形形状を成していることを特徴とする請求項
1に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241900A JP2003060197A (ja) | 2001-08-09 | 2001-08-09 | 半導体装置 |
TW091115771A TW550818B (en) | 2001-08-09 | 2002-07-16 | Semiconductor device |
KR10-2002-0046747A KR100482717B1 (ko) | 2001-08-09 | 2002-08-08 | 반도체 장치 |
US10/215,187 US6750518B2 (en) | 2001-08-09 | 2002-08-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241900A JP2003060197A (ja) | 2001-08-09 | 2001-08-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003060197A true JP2003060197A (ja) | 2003-02-28 |
Family
ID=19072258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241900A Pending JP2003060197A (ja) | 2001-08-09 | 2001-08-09 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6750518B2 (ja) |
JP (1) | JP2003060197A (ja) |
KR (1) | KR100482717B1 (ja) |
TW (1) | TW550818B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244345A (ja) * | 2007-03-28 | 2008-10-09 | Ricoh Co Ltd | 半導体装置 |
WO2010021785A1 (en) * | 2008-08-19 | 2010-02-25 | Freescale Semiconductor Inc. | Transistor with gain variation compensation |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4849504B2 (ja) * | 2005-03-29 | 2012-01-11 | ラピスセミコンダクタ株式会社 | 半導体装置、その製造方法、出力回路および電子機器 |
KR100817084B1 (ko) * | 2007-02-02 | 2008-03-26 | 삼성전자주식회사 | 고전압 트랜지스터 및 그 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1142674A (en) * | 1966-02-18 | 1969-02-12 | Mullard Ltd | Improvements in and relating to insulated gate field effect transistors |
US3427514A (en) * | 1966-10-13 | 1969-02-11 | Rca Corp | Mos tetrode |
JPH0669418A (ja) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | 半導体装置 |
JP2800884B2 (ja) * | 1995-10-27 | 1998-09-21 | 日本電気株式会社 | 横型dsaパワーmosfetを備えた半導体装置 |
JP4032443B2 (ja) * | 1996-10-09 | 2008-01-16 | セイコーエプソン株式会社 | 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置 |
EP0845815A3 (en) * | 1996-11-28 | 1999-03-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method of designing the same and semiconductor integrated circuit device |
KR100241523B1 (ko) * | 1996-12-28 | 2000-02-01 | 김영환 | 플래쉬 메모리 소자 및 이를 이용한 프로그램, 소거 및 독출방법 |
-
2001
- 2001-08-09 JP JP2001241900A patent/JP2003060197A/ja active Pending
-
2002
- 2002-07-16 TW TW091115771A patent/TW550818B/zh not_active IP Right Cessation
- 2002-08-08 KR KR10-2002-0046747A patent/KR100482717B1/ko not_active IP Right Cessation
- 2002-08-09 US US10/215,187 patent/US6750518B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244345A (ja) * | 2007-03-28 | 2008-10-09 | Ricoh Co Ltd | 半導体装置 |
WO2008123080A1 (en) * | 2007-03-28 | 2008-10-16 | Ricoh Company, Ltd. | Semiconductor device |
US7928445B2 (en) | 2007-03-28 | 2011-04-19 | Ricoh Company, Ltd. | Semiconductor MOS transistor device |
WO2010021785A1 (en) * | 2008-08-19 | 2010-02-25 | Freescale Semiconductor Inc. | Transistor with gain variation compensation |
CN102124548A (zh) * | 2008-08-19 | 2011-07-13 | 飞思卡尔半导体公司 | 具有增益变化补偿的晶体管 |
US7982247B2 (en) | 2008-08-19 | 2011-07-19 | Freescale Semiconductor, Inc. | Transistor with gain variation compensation |
Also Published As
Publication number | Publication date |
---|---|
KR100482717B1 (ko) | 2005-04-13 |
US20030030105A1 (en) | 2003-02-13 |
KR20030014644A (ko) | 2003-02-19 |
TW550818B (en) | 2003-09-01 |
US6750518B2 (en) | 2004-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9390983B1 (en) | Semiconductor device and method for fabricating the same | |
JPH07183500A (ja) | 絶縁ゲート形電界効果トランジスタ | |
JP2009164609A (ja) | ディープトレンチ構造を有する半導体素子及びその製造方法 | |
JP2011029466A (ja) | 半導体装置 | |
JP2800702B2 (ja) | 半導体装置 | |
JP2010087436A (ja) | 半導体装置 | |
JP2003258118A (ja) | 半導体装置 | |
JP2000232224A (ja) | 半導体装置及びその製造方法 | |
JP4426996B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003258117A (ja) | 半導体装置 | |
KR100732952B1 (ko) | 반도체장치 | |
US9324786B2 (en) | Semiconductor device and method for fabricating the same | |
JP2003060197A (ja) | 半導体装置 | |
WO2009041741A1 (ja) | Dmosトランジスタ及びその製造方法 | |
JP2006210865A (ja) | 半導体装置 | |
TW554536B (en) | Semiconductor device | |
JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
JPH04115538A (ja) | 半導体装置 | |
WO2013061670A1 (ja) | 半導体装置 | |
JPS59228764A (ja) | 半導体装置 | |
JP2005093875A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100214491B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2003224267A (ja) | 半導体装置 | |
JP2000012789A (ja) | 半導体装置 | |
JP2009099679A (ja) | Mosトランジスタ及びこれを用いた半導体集積回路装置 |